JPS5857752A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5857752A JPS5857752A JP56155702A JP15570281A JPS5857752A JP S5857752 A JPS5857752 A JP S5857752A JP 56155702 A JP56155702 A JP 56155702A JP 15570281 A JP15570281 A JP 15570281A JP S5857752 A JPS5857752 A JP S5857752A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal layer
- gate
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法、とくに高抵抗性基板上
に設けられた半導体結晶層表面にショット中バリア穀触
鉦の電極を有すゐ半導体装１１１１りＩ！造方法に関す
る。
に設けられた半導体結晶層表面にショット中バリア穀触
鉦の電極を有すゐ半導体装１１１１りＩ！造方法に関す
る。
高抵抗性基板上の半導体結晶層を能ｗＪ累子とする半導
体装置は、 １） 電極バッド等の対地寄生要量が
小さい、２）素子間分離が容易である等の特続を持って
おり、超高周波、あるいは超高速スイ、チ／グ索子とし
て適している。その最も良い例が半絶縁性（８，１，）
ＧａＡｓ上のｎ聾（）ａＡｓ 層を用いたＧａ Ａ
ｓシ１．トキーバリ７・ゲート聾電界効果トランジスタ
（ＧＨＡ ｓ Ｍｇ８ ？ ＥＴ ）である。
体装置は、 １） 電極バッド等の対地寄生要量が
小さい、２）素子間分離が容易である等の特続を持って
おり、超高周波、あるいは超高速スイ、チ／グ索子とし
て適している。その最も良い例が半絶縁性（８，１，）
ＧａＡｓ上のｎ聾（）ａＡｓ 層を用いたＧａ Ａ
ｓシ１．トキーバリ７・ゲート聾電界効果トランジスタ
（ＧＨＡ ｓ Ｍｇ８ ？ ＥＴ ）である。
ＵａＡｓ Ｍｇ８ＦＥＴは１９７０年代に活発に研究開
発され、今では、従来の８１バイポーラトランジスタの
特性を完全に凌ぎ、数ギガヘルツ（ＧＨπ）以上のマイ
ク−波帯でのキー・デバイスとなっている。
発され、今では、従来の８１バイポーラトランジスタの
特性を完全に凌ぎ、数ギガヘルツ（ＧＨπ）以上のマイ
ク−波帯でのキー・デバイスとなっている。
また鰻近、ＧａＡｓ ＭＥＳＦＥＴ を１％巡スイ、
チングデバイスとして用いるｕａＡ龜ディジタルＩ（，
１０研究も活発に屈められている。スイッチング用の（
ｉｌＡ、 ｂｌｈＳＦｇＴ ｉｔ従来のマイクａａ４ｆ
で使われるＧａＡｓ ＭＥＳＦＥＴ と基本的には同
じものであるが、スイッチング用ＰＥＴの場合には消費
電力を小さくするため１ｃＧａＡｓｌｌｌｆｂ作層の厚
み’に４＜ｔ、なければならない点が両者の間の重要な
相異点であふ。
チングデバイスとして用いるｕａＡ龜ディジタルＩ（，
１０研究も活発に屈められている。スイッチング用の（
ｉｌＡ、 ｂｌｈＳＦｇＴ ｉｔ従来のマイクａａ４ｆ
で使われるＧａＡｓ ＭＥＳＦＥＴ と基本的には同
じものであるが、スイッチング用ＰＥＴの場合には消費
電力を小さくするため１ｃＧａＡｓｌｌｌｆｂ作層の厚
み’に４＜ｔ、なければならない点が両者の間の重要な
相異点であふ。
特にゲート信号が叩加されない状態では素子に電流が流
れないノーマリオフ１１０ｍＡｓ ＩＣにおいてはｍ
ｊｉｌ Ｇ＠Ａ、６層の厚みは約８００Ｘと極めて薄く
しなければならない、ここで、ｎ ｍ ＧａＡｓ動作層
が極めて薄い場合に生じる問題点を明らかにし、その問
題を克服するために従来試みられている方法を示すｅ
ｐｇ ”図はＧａＡｓ １層Ｍ８ＦＲＴ の基本構造
を示す断面図であり、１１は例えばりｐＡ（Ｃｒ）ｔ−
ドープした半絶縁性ＧａＡ１基板、１２は例えばム畠Ｃ
ＩＢ −Ｇａ Ｈｔ系を用いて成長（ハロゲン法）さ
せたキャリア密度ｌＸ１０ｃｘ 、厚み８００λの！
ＩＪＩＩＧＩＩＡＩ結晶層、１３は例えばアルミニウム
（人りを用いたゲート電極、１４．１５はＡｕＧ。
れないノーマリオフ１１０ｍＡｓ ＩＣにおいてはｍ
ｊｉｌ Ｇ＠Ａ、６層の厚みは約８００Ｘと極めて薄く
しなければならない、ここで、ｎ ｍ ＧａＡｓ動作層
が極めて薄い場合に生じる問題点を明らかにし、その問
題を克服するために従来試みられている方法を示すｅ
ｐｇ ”図はＧａＡｓ １層Ｍ８ＦＲＴ の基本構造
を示す断面図であり、１１は例えばりｐＡ（Ｃｒ）ｔ−
ドープした半絶縁性ＧａＡ１基板、１２は例えばム畠Ｃ
ＩＢ −Ｇａ Ｈｔ系を用いて成長（ハロゲン法）さ
せたキャリア密度ｌＸ１０ｃｘ 、厚み８００λの！
ＩＪＩＩＧＩＩＡＩ結晶層、１３は例えばアルミニウム
（人りを用いたゲート電極、１４．１５はＡｕＧ。
台金よりなるオーム性電Ｊ１ｉ（１４：ソース電極、１
５ニドレイン電ｆｉ）である、裸の０ａｋＢｄ面に社非
常に高密度の表面単位が存在するために表面近傍の７エ
ルｊレベルが曲げられいわゆる表ｍｌ空乏層が生じてい
ることは広く認められており、第１図における１６はそ
の表面空乏層の領域を示す。
５ニドレイン電ｆｉ）である、裸の０ａｋＢｄ面に社非
常に高密度の表面単位が存在するために表面近傍の７エ
ルｊレベルが曲げられいわゆる表ｍｌ空乏層が生じてい
ることは広く認められており、第１図における１６はそ
の表面空乏層の領域を示す。
この表面空乏層は通常結晶表面から６００Ａ〜５ｏｏＸ
まで延びており、電気伝導に９！ＩＦ与する領域の厚み
を極めて薄くするため、第１図の構造においては。
まで延びており、電気伝導に９！ＩＦ与する領域の厚み
を極めて薄くするため、第１図の構造においては。
ゲート・ソース間、ゲート・ドレイ／間の抵抗が非常に
高くなり、スイッチング特性を著しく劣化させる。この
問題を避ける方法として、従来第２図（Ａ） 、 （Ｂ
） 、 （Ｃ） Ｋ示す方法が知られている。第２回内
はゲート・ソース間、ゲート・ドレイン間の距離を０．
５μｍ以下と橋めて狭くした構造であるが、この様な構
造の素子の製造には極めて高精度な目合わせが要求され
るので、特別な方法を考案しない限り余り実用的とはｇ
い喝い、同図（Ｂ）はゲート電極Ｓ（チャンネル部）の
みを薄くし九いわゆる替セス（掘込み）＃＃造であるが
、掘込み深さの制御の問題、ウェーハ内での掘込み深さ
のばらつきの問題等が有り特にＩＣ化ｆ：考えた場合実
用的とはｄえない。同図（ｑは、ゲート金属ｔ−イオン
注入のマスクとして用い、ゲート金属をつげたままアニ
ールすることにより自己整合的にゲート電極に密着して
電極（ｎ ） を設けたものであるが、７二一ル温度が
通常８００℃〜９００℃と高いためゲート電極下の動作
層が熱変成を起こしやすい問題、さらＫは、ゲート金属
が上述の高温まで耐える必要があることからゲート金属
に対する選択の範囲が狭いとい５欠点があう九。
高くなり、スイッチング特性を著しく劣化させる。この
問題を避ける方法として、従来第２図（Ａ） 、 （Ｂ
） 、 （Ｃ） Ｋ示す方法が知られている。第２回内
はゲート・ソース間、ゲート・ドレイン間の距離を０．
５μｍ以下と橋めて狭くした構造であるが、この様な構
造の素子の製造には極めて高精度な目合わせが要求され
るので、特別な方法を考案しない限り余り実用的とはｇ
い喝い、同図（Ｂ）はゲート電極Ｓ（チャンネル部）の
みを薄くし九いわゆる替セス（掘込み）＃＃造であるが
、掘込み深さの制御の問題、ウェーハ内での掘込み深さ
のばらつきの問題等が有り特にＩＣ化ｆ：考えた場合実
用的とはｄえない。同図（ｑは、ゲート金属ｔ−イオン
注入のマスクとして用い、ゲート金属をつげたままアニ
ールすることにより自己整合的にゲート電極に密着して
電極（ｎ ） を設けたものであるが、７二一ル温度が
通常８００℃〜９００℃と高いためゲート電極下の動作
層が熱変成を起こしやすい問題、さらＫは、ゲート金属
が上述の高温まで耐える必要があることからゲート金属
に対する選択の範囲が狭いとい５欠点があう九。
本発明は、従来提案されている方法における種々の欠点
に鑑みてなされたものであり、その目的紘、表面空乏層
の影響が軽減でき、しかも再現性。
に鑑みてなされたものであり、その目的紘、表面空乏層
の影響が軽減でき、しかも再現性。
量産性に豊んだ半導体装置の装造°方法を提供すること
にある。
にある。
本発明によれば、高抵抗性基板上に設けられた半導体層
表面の所定の領域に、該半導体層とシ１、ト午−接触を
なし、かつ該シ１．ト千−接触が５００’ｃ以上の高温
に耐えられる金属電極を形成する工程と、前記半導体層
表面に気相成長法により前記と同−導電層の半導体層表
面を形成する工程を含む半導体装置の製造方法が得られ
る。気相成長法としては従来のハロゲン法と、ＭＯＣＶ
Ｄ法が適用可能であるがここではまずハロゲン法を用い
た場合について実施例を示す、また以下の実施例では、
本発明による方法をＯａｋ＠ Ｍｌｉｔ８ＦＩＴ、の裏
ａＫ応用し丸鋼について示す。
表面の所定の領域に、該半導体層とシ１、ト午−接触を
なし、かつ該シ１．ト千−接触が５００’ｃ以上の高温
に耐えられる金属電極を形成する工程と、前記半導体層
表面に気相成長法により前記と同−導電層の半導体層表
面を形成する工程を含む半導体装置の製造方法が得られ
る。気相成長法としては従来のハロゲン法と、ＭＯＣＶ
Ｄ法が適用可能であるがここではまずハロゲン法を用い
た場合について実施例を示す、また以下の実施例では、
本発明による方法をＯａｋ＠ Ｍｌｉｔ８ＦＩＴ、の裏
ａＫ応用し丸鋼について示す。
第３図は、第１の実施例を説明するための図で主要工程
における素子断面図である。同図（Ａ）においてＳ、
Ｉ、 ＧａＡｓ １１上のａ ｍｌ ＧａＡｓ １２１
１ 爾Ｋ例えげタングステンＷ）３０を５０００Ａ Ｏ
厚さだけスパッタ蒸着法で付着せしめ、同図（Ｂ）にお
いて。
における素子断面図である。同図（Ａ）においてＳ、
Ｉ、 ＧａＡｓ １１上のａ ｍｌ ＧａＡｓ １２１
１ 爾Ｋ例えげタングステンＷ）３０を５０００Ａ Ｏ
厚さだけスパッタ蒸着法で付着せしめ、同図（Ｂ）にお
いて。
例えば所定の形状１（設けたホトレジスト腹３１をマス
クとしてスバ、タエ、チング法により不要な領域のＷ展
を除去する０次にホトレジスト３１７４３１を除去した
後１通常のＡｂｅｌ、系のハロゲン法により、例えば温
度６００℃において中ヤリアＩＩＩ度１ｘｌＯｗ＠度の
ｎ ｔｌｉ Ｇａム、ｊｌ［３２を付着せしめる。この
時のｎ ｍ ＧａＡｓ Ｍ ３２の厚みは例えば２００
０人とする。ハロゲン法においては、金属の表面に１２
：ｆｉ品層は成長せず、仮りに彼量に成梃しても非晶質
であるので抵抗も大きく全く問題はない。次にｍ３１Ｗ
（ＤＪに示すごとく、ソース、ドレイン電−１４．１５
ｔ−光に第１図において説明したと同様にｔｂ成すれば
ＧＩＡｓ ＭＦｆ８ＰＥＴ が得られる。この方法に
おいて製作されたａｍ人、 Ｍｇ８ＦＢＴにおいてはソ
ース・ｌゲート閾、ゲート・ドレイン間における０１人
ｌ結晶層の厚みが厚いため、先に第２図中）で示した□
セス構造と同様に表面空乏層の影響の小さいＧａＡｓ
ＭＥ８ＦＥＴが見られる。またハロゲン法での成長温度
は６００℃と低くしたため、先に第２図（Ｑにおいて説
明した如きチャンネル領域（ゲート電極直下゛）の熱変
成も起こり錐く、またシ１．トキー電極金属の耐熱性に
対する要求も緩和される。
クとしてスバ、タエ、チング法により不要な領域のＷ展
を除去する０次にホトレジスト３１７４３１を除去した
後１通常のＡｂｅｌ、系のハロゲン法により、例えば温
度６００℃において中ヤリアＩＩＩ度１ｘｌＯｗ＠度の
ｎ ｔｌｉ Ｇａム、ｊｌ［３２を付着せしめる。この
時のｎ ｍ ＧａＡｓ Ｍ ３２の厚みは例えば２００
０人とする。ハロゲン法においては、金属の表面に１２
：ｆｉ品層は成長せず、仮りに彼量に成梃しても非晶質
であるので抵抗も大きく全く問題はない。次にｍ３１Ｗ
（ＤＪに示すごとく、ソース、ドレイン電−１４．１５
ｔ−光に第１図において説明したと同様にｔｂ成すれば
ＧＩＡｓ ＭＦｆ８ＰＥＴ が得られる。この方法に
おいて製作されたａｍ人、 Ｍｇ８ＦＢＴにおいてはソ
ース・ｌゲート閾、ゲート・ドレイン間における０１人
ｌ結晶層の厚みが厚いため、先に第２図中）で示した□
セス構造と同様に表面空乏層の影響の小さいＧａＡｓ
ＭＥ８ＦＥＴが見られる。またハロゲン法での成長温度
は６００℃と低くしたため、先に第２図（Ｑにおいて説
明した如きチャンネル領域（ゲート電極直下゛）の熱変
成も起こり錐く、またシ１．トキー電極金属の耐熱性に
対する要求も緩和される。
次に、本発明の第２の実施例について説明する。
この場合の主要工程における素子断面図は第３図の場合
と同じである。本実施例が先の第１の実施例と興なる点
は、ｔＪ１３図Ｃ）において、トリメチルガリウム（Ｃ
Ｈｓ）ａＧａとアルシンＡｓＨ参 との熱分解を利用
し九ＭＯＣＶＤ法によりａ！ｌＧａＡｓ結晶層３２が得
られている点である。 ＭＯＣＶＤの条件としてはトリ
メチルガリウムが例えば１．５Ｘ１０”１１１ＨＪＩ、
アル、／／１．５Ｘ１０ ｗｘＨｌｌの雰囲気中で
５００℃の温度が適当である。ｎｌｌｌＧｓ人Ｓ結晶層
２２の厚みは、先の実施例と同様２０Ｇ０ Ａ＠度でよ
い。この実施例における長所は、ＭＯＣＶＤＯ場舎には
、先のハロゲン法における場合よりも更に低い温度で成
長可−である点であり、ゲート金属の耐温度性はｓ００
’ｃｌｉ＆でも適用可能である。
と同じである。本実施例が先の第１の実施例と興なる点
は、ｔＪ１３図Ｃ）において、トリメチルガリウム（Ｃ
Ｈｓ）ａＧａとアルシンＡｓＨ参 との熱分解を利用
し九ＭＯＣＶＤ法によりａ！ｌＧａＡｓ結晶層３２が得
られている点である。 ＭＯＣＶＤの条件としてはトリ
メチルガリウムが例えば１．５Ｘ１０”１１１ＨＪＩ、
アル、／／１．５Ｘ１０ ｗｘＨｌｌの雰囲気中で
５００℃の温度が適当である。ｎｌｌｌＧｓ人Ｓ結晶層
２２の厚みは、先の実施例と同様２０Ｇ０ Ａ＠度でよ
い。この実施例における長所は、ＭＯＣＶＤＯ場舎には
、先のハロゲン法における場合よりも更に低い温度で成
長可−である点であり、ゲート金属の耐温度性はｓ００
’ｃｌｉ＆でも適用可能である。
第４図は本発明の第３の実施例を説明するための図であ
る。先の第１．第２の実施例においては、ゲート電極（
ロ）の表面に何も付着せしめていないが、本実施例にお
いては、第４図体）でタングステンの表ｄｉａｒＣ５ｉ
ｆｔ １１ノ４ｅ＋ｍｊＫ （厚ミ２０００ Ａ ）
４１を通常のＣＶＤ法により付着せしめ、ゲート電伽を
タングステン／ ｓＩｏ、０２層構造としている（第４
が設げゆれているためグー）ｉ１！樹上への結晶の成員
は更に少なくなる。また必要によっては後で以上本発明
の夾−施例１ｒ詳しく説明したが、シ。
る。先の第１．第２の実施例においては、ゲート電極（
ロ）の表面に何も付着せしめていないが、本実施例にお
いては、第４図体）でタングステンの表ｄｉａｒＣ５ｉ
ｆｔ １１ノ４ｅ＋ｍｊＫ （厚ミ２０００ Ａ ）
４１を通常のＣＶＤ法により付着せしめ、ゲート電伽を
タングステン／ ｓＩｏ、０２層構造としている（第４
が設げゆれているためグー）ｉ１！樹上への結晶の成員
は更に少なくなる。また必要によっては後で以上本発明
の夾−施例１ｒ詳しく説明したが、シ。
、トキー金属としてｒｉＷに限ることｒｌｌなく、実施
例の龜明かりも解る工５にハロゲン法、ＭＯＣＶＤ法に
よる気相成長温ｆＫ耐えればよい、 ＭＯＣＶＤ法では
３００℃〜４００℃と低温でも成長可能であるが結晶性
等考慮すると５００℃程度以上で成長させることが好ま
しく、この点を考慮するとシ１．トキー金属としてはｓ
ｏｏ’ｃ以上の温度に耐えるものが好ましい０例えば、
Ｍ＠、Ｔｉ・Ｗ合金でもよく。
例の龜明かりも解る工５にハロゲン法、ＭＯＣＶＤ法に
よる気相成長温ｆＫ耐えればよい、 ＭＯＣＶＤ法では
３００℃〜４００℃と低温でも成長可能であるが結晶性
等考慮すると５００℃程度以上で成長させることが好ま
しく、この点を考慮するとシ１．トキー金属としてはｓ
ｏｏ’ｃ以上の温度に耐えるものが好ましい０例えば、
Ｍ＠、Ｔｉ・Ｗ合金でもよく。
また多層金属でもよい、また本発明の実施例では、Ｇ１
ム、 Ｍｇ８ＰＲ’ｒ を製造する場合について示し
たが１本発明による製造方法はＧａＡ−ＭＢＳＦ！！、
Ｔ の製造に限られることはなく、ＩｎＰ 、 ＧａＡ
１人−等の傭の結晶を用いたデバイスにも適用てきるこ
と杜言うまでもない。
ム、 Ｍｇ８ＰＲ’ｒ を製造する場合について示し
たが１本発明による製造方法はＧａＡ−ＭＢＳＦ！！、
Ｔ の製造に限られることはなく、ＩｎＰ 、 ＧａＡ
１人−等の傭の結晶を用いたデバイスにも適用てきるこ
と杜言うまでもない。
纂１図はＧ、Ａ、 ＭＢ８ＰＭＴ Ｏ基本構造を示す図
、第２図はＧａＡ＠Ｍｆｆ８ＰＥＴ の従来の製造方
法を説明するための図、第３図、第４図は本発明の各実
施例を説明する丸めの図である０図において。 １１−一半絶縁性Ｇａ人３基板、１２−ｎ戯（ｊｍＡｓ
ｉｆｆ晶層１ｌ３−ゲート電極、１４・−ソース電極
。 １５・−ドレイン電橋、３０・−タングステン膜、３１
−ホトレジスト族、３２−ｎ型ＧａＡ＠結晶層、４ｌ−
８ｉｏ、＊＠ −一、ｒ−７／ 一＼？ ／ ／ ｌＸ−一ノ／ ／′Ｌ／ｌｌ 第２図 １／２ ／２−” ＼（−／ ／
−／”／／第３図 第４図
、第２図はＧａＡ＠Ｍｆｆ８ＰＥＴ の従来の製造方
法を説明するための図、第３図、第４図は本発明の各実
施例を説明する丸めの図である０図において。 １１−一半絶縁性Ｇａ人３基板、１２−ｎ戯（ｊｍＡｓ
ｉｆｆ晶層１ｌ３−ゲート電極、１４・−ソース電極
。 １５・−ドレイン電橋、３０・−タングステン膜、３１
−ホトレジスト族、３２−ｎ型ＧａＡ＠結晶層、４ｌ−
８ｉｏ、＊＠ −一、ｒ−７／ 一＼？ ／ ／ ｌＸ−一ノ／ ／′Ｌ／ｌｌ 第２図 １／２ ／２−” ＼（−／ ／
−／”／／第３図 第４図
Claims (1)
- 高抵抗性基板上に設けちれた半導体結晶層表面の所定の
領域に、該半導体結晶層とシ、、トキー接触をなし、か
つ該シ、、）キー接触が５００℃以上の高温に耐えられ
る金属電極を形成する工程と、前記半導体結晶層表面に
気相成長法により前記半導体結晶と同一導電ｊｌＯ牛導
体結晶層を形成する工、ｉ！を含むことを特徴とする半
導体装置Ｃ＋ｍ造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155702A JPS5857752A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56155702A JPS5857752A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5857752A true JPS5857752A (ja) | 1983-04-06 |
Family
ID=15611643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56155702A Pending JPS5857752A (ja) | 1981-09-30 | 1981-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857752A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898982A (ja) * | 1981-12-07 | 1983-06-13 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 砒化ガリウムｍｅｓｆｅｔ素子の製造方法 |
| JPS5979576A (ja) * | 1982-10-29 | 1984-05-08 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPS59222965A (ja) * | 1983-06-02 | 1984-12-14 | Nec Corp | シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 |
| JPS6077468A (ja) * | 1983-10-04 | 1985-05-02 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPS60136264A (ja) * | 1983-12-23 | 1985-07-19 | Nec Corp | 半導体装置の製造方法 |
| JPS61220476A (ja) * | 1985-03-27 | 1986-09-30 | Fumio Hasegawa | ＧａＡｓＭＥＳＦＥＴ及びその製造方法 |
| JPS62257769A (ja) * | 1986-05-01 | 1987-11-10 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322378A (en) * | 1976-08-13 | 1978-03-01 | Fujitsu Ltd | Production of field effect transistor s |
-
1981
- 1981-09-30 JP JP56155702A patent/JPS5857752A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5322378A (en) * | 1976-08-13 | 1978-03-01 | Fujitsu Ltd | Production of field effect transistor s |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5898982A (ja) * | 1981-12-07 | 1983-06-13 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 砒化ガリウムｍｅｓｆｅｔ素子の製造方法 |
| JPS5979576A (ja) * | 1982-10-29 | 1984-05-08 | Fujitsu Ltd | 電界効果型半導体装置 |
| JPS59222965A (ja) * | 1983-06-02 | 1984-12-14 | Nec Corp | シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 |
| JPS6077468A (ja) * | 1983-10-04 | 1985-05-02 | Nec Corp | 電界効果トランジスタの製造方法 |
| JPS60136264A (ja) * | 1983-12-23 | 1985-07-19 | Nec Corp | 半導体装置の製造方法 |
| JPS61220476A (ja) * | 1985-03-27 | 1986-09-30 | Fumio Hasegawa | ＧａＡｓＭＥＳＦＥＴ及びその製造方法 |
| JPS62257769A (ja) * | 1986-05-01 | 1987-11-10 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5857752A (ja) | 半導体装置の製造方法 | |
| JPH0613411A (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5273929A (en) | Method of manufacture transistor having gradient doping during lateral epitaxy | |
| JPS59222965A (ja) | シヨツトキ−障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6356710B2 (ja) | ||
| JP2593898B2 (ja) | 半導体素子 | |
| JPS59188978A (ja) | シヨツトキゲ−ト型ｆｅｔの製造方法 | |
| JPS62156877A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS6057977A (ja) | シヨツトキゲ−ト型電界効果トランジスタの製造方法 | |
| JPS583303Y2 (ja) | シヨツトキバリアダイオ−ド | |
| JP2725033B2 (ja) | 量子細線トランジスタ | |
| JPS61284969A (ja) | 電界効果型トランジスタの製法 | |
| JPH07201887A (ja) | 電界効果トランジスタ | |
| JPS6154263B2 (ja) | ||
| JPH0563946B2 (ja) | ||
| JPS59161878A (ja) | 化合物半導体装置の製造方法 | |
| JP2679320B2 (ja) | ショットキバリアダイオード | |
| JP3686362B2 (ja) | 半導体装置及び電界効果トランジスタ | |
| KR940010558B1 (ko) | 전자의 파동성을 이용한 수직형 게이트의 양자간섭 트랜지스터 및 그 제조방법 | |
| JPH0697430A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPS6134979A (ja) | 熱電子放射型静電誘導トランジスタ | |
| JPH0216008B2 (ja) | ||
| JPS61236168A (ja) | シヨツトキバリアゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6323367A (ja) | シヨツトキ−ゲ−ト電界効果トランジスタおよびその製造方法 | |
| JPS59161076A (ja) | 半導体装置の製造方法 |