JPS5861669A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5861669A JPS5861669A JP56160258A JP16025881A JPS5861669A JP S5861669 A JPS5861669 A JP S5861669A JP 56160258 A JP56160258 A JP 56160258A JP 16025881 A JP16025881 A JP 16025881A JP S5861669 A JPS5861669 A JP S5861669A
- Authority
- JP
- Japan
- Prior art keywords
- metal silicide
- semiconductor device
- film
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係わり、特〜に高融点
金属の硅化物からなる電極配線を有する半導体装置の製
造に最適な方法に関する。
金属の硅化物からなる電極配線を有する半導体装置の製
造に最適な方法に関する。
従来よ＃）ＭｏＳ型半導体装置のゲート電極及び配線に
は（至）Ｓデバイスを自己整合法で作製しだシ、高温の
熱処理に耐えうるという意味において多結晶シリコン換
が多く用いられてきた。ところが多結晶シリコン膜では
どんなに高濃度に不純物をドープし九としても比抵抗が
かなり高く素子の高速動作にとって不利な条件となる欠
点がある。
は（至）Ｓデバイスを自己整合法で作製しだシ、高温の
熱処理に耐えうるという意味において多結晶シリコン換
が多く用いられてきた。ところが多結晶シリコン膜では
どんなに高濃度に不純物をドープし九としても比抵抗が
かなり高く素子の高速動作にとって不利な条件となる欠
点がある。
そこで最近では高融点金属の硅化物＠１例えば（幻８＋
２膜を電極配線として用いる方法が注目されている。Ｖ
ｌ）Ｓ ｉ ２膜は（イ）Ｓ型半導体装置を作る際の高
温過程にかいても安定な相でちり、自己整合法を適用す
る事ができ・、しかも多結晶シリコン膜に比べて比抵抗
が１桁近く低いといった優れ九特徴を有する。その反Ｕ
ｋＪ□□□８ｉ２膜は半導体基板例えばＳｉ基板上に（
１）Ｓ ｓ ２模を形成しただけでは電極材料としては
不適である。即ち、すＳｉ２模と基板でらるＳｔとの相
互作用によってドーピングレベルが予想され九レベルよ
り低くなり、そのためＭｅ８ ｉ ２機と８１とがオー
ミック接触を持つ事が困難となる・為である。
２膜を電極配線として用いる方法が注目されている。Ｖ
ｌ）Ｓ ｉ ２膜は（イ）Ｓ型半導体装置を作る際の高
温過程にかいても安定な相でちり、自己整合法を適用す
る事ができ・、しかも多結晶シリコン膜に比べて比抵抗
が１桁近く低いといった優れ九特徴を有する。その反Ｕ
ｋＪ□□□８ｉ２膜は半導体基板例えばＳｉ基板上に（
１）Ｓ ｓ ２模を形成しただけでは電極材料としては
不適である。即ち、すＳｉ２模と基板でらるＳｔとの相
互作用によってドーピングレベルが予想され九レベルよ
り低くなり、そのためＭｅ８ ｉ ２機と８１とがオー
ミック接触を持つ事が困難となる・為である。
本発明は上記の点に鑑みなされたもので、金属珪化物特
に高融点金属の硅化物からなる電極ないし配置を有し、
しかも十分に半導体基板とオーミック接触を持つ九高い
信頼性と高速動作を有する半導体装置の製造方法を提供
するものである。
に高融点金属の硅化物からなる電極ないし配置を有し、
しかも十分に半導体基板とオーミック接触を持つ九高い
信頼性と高速動作を有する半導体装置の製造方法を提供
するものである。
金属珪化物としては高融点金属硅化物が好ましく１例え
ばＭｏ、Ｗ、Ｔａ、Ｔｉ 、Ｎｂ、Ｐｉ等の硅化物が用
いられる。ｔ７’ｈイオ／注入する不純物としてはＰ、
Ａｓ。
ばＭｏ、Ｗ、Ｔａ、Ｔｉ 、Ｎｂ、Ｐｉ等の硅化物が用
いられる。ｔ７’ｈイオ／注入する不純物としてはＰ、
Ａｓ。
８ｂ、Ｂ等が用いられる。例えばＭｏ８ｉ２Ｉ［を電極
材料として使用する際くけＭｅと８ｉの同時蒸着により
、ＭｏＳｉ２膜を形成し、その後Ａｓなどをイオン注入
すればよい。
材料として使用する際くけＭｅと８ｉの同時蒸着により
、ＭｏＳｉ２膜を形成し、その後Ａｓなどをイオン注入
すればよい。
以下、本発明をｎチャネルＭｏＳ ｆｉｌ電界効果トラ
ンジスタの製造に適用し九実施例に基づき図面を参照し
て説明する。第１図乃至第５図はその製造工程を工程順
に示すものである。
ンジスタの製造に適用し九実施例に基づき図面を参照し
て説明する。第１図乃至第５図はその製造工程を工程順
に示すものである。
壇ずＰ＠８４基板１に例えば熱酸化法により、約８００
０１のシリコン酸化膜２を形成し通常の写真食刻法でト
ランジスタ領域を形成する（第１図）。
０１のシリコン酸化膜２を形成し通常の写真食刻法でト
ランジスタ領域を形成する（第１図）。
次に露出した８１表ＥＩｉ３を酸化し、ゲート酸化１［
４を厚さ例えばｔｏｏｏＸで形成する。その上に８ｉと
Ｍｏを同時蒸着して約２５００ Ｘ ＯＭＯ引ｘ １１
５を形成し、Ｃ第２印これをマスクとして電極予定部分
６０部分を食刻除去し、（第３図）、さらにこの上に再
び約１０００１のＭｏ８ｉ２膜７を形成し、これをマス
クとして人Ｓのイオン注入を１８０ ＫｅＶドーズ量１
０ １ｏｎｓ ／ｃｄで行ない電極部ｆ） Ｍｏ８ｉ２
１１７と８１４板１の界ＩｉＫ高濃度のＡｓがドーグさ
れるようにする（第４図）。その後Ｎ２中で１０００℃
３０分の熱処理により％Ｍｏ８ｉ２膜７と８１％板１が
オーミック接触を持つようにする。
４を厚さ例えばｔｏｏｏＸで形成する。その上に８ｉと
Ｍｏを同時蒸着して約２５００ Ｘ ＯＭＯ引ｘ １１
５を形成し、Ｃ第２印これをマスクとして電極予定部分
６０部分を食刻除去し、（第３図）、さらにこの上に再
び約１０００１のＭｏ８ｉ２膜７を形成し、これをマス
クとして人Ｓのイオン注入を１８０ ＫｅＶドーズ量１
０ １ｏｎｓ ／ｃｄで行ない電極部ｆ） Ｍｏ８ｉ２
１１７と８１４板１の界ＩｉＫ高濃度のＡｓがドーグさ
れるようにする（第４図）。その後Ｎ２中で１０００℃
３０分の熱処理により％Ｍｏ８ｉ２膜７と８１％板１が
オーミック接触を持つようにする。
この後、通常の工程によシリーズ・ドレイン部を食刻除
去し加速電圧１６Ｑ ＫｅＶ ｄｏｓｅ量３Ｘ１Ｇ”１
（Ｘｉｓ ／ｄｉ テＡ＠のイオン注入を行な゛いノー
ス８ドレイン９を形成する。同時にゲート電極も形成さ
れる。最後ＫＣＶＤシリコン酸化１１１Ｇを形成、シ、
パックベーン璽ン模とする。なお相互接続配線、入出力
配線は例えばＡＡｉ ［１１で形成する。
去し加速電圧１６Ｑ ＫｅＶ ｄｏｓｅ量３Ｘ１Ｇ”１
（Ｘｉｓ ／ｄｉ テＡ＠のイオン注入を行な゛いノー
ス８ドレイン９を形成する。同時にゲート電極も形成さ
れる。最後ＫＣＶＤシリコン酸化１１１Ｇを形成、シ、
パックベーン璽ン模とする。なお相互接続配線、入出力
配線は例えばＡＡｉ ［１１で形成する。
この実施例によればゲート電極、ノース電極及び−次配
線にＭｏ８ｉ２１［を用いておシ、シかもノース電極と
はＭｏ８ｉ２にとオーミック接触がとれこれは多結晶Ｓ
Ｎ膜に比べて比抵゛抗が小さく、従って高速動作が可能
となっている。ま九ＭＯ８ｉ２ｗＸ５をマスクとして使
用する事により、ゲート部分においてイオン注入したＡ
ｓのつきぬけがおこらない事即チ、第４ 図に示を工１
！にオイテ１８０に−Ｖ）Ａｓイオン注入を行なった場
合、Ａｓｆｉ度のピークは表面からｘｏｏｏＸｔ九その
据は１３４０Ｋまで広がっている事になる。よりてプン
タクト部においては、Ｍｏ８１２１［７とＳ１基板１の
界面でＡ３一度がピークとなるし、またゲート部分では
、Ｍｏ８ｉ２ ｔｌｉ ５７合わせて２５００ＸがＳｉ
基板上に形成されているので、イオン注入された不純物
はゲート部にはいゃこまず、しきい値電圧を変化させる
事がないのでＭｏ５１２棋５，７はマスクの役目をする
。ｔたマをマスクくしてイオン注入する工程と比較して
Ｓｉ基板の表面の汚れが少ないのでオーミック＊ｌ！が
容易となる。
線にＭｏ８ｉ２１［を用いておシ、シかもノース電極と
はＭｏ８ｉ２にとオーミック接触がとれこれは多結晶Ｓ
Ｎ膜に比べて比抵゛抗が小さく、従って高速動作が可能
となっている。ま九ＭＯ８ｉ２ｗＸ５をマスクとして使
用する事により、ゲート部分においてイオン注入したＡ
ｓのつきぬけがおこらない事即チ、第４ 図に示を工１
！にオイテ１８０に−Ｖ）Ａｓイオン注入を行なった場
合、Ａｓｆｉ度のピークは表面からｘｏｏｏＸｔ九その
据は１３４０Ｋまで広がっている事になる。よりてプン
タクト部においては、Ｍｏ８１２１［７とＳ１基板１の
界面でＡ３一度がピークとなるし、またゲート部分では
、Ｍｏ８ｉ２ ｔｌｉ ５７合わせて２５００ＸがＳｉ
基板上に形成されているので、イオン注入された不純物
はゲート部にはいゃこまず、しきい値電圧を変化させる
事がないのでＭｏ５１２棋５，７はマスクの役目をする
。ｔたマをマスクくしてイオン注入する工程と比較して
Ｓｉ基板の表面の汚れが少ないのでオーミック＊ｌ！が
容易となる。
を九Ｍｏ８輸暎５，７にイオン注入され九Ａａ−のイオ
ンがＮ暑＋イオン等のゲッターにもなり安定性。
ンがＮ暑＋イオン等のゲッターにもなり安定性。
信ＩＩＩｖｋ面でもすぐれている。
ｅ＊、本発明によるＭｏ８ ｇ半導体装置は上記の１！
施例のとときｎチャネルＭｏ８ ）う／ジスタに限らｆ
％ ＰチャネルＭｏ８ ） ９ンジスタ相補型トランジ
スタＫｔＭ様に適用できるものである。ｔた高融点金属
硅化物としてＭｏ８ｉ２の場合を示したが、その他の高
融点金属例えＦｉＷ 、 Ｔａ、ＴＩ 、Ｎｂ、Ｐｔ等
の硅化物でも同様の効果を得られる。またイオン注入の
例としてはＡｓを示したがＰ 、 ８ｂ 、 Ｂでもよ
い。
施例のとときｎチャネルＭｏ８ ）う／ジスタに限らｆ
％ ＰチャネルＭｏ８ ） ９ンジスタ相補型トランジ
スタＫｔＭ様に適用できるものである。ｔた高融点金属
硅化物としてＭｏ８ｉ２の場合を示したが、その他の高
融点金属例えＦｉＷ 、 Ｔａ、ＴＩ 、Ｎｂ、Ｐｔ等
の硅化物でも同様の効果を得られる。またイオン注入の
例としてはＡｓを示したがＰ 、 ８ｂ 、 Ｂでもよ
い。
以上詳述し九ととく、本発明によれば高融点金属の硅化
物からなる電極及び金属配線を吊込る事で電子の＾連化
が図られ、ま九多大唸る自己整合法の利用が可能であり
、さらに多層配線構造が容易に得られ１４ｖｈ信頓性を
有する半導体装置を提供又、本発明はＭＤ８デバイスの
ゲート部分のみに限らず、例えばＣＯＤデパイズ、メモ
リデバイス等比較的絶縁膜の薄い部分を有するデバイス
、バイポーラデバイスにも適用できる。
物からなる電極及び金属配線を吊込る事で電子の＾連化
が図られ、ま九多大唸る自己整合法の利用が可能であり
、さらに多層配線構造が容易に得られ１４ｖｈ信頓性を
有する半導体装置を提供又、本発明はＭＤ８デバイスの
ゲート部分のみに限らず、例えばＣＯＤデパイズ、メモ
リデバイス等比較的絶縁膜の薄い部分を有するデバイス
、バイポーラデバイスにも適用できる。
１・・・Ｐ型８最基板、２・・・シリコン酸化膜、３・
・・トランジスタ部分、４・・・ゲートシリコン＃１化
膜、５・・・第１層ＭｏＳ ｉ ２膜、６・・・コンタ
クトボール、７・・・第２層Ｍｏ８ｉ２ＷＩｔ、％ ８
川リース、９・・・ドレイン。 １０・・・Ｇ■シリコン酸化膜（リン硅酸ガラス）１１
・・・Ａ！模（相互配線用）。 第２図 ￥Ｊ３図
・・トランジスタ部分、４・・・ゲートシリコン＃１化
膜、５・・・第１層ＭｏＳ ｉ ２膜、６・・・コンタ
クトボール、７・・・第２層Ｍｏ８ｉ２ＷＩｔ、％ ８
川リース、９・・・ドレイン。 １０・・・Ｇ■シリコン酸化膜（リン硅酸ガラス）１１
・・・Ａ！模（相互配線用）。 第２図 ￥Ｊ３図
Claims (2)
- （１）半導体基板上に絶縁膜を介して設けられた導電材
料パターンを用いて、絶縁膜の一部を除去する工程と、
この全体上に金属珪化物膜を被着する工程と、この金属
珪化物膜を介して前記半導体的板にイオン注入を行なう
工程とを具備してなることを特徴とする半導体装置の製
造方法。 - （２）前記絶縁膜をゲート絶縁膜とし、更に、 ｉ＋ｒ
記４厄材料パターンと金属珪化物膜の撹貸嘴造で、ゲー
ト電極を構成してなることを特徴とする特許請求の範囲
第１項記載の半導体装Ｖの侍遣方法。 ：３１ ｈ１１記導電材料パターン、金属珪化物膜を配
線として用いることを特徴とする特許請求の範囲第１項
記載の半導体Ａｔｊ／ｌの製造方法。 ｆ４） 、４’前記金属珪化物が、シリボンと高融点会
４との化合物であることを特徴とする特許請求の範囲第
１偵記載の半導体装置の製造方法、
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160258A JPS5861669A (ja) | 1981-10-09 | 1981-10-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56160258A JPS5861669A (ja) | 1981-10-09 | 1981-10-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5861669A true JPS5861669A (ja) | 1983-04-12 |
Family
ID=15711112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56160258A Pending JPS5861669A (ja) | 1981-10-09 | 1981-10-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861669A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286085A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of semiconductive device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
-
1981
- 1981-10-09 JP JP56160258A patent/JPS5861669A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5286085A (en) * | 1976-01-12 | 1977-07-16 | Hitachi Ltd | Production of semiconductive device |
| JPS5658229A (en) * | 1979-10-16 | 1981-05-21 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61206243A (ja) | 高融点金属電極・配線膜を用いた半導体装置 | |
| JPS58212164A (ja) | バイポ−ラメモリセル | |
| JPH0564456B2 (ja) | ||
| JPS63141349A (ja) | 集積半導体回路とその製造方法 | |
| JPS61226959A (ja) | 半導体装置およびその製造方法 | |
| US4076557A (en) | Method for providing semiconductor devices | |
| JPH11195753A (ja) | 半導体装置およびその製造方法 | |
| JPH06140519A (ja) | 半導体装置及びその製造方法 | |
| JPS59207652A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3196241B2 (ja) | 半導体装置の製造方法 | |
| JPH06112149A (ja) | 半導体装置の製造方法 | |
| JPS61174745A (ja) | 半導体装置の製造方法 | |
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPS6161544B2 (ja) | ||
| JPS59112641A (ja) | 半導体装置及びその製造方法 | |
| JP2838315B2 (ja) | 半導体装置及びその製造方法 | |
| JPH047822A (ja) | 半導体装置の製造方法 | |
| JP2616034B2 (ja) | 半導体集積回路装置 | |
| JPH02272754A (ja) | 半導体装置 | |
| JPS6182479A (ja) | 半導体装置の製造方法 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPH0441510B2 (ja) | ||
| JPH053146B2 (ja) | ||
| JPH0658965B2 (ja) | 半導体装置の製造方法 | |
| JP2517380B2 (ja) | 半導体集積回路の製造方法 |