JPH06112149A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06112149A
JPH06112149A JP4259196A JP25919692A JPH06112149A JP H06112149 A JPH06112149 A JP H06112149A JP 4259196 A JP4259196 A JP 4259196A JP 25919692 A JP25919692 A JP 25919692A JP H06112149 A JPH06112149 A JP H06112149A
Authority
JP
Japan
Prior art keywords
diffusion layer
type diffusion
film
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4259196A
Other languages
English (en)
Inventor
Takeshi Watanabe
武士 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4259196A priority Critical patent/JPH06112149A/ja
Priority to KR1019930020541A priority patent/KR940008137A/ko
Priority to EP19930115754 priority patent/EP0590652A3/en
Publication of JPH06112149A publication Critical patent/JPH06112149A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】少ない工程数と少ないイオン注入ドーズ量でＴ
ｉ−Ｎを有する配線とＮ+ ，Ｐ+ 型拡散層とのコンタク
トを形成する。 【構成】Ｎ+ 型拡散層５−コンタクト孔間のマージンを
小さくしても漏れ電流が流れないようにリンを全面にイ
オン注入し１回のみのリソグラフィ工程を用いてＰ+ 型
拡散層６にこのリンのドーズ量よりも多いドーズ量でボ
ロンを注入しＰ+型拡散層コンタクト孔間のマージンを
小さくしても漏れ電流が流れず、低いコンタクト抵抗を
実現する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に拡散層と電極配線とのコンタクト部の形成方
法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法について図
２（Ａ）〜（Ｄ）、図３を参照して説明する。
【０００３】まず図２（Ａ）に示すように、Ｐ型シリコ
ン基板に１５０ＫｅＶで１．０×１０13ｃｍ-2程度のボ
ロンをイオン注入する。次に、リソグラフィ工程を利用
してＮウェル形成領域にのみ１５０ＫｅＶで２．０×１
０13ｃｍ-2程度のリンをイオン注入する。次に、熱処理
を加えリン，ボロンを拡散させＮウェル領域３，Ｐウェ
ル領域２を形成する。熱処理が終了後、図２（Ｂ）に示
すように、Ｐ型シリコン基板１の一主面に選択酸化法を
用いてフィールド酸化膜４を形成して素子形成領域を区
画し、図示しないゲート酸化膜やゲート電極を形成する
などの適当な工程の後リソグラフィ工程を用いて、Ｐウ
ェル領域２の表面部にヒ素イオンを５０ＫｅＶで３×１
０15ｃｍ-2程度選択的に注入し、Ｎウェル領域３の表面
部に２フッ化ボロンイオンを７０ＫｅＶで３×１０15ｃ
ｍ-2程度選択的に注入し、約９００度の温度で熱処理し
てＮ+ 型拡散層５およびＰ+ 型拡散層６を形成する。次
に、全面にＣＶＤ法により約３００ｎｍの層間絶縁膜７
を堆積させ、リソグラフィ工程によりＮ+ 型拡散層５お
よびＰ+ 型拡散層６の上部にそれぞれコンタクト孔を開
口する。コンタクト孔を開口後、Ｎ+ 拡散層５−コンタ
クト孔間のマージンを小さくしたときの漏れ電流をなく
すために、図２（ｃ）に示すように、リソグラフィ工程
を用いてレジスト膜８−１をＰ+ 型拡散層６上のコンタ
クト孔部分に残し、Ｎ+ 型拡散層５部のみにリンイオン
を７０ＫｅＶで５×１０15ｃｍ-2程度注入してイオン注
入層９を形成する。その後、Ｐ+ 型拡散層６−コンタク
ト孔間のマージンを小さくしたときの漏れ電流をなく
し、コンタクト抵抗を下げるために、図２（Ｄ）に示す
ように、リソグラフィ工程を用いてレジスト膜８−２を
Ｎ+ 型拡散層部分に設け、Ｐ+ 型拡散層６部のみにボロ
ンイオンを３０ＫｅＶで５×１０15ｃｍ-2程度注入して
イオン注入層１０を形成する。次に図３に示すように、
チタン膜１１（６０ｎｍ），窒化チタン１２（１００ｎ
ｍ）をスパッタにより堆積し、熱処理する。このときイ
オン注入層９，１０はそれぞれＮ+ 型コンタクト層９
ａ，Ｐ+ 型コンタクト層１０ａとなる。熱処理後、Ａｌ
−Ｓｉ−Ｃｕ膜１３を６００ｎｍスパッタにより堆積
し、リソグラフィ工程を用いてエッチングし、電極配線
を形成する。
【０００４】
【発明が解決しようとする課題】この従来の製造工程で
は、Ｎ+ 型拡散層、Ｐ+ 型拡散層にそれぞれリンイオン
およびボロンイオンを注入していたため、工程が長くな
るという問題があった。また、Ａｌ−Ｓｉ−Ｃｕ膜／Ｔ
ｉ−Ｎ膜／Ｔｉ膜とＰ+ 型拡散層のコンタクト抵抗は表
面の不純物濃度に大きく依存するため、コンタクト抵抗
を下げるためには、大量のボロンをイオン注入する必要
があり、チャージアップが起こる，イオン注入工程時間
が増大する、などの問題があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板の表面部にＰ+ 型拡散層およびＮ
+ 型拡散層をそれぞれ選択的に形成する工程と、層間絶
縁膜を堆積し前記Ｐ+型拡散層および前記Ｎ+ 型拡散層
上部にそれぞれコンタクト孔を形成する工程と、前記両
拡散層に前記コンタクト孔を通してＮ型不純物を注入
し、前記Ｐ+ 型拡散層に前記Ｎ型不純物の注入量と少な
くとも同程度のＰ型不純物を注入した後熱処理を行なう
工程と、バリヤメタル膜を有する配線層を形成する工程
とを含むというものである。
【０００６】
【実施例】次に、本発明の一実施例について説明する
と、図２を参照して説明した従来例と同様にしてＮ+ 型
拡散層５，Ｐ+ 型拡散層６を形成し、層間絶縁膜７を堆
積し、コンタクト孔を開口する。
【０００７】コンタクト孔を開口後、Ｎ+ 型拡散層５−
コンタクト孔間のマージンを小さくした漏れ電流をなく
すために、コンタクト後部にリンイオンを７０ＫｅＶで
２．０×１０14ｃｍ-2程度注入して、図１（Ａ）に示す
ようにイオン注入層９ｂ，リンイオン注入層１４を形成
する。その後、Ｐ+ 型拡散層６−コンタクト孔間のマー
ジンを小さくしたときの漏れ電流をなくし、コンタクト
抵抗を下げるために、リソグラフィ工程を用いて、図１
（Ｂ）に示すように、Ｎ+ 型拡散層コンタクト部分にレ
ジスト膜８−３を設け、Ｐ+ 型拡散層のみにボロンイオ
ンを３０ＫｅＶで２．０×１０15ｃｍ-2程度注入してイ
オン注入層１０ｂを形成する。その後は、従来例と同様
にチタン膜を６０ｎｍ，窒化チタン膜を１００ｎｍ，ス
パッタ法により堆積し熱処理を行なう。このとき、図１
（Ｃ）に示すように、イオン注入層９ｂはＮ+ 型コンタ
クト層９ｃに、イオン注入層１０ｂはＰ+ 型コンタクト
層１０ｃとなる。次に、従来例と同様にＡｌ−Ｓｉ−Ｃ
ｕ膜を堆積し、パターニングを行なって電極配線を形成
してもよいが、ブランケットタングステンＣＶＤ法によ
りタングステン膜を堆積し、エッチバックを行なってコ
ンタクト孔をタングステン膜１４で埋めた後約６００ｎ
ｍのＡｌ−Ｃｕ膜１５を堆積し、パターニングを行なっ
てもよい。そうすると微細なコンタクト孔でも良好なカ
バレッジの配線を実現できる。
【０００８】従来は、コンタクト抵抗を下げ、コンタク
トマージンを小さくしたときの漏れ電流をなくすため
に、Ｎ+ 型拡散層のみにリン，Ｐ+ 型拡散層のみにボロ
ンをそれぞれイオン注入している。
【０００９】本実施例では、Ｎ+ 型拡散層が従来のもの
と同じくリンのみイオン注入される。しかし、もとも
と、コンタクト抵抗は小さく、ここでイオン注入するド
ーズ量はコンタクトマージンを小さくしたときに漏れ電
流を防止する程度のドーズ量で可能である。コンタクト
サイズ０．５５μｍ□のＡｌ−Ｓｉ−Ｃｕ膜／Ｔｉ−Ｎ
膜／Ｔｉ膜−Ｎ+ 型コンタクト層のコンタクト抵抗を測
定した結果を図４に示す。リンのドーズ量２．０×１０
14ｃｍ-2で６０Ω／個程度と、従来例と同じくらいにな
った。Ｐ+ 型拡散層は、リンを全面にイオン注入するこ
とにより、５価のリンと３価のボロンが入る。そのため
に、リンのドーズ量を増すと、Ａｌ−Ｓｉ−Ｃｕ膜／Ｔ
ｉ−Ｎ膜／Ｔｉ膜−Ｐ+ 型コンタクト層のコンタクト抵
抗が高くなるものと予想される。実際に測定した結果を
図５に示す。予想と逆の結果になった。すなわち、最初
リンのイオン注入でＰ+ 型拡散層表面がアモルファス化
する。その後ボロンをイオン注入するとき、表面がアモ
ルファス化されているためにボロンのチャネリングがお
さえられる。従って、ボロンの表面濃度が高くなるの
で、コンタクト抵抗が下ったと考えられる。ボロンのド
ーズ量が１．０×１０15ｃｍ-2において、リンのドーズ
量１．０×１０14ｃｍ-2（Ａ）のときと、２．０×１０
14ｃｍ-2（Ｂ）のときのＡｌ−Ｓｉ−Ｃｕ膜／Ｔｉ−Ｎ
膜／Ｔｉ膜−Ｐ+型コンタクト層のコンタクト抵抗はそ
れぞれ１７０Ω／個，１１０Ω／個程度となった。従っ
て、従来と同程度のコンタクト抵抗、すなわち１００Ω
／個程度にするには、図５より、リンのドーズ量２．０
×１０14ｃｍ-2の場合、ボロンのドーズ量を１．５×１
０15〜２．０×１０15ｃｍ-2程度とすればよいことが判
る。従って、ボロンのドーズ量は従来例の半分以下で済
み、チャージアップによるゲート酸化膜の劣化を防止で
きる。また、本実施例では、拡散層−コンタクト孔間の
マージンが０μｍまで漏れ電流の防止が可能であること
が確認できた。
【００１０】
【発明の効果】以上説明したように本発明は、リンのイ
オン注入をＮ+ 型拡散層とＰ+ 型拡散層の双方について
行なった後、Ｐ+ 型拡散層上のコンタクト孔部のみにレ
ジスト膜を形成するという工程が不要となるので、工程
数を減らすことができる。またコンタクトボロン注入を
少ない注入量でコンタクト抵抗を下げることができ、イ
オン注入工程におけるチャージアップや工程時間を短縮
することが出来る。
【図面の簡単な説明】
【図１】本発明の一実施例の説明のため（Ａ）〜（Ｃ）
に分図して示す工程順断面図である。
【図２】従来の技術の説明のため（Ａ）〜（Ｄ）に分図
して示す工程順断面図である。
【図３】図２（Ｄ）に対応する工程の後の工程の説明に
使用する断面図である。
【図４】本発明の一実施例におけるＡｌ−Ｓｉ−Ｃｕ膜
／Ｔｉ−Ｎ膜／Ｔｉ膜−Ｐ+ 型コンタクト層のコンタク
ト抵抗とリンイオンドーズ量との関係を示すグラフであ
る。
【図５】本発明の一実施例におけるＡｌ−Ｓｉ−Ｃｕ膜
／Ｔｉ−Ｎ膜／Ｔｉ膜−Ｐ+ 型コンタクト層のコンタク
ト抵抗とイオン注入ドーズ量との関係を示すグラフであ
る。
【符号の説明】
１ Ｐ型シリコン基板 ２ Ｐウェル領域 ３ Ｎウェル領域 ４ フィールド酸化膜 ５ Ｎ+ 型拡散層 ６ Ｐ+ 型拡散層 ７ 層間絶縁膜 ８−１，８−２，８−３ レジスト膜 ９，９ｂ イオン注入層 ９ａ，９ｃ Ｎ+ 型コンタクト層 １０，１０ｂ イオン注入層 １０ａ，１０ｃ Ｐ+ 型コンタクト層 １１ Ｔｉ膜 １２ Ｔｉ−Ｎ膜 １３ Ａｌ−Ｓｉ−Ｃｕ膜 １４ タングステン膜 １５ Ａｌ−Ｃｕ膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の表面部にＰ+ 型拡散層およ
    びＮ+ 型拡散層をそれぞれ選択的に形成する工程と、層
    間絶縁膜を堆積し前記Ｐ+ 型拡散層および前記Ｎ+ 型拡
    散層上部にそれぞれコンタクト孔を形成する工程と、前
    記両拡散層に前記コンタクト孔を通してＮ型不純物を注
    入し、前記Ｐ+ 型拡散層に前記Ｎ型不純物の注入量と少
    なくとも同程度のＰ型不純物を注入した後熱処理を行な
    う工程と、バリヤメタル膜を有する配線層を形成する工
    程とを含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 Ｎ型不純物はリンであり、Ｐ型不純物は
    ボロンであり、バリヤメタル膜はチタン膜と窒化チタン
    膜の２層膜である請求項１記載の半導体装置の製造方
    法。
JP4259196A 1992-09-29 1992-09-29 半導体装置の製造方法 Pending JPH06112149A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4259196A JPH06112149A (ja) 1992-09-29 1992-09-29 半導体装置の製造方法
KR1019930020541A KR940008137A (ko) 1992-09-29 1993-09-28 반도체 장치의 제조 방법
EP19930115754 EP0590652A3 (en) 1992-09-29 1993-09-29 Method for producing contacts between diffusion layers and conductor tracks of semiconductor components.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4259196A JPH06112149A (ja) 1992-09-29 1992-09-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06112149A true JPH06112149A (ja) 1994-04-22

Family

ID=17330717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4259196A Pending JPH06112149A (ja) 1992-09-29 1992-09-29 半導体装置の製造方法

Country Status (3)

Country Link
EP (1) EP0590652A3 (ja)
JP (1) JPH06112149A (ja)
KR (1) KR940008137A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365483B1 (ko) * 1999-03-19 2002-12-18 가부시끼가이샤 도시바 반도체장치의 제조방법
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US9029921B2 (en) 2007-09-26 2015-05-12 Stmicroelectronics International N.V. Self-bootstrapping field effect diode structures and methods
US9048308B2 (en) 2007-09-26 2015-06-02 Stmicroelectronics International N.V. Regenerative building block and diode bridge rectifier and methods

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010004230A1 (de) 2009-01-23 2010-10-14 Qimonda Ag Integrierter Schaltkreis mit Kontaktstrukturen für P- und N-Dotierte Gebiete und Verfahren zu dessen Herstellung

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211259A (ja) * 1985-07-09 1987-01-20 Sony Corp 半導体装置の製造方法
EP0216053A3 (en) * 1985-09-26 1988-01-20 Motorola, Inc. Removable sidewall spaces for lightly doped drain formation using one mask level
JPH069203B2 (ja) * 1987-03-31 1994-02-02 株式会社東芝 半導体装置とその製造方法
IT1223571B (it) * 1987-12-21 1990-09-19 Sgs Thomson Microelectronics Procedimento per la fabbricazione di dispositivi integrati cmos con lunghezze di porta ridotte
IT1225614B (it) * 1988-08-04 1990-11-22 Sgs Thomson Microelectronics Processo per la fabbricazione di dispositivi integrati cmos con lunghezze di gate ridotte e drain leggermente drogato
US4956311A (en) * 1989-06-27 1990-09-11 National Semiconductor Corporation Double-diffused drain CMOS process using a counterdoping technique

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100365483B1 (ko) * 1999-03-19 2002-12-18 가부시끼가이샤 도시바 반도체장치의 제조방법
US8148748B2 (en) 2007-09-26 2012-04-03 Stmicroelectronics N.V. Adjustable field effect rectifier
US9012954B2 (en) 2007-09-26 2015-04-21 STMicroelectronics International B.V. Adjustable field effect rectifier
US9029921B2 (en) 2007-09-26 2015-05-12 Stmicroelectronics International N.V. Self-bootstrapping field effect diode structures and methods
US9048308B2 (en) 2007-09-26 2015-06-02 Stmicroelectronics International N.V. Regenerative building block and diode bridge rectifier and methods

Also Published As

Publication number Publication date
EP0590652A2 (en) 1994-04-06
KR940008137A (ko) 1994-04-29
EP0590652A3 (en) 1994-12-07

Similar Documents

Publication Publication Date Title
JP2578193B2 (ja) 半導体素子の製造方法
US4900257A (en) Method of making a polycide gate using a titanium nitride capping layer
JPH0564456B2 (ja)
US5654241A (en) Method for manufacturing a semiconductor device having reduced resistance of diffusion layers and gate electrodes
JPH04233236A (ja) バイポーラトランジスタの製法
JPH06112149A (ja) 半導体装置の製造方法
JPH02205343A (ja) 半導体装置の製造方法
US5521416A (en) Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same
KR100289372B1 (ko) 폴리사이드 형성방법
JP3794915B2 (ja) 半導体装置の製造方法
JPH06101475B2 (ja) 半導体装置の製造方法
JPH1092764A (ja) 半導体素子のポリサイド層形成方法
JPH10163430A (ja) 半導体装置およびその製造方法
JPS62154784A (ja) 半導体装置
JP2654175B2 (ja) 半導体装置の製造方法
JP2569809B2 (ja) 半導体装置の製造方法
US6838747B2 (en) Semiconductor device having resistive element formed of semiconductor film
JPH07161826A (ja) 半導体装置の製造方法
JP2003037082A (ja) 高融点金属配線層の製造方法、半導体装置の製造方法および半導体装置
JP3077146B2 (ja) 半導体装置の製造方法
JPH02203565A (ja) 半導体装置及びその製造方法
JP2517380B2 (ja) 半導体集積回路の製造方法
JPH02267943A (ja) Ｍｉｓ型半導体装置の製造方法
JPS6119172A (ja) Ｍｏｓ型半導体装置の製造方法
JPH0964185A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981110