JPS5864032A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5864032A JPS5864032A JP56163014A JP16301481A JPS5864032A JP S5864032 A JPS5864032 A JP S5864032A JP 56163014 A JP56163014 A JP 56163014A JP 16301481 A JP16301481 A JP 16301481A JP S5864032 A JPS5864032 A JP S5864032A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- photoresist
- etched
- makes progress
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法にかか９％特にそれら
のテーパーエツチング法に関するものである。
のテーパーエツチング法に関するものである。
本発明の半導体装置とは、単体の半導体装置。
牛導体集積回路製置、更にそれらと薄膜集積回路装置、
厚膜集積回路装置等を組み合わせて成る混−成業積回路
装置、及び以上め各装置の大規模集積回路装置等を含む
広義の半導体装置をいう。
厚膜集積回路装置等を組み合わせて成る混−成業積回路
装置、及び以上め各装置の大規模集積回路装置等を含む
広義の半導体装置をいう。
写真蝕刻法を用いて被蝕刻物を蝕刻する場合、多くは等
方性エツチングとなる。等方性エツチングでは、エツチ
ング段部が基板に対し直角に近い傾斜を持つため、その
上に金属配線を形成した場合、段部で＃１ＲＩＩＡ等に
よる歩留低下や信頼性の低下を引き起こす仁とがある。
方性エツチングとなる。等方性エツチングでは、エツチ
ング段部が基板に対し直角に近い傾斜を持つため、その
上に金属配線を形成した場合、段部で＃１ＲＩＩＡ等に
よる歩留低下や信頼性の低下を引き起こす仁とがある。
そこで檀々の方法によるテーパーエツチング法が提案さ
れ、一部実施されて効果を上げている０しかし、従来の
テーパーエツチング法、たとえば、リンガラス層を用い
た方法、イオン注入を用いた方法シリカフィルムを用い
九方法等は、いずれも寸法精度が、等方性エツチングに
比べ極めて悪く寸法精度が要求される場合は適用困難か
、適用しても製造現場での作業方法や作業条件を厳しく
管理する必要があった。
れ、一部実施されて効果を上げている０しかし、従来の
テーパーエツチング法、たとえば、リンガラス層を用い
た方法、イオン注入を用いた方法シリカフィルムを用い
九方法等は、いずれも寸法精度が、等方性エツチングに
比べ極めて悪く寸法精度が要求される場合は適用困難か
、適用しても製造現場での作業方法や作業条件を厳しく
管理する必要があった。
ここで、第１図及び第２図を用いて従来の等方性エツチ
ングとテーパーエツチングについて説明する◎始めに、
シリコン基板上のシリコン酸化膜を１：６のバッフアー
ト弗酸を用いて等方性エツチングする場合について説明
する。まず１シリコン基板１上にシリコン酸化ｌ／！２
を形成した後、フォトレジスト３を用いて所定のパター
ンを形成する（第１図ａ）ｏポストベークを行なった後
、バッフアート弗酸でシリコン酸化膜２ｔシリコン基板
１ｔでエツチングすると、横方向は、第１図ａで７オト
レジスト３のエツジとシリコン酸化膜２の接してい死点
からシリコン酸化１１！２の厚さと同じ量を半径として
エツチングされたエツチング形状となる（第１図ｂ）ｏ
しかし通常はパラツキを考慮して、１分はどオーバーエ
ッチさせて、シリコン酸化膜の残りが無いようにする（
＃Ｉ２図Ｃ）。
ングとテーパーエツチングについて説明する◎始めに、
シリコン基板上のシリコン酸化膜を１：６のバッフアー
ト弗酸を用いて等方性エツチングする場合について説明
する。まず１シリコン基板１上にシリコン酸化ｌ／！２
を形成した後、フォトレジスト３を用いて所定のパター
ンを形成する（第１図ａ）ｏポストベークを行なった後
、バッフアート弗酸でシリコン酸化膜２ｔシリコン基板
１ｔでエツチングすると、横方向は、第１図ａで７オト
レジスト３のエツジとシリコン酸化膜２の接してい死点
からシリコン酸化１１！２の厚さと同じ量を半径として
エツチングされたエツチング形状となる（第１図ｂ）ｏ
しかし通常はパラツキを考慮して、１分はどオーバーエ
ッチさせて、シリコン酸化膜の残りが無いようにする（
＃Ｉ２図Ｃ）。
この後フォトレジスト３を除去して、アルイニウ５を蒸
着すると、シリコン酸化膜２の上部エツジ時として断線
を生じることがある（第１図ｄ）。
着すると、シリコン酸化膜２の上部エツジ時として断線
を生じることがある（第１図ｄ）。
次に従来のテーパーエツチングについて説明する。まず
、シリコン基板ｌ上にシリコン酸化ｌｌ１２を形成した
後、シリコン酸化膜２の表面に、例えばうすいりンガ２
ス層４を形成してからフォトレジスト３を用いて所定Ｑ
パターンを形成する（第２図１）。ポストベークを行な
った後、バッフアート弗酸でシリコン酸化Ｊ［２をシリ
コン基板ｌまでエツチングすると、横方同位、シリコン
基板ＩＫ対して９０＠以下の傾斜を持つテーパーエツチ
ングの形状となる（第２図ｂ）。しかし、等方性エッｉ
ングと同様Ｋ１分はどオーバーエッチさせると、フォト
レジストのパターン寸法に対する寸法変化量は、等方性
エツチングの場合のそれよシは多い量となる（第２図ａ
）。この後、フォトレジスト３を除去して、アルミニウ
ム５を蒸着すると、アルミニウム５はどの領域でも被着
断面は連続である（第２図ｄ）ｏこのように、従来のテ
ーパーエッチ紘、アル考の断線睦止に対しては非常に効
果があるが、反面０寸法精度を悪くする欠点があったＯ 本発明の目的は、上記事情に鑑みて、寸法精度の極めて
曳いテーパーエツチングを、容易にしかも再現性良く得
ることのできる半導体装置の製造方法を提供することあ
る。
、シリコン基板ｌ上にシリコン酸化ｌｌ１２を形成した
後、シリコン酸化膜２の表面に、例えばうすいりンガ２
ス層４を形成してからフォトレジスト３を用いて所定Ｑ
パターンを形成する（第２図１）。ポストベークを行な
った後、バッフアート弗酸でシリコン酸化Ｊ［２をシリ
コン基板ｌまでエツチングすると、横方同位、シリコン
基板ＩＫ対して９０＠以下の傾斜を持つテーパーエツチ
ングの形状となる（第２図ｂ）。しかし、等方性エッｉ
ングと同様Ｋ１分はどオーバーエッチさせると、フォト
レジストのパターン寸法に対する寸法変化量は、等方性
エツチングの場合のそれよシは多い量となる（第２図ａ
）。この後、フォトレジスト３を除去して、アルミニウ
ム５を蒸着すると、アルミニウム５はどの領域でも被着
断面は連続である（第２図ｄ）ｏこのように、従来のテ
ーパーエッチ紘、アル考の断線睦止に対しては非常に効
果があるが、反面０寸法精度を悪くする欠点があったＯ 本発明の目的は、上記事情に鑑みて、寸法精度の極めて
曳いテーパーエツチングを、容易にしかも再現性良く得
ることのできる半導体装置の製造方法を提供することあ
る。
本発明の半導体装置の製造方法は、基板上の被蝕刻物を
テーパーエッチする工程において、被蝕刻物表面に基板
面に対して横方向に進む第１のテーパーエッチを引き起
こす処理を行なった後、フォトレジストを周込て所定の
パターンを形成し、前記フォトレジストをマスクとして
露出した領域の被蝕刻物のみのエツチング速度を上昇せ
しめることによる基板面に対して縦方向に進む＠２のテ
ーパーエッチを引き起こす処理を行なった後、前記フォ
トレジストをマスクとして被蝕刻物エツチングし、前記
第１と第２６テーパーエツチを同時に進行せしめること
を特徴とする。
テーパーエッチする工程において、被蝕刻物表面に基板
面に対して横方向に進む第１のテーパーエッチを引き起
こす処理を行なった後、フォトレジストを周込て所定の
パターンを形成し、前記フォトレジストをマスクとして
露出した領域の被蝕刻物のみのエツチング速度を上昇せ
しめることによる基板面に対して縦方向に進む＠２のテ
ーパーエッチを引き起こす処理を行なった後、前記フォ
トレジストをマスクとして被蝕刻物エツチングし、前記
第１と第２６テーパーエツチを同時に進行せしめること
を特徴とする。
次に本発明の一実施例を第３図を用いて説明する。まず
シリコン基板ＩＪ：にシリコン酸化ｊｌ１２を形成した
後、シリコン酸化膜２の表面に、うすいす／ガラ２層４
を形成してからフォトレジスト３を用いて所定のパター
ンを形成する（第３図ａ）。
シリコン基板ＩＪ：にシリコン酸化ｊｌ１２を形成した
後、シリコン酸化膜２の表面に、うすいす／ガラ２層４
を形成してからフォトレジスト３を用いて所定のパター
ンを形成する（第３図ａ）。
ボストベークを行なった後、フォトレジスト３をマスク
としてイオン注入を行なってエツチング速麿の速いクリ
、コン酸化膜グの領域を形成する（第３図ｂ）。この後
、バッフアート弗酸でエツチングをすると、従来のテー
パーエツチング（横方向のテーパーエツチング）と同時
に、縦方向にも同じ原理でテーパーエツチングが進む（
第３図Ｃ）。
としてイオン注入を行なってエツチング速麿の速いクリ
、コン酸化膜グの領域を形成する（第３図ｂ）。この後
、バッフアート弗酸でエツチングをすると、従来のテー
パーエツチング（横方向のテーパーエツチング）と同時
に、縦方向にも同じ原理でテーパーエツチングが進む（
第３図Ｃ）。
エツチングがシリコン基板１に達し死時のエツチングの
形状は、横方向のテーパー面と縦方向のテーパー面が重
ね合わさっ九二段テーパーのものとなる（第３図ｄ）ｎ
さらに１分はどｂオーバーエッチさせた場合、フォトレ
ジストのバタ、−ン寸法に対する寸法変化量は、シリコ
ン酸化膜２のエツチング速度と同量しか無いため、等方
性エツチング及び従来のテーパーエッチの場合の寸法変
化量に比較して非常に少なくなる（第３図ｅ）ｏこの後
、フォトレジスト３を除去してアル電ニウム５を蒸着す
ると、従来のテーパーエッチと同様に、アルミニウム５
はどの領域でも良好なステップカバレッジを得ることが
できる（第３図ｆ）。
形状は、横方向のテーパー面と縦方向のテーパー面が重
ね合わさっ九二段テーパーのものとなる（第３図ｄ）ｎ
さらに１分はどｂオーバーエッチさせた場合、フォトレ
ジストのバタ、−ン寸法に対する寸法変化量は、シリコ
ン酸化膜２のエツチング速度と同量しか無いため、等方
性エツチング及び従来のテーパーエッチの場合の寸法変
化量に比較して非常に少なくなる（第３図ｅ）ｏこの後
、フォトレジスト３を除去してアル電ニウム５を蒸着す
ると、従来のテーパーエッチと同様に、アルミニウム５
はどの領域でも良好なステップカバレッジを得ることが
できる（第３図ｆ）。
このように本発明を用いれば、寸法精度を従来のエツチ
ングより向上させて、しかも良好なチー・バーを得るこ
とが出来る。
ングより向上させて、しかも良好なチー・バーを得るこ
とが出来る。
以上の実施例で社、シリコン酸化膜をバッツァード弗酸
でエツチングする場合について述べであるが、本発明の
技術的範囲は、上記実施例に限定されるも−のでなく、
すべての被蝕刻物及び、液体。
でエツチングする場合について述べであるが、本発明の
技術的範囲は、上記実施例に限定されるも−のでなく、
すべての被蝕刻物及び、液体。
気体、プラズマを含むすべてのエッチャントにまで及び
、また、被蝕刻物のエツチング速度を早める方法は、イ
オン注入に限らず、他のあらゆる方法にまで及ぶもので
ある。
、また、被蝕刻物のエツチング速度を早める方法は、イ
オン注入に限らず、他のあらゆる方法にまで及ぶもので
ある。
第１図ａ乃至第１図ｄは、従来の等方性エツチングでの
エツチング断面を示す断面図であり、第２図ａ乃至第２
図ｄは、従来のテーパーエツチングでのエツチング断面
を示す断面図であり、第３図ａ乃至第３図ｆは、本発明
の実施例によるエツチング断面を示す断面図である〇 同、図において、１・・・・・・シリフン基板、２・・
・・・・シリコン酸化膜、２′・山・・エツチング速度
の早いシリコン酸化膜、３・・・・・・７オトレジスト
、４・・・・・・うすいリンガラス、５・・・・・・ア
ルミニウムである〇第を図 第２図 １３５− ′＄３ 図 ＄３１！１ １３６一
エツチング断面を示す断面図であり、第２図ａ乃至第２
図ｄは、従来のテーパーエツチングでのエツチング断面
を示す断面図であり、第３図ａ乃至第３図ｆは、本発明
の実施例によるエツチング断面を示す断面図である〇 同、図において、１・・・・・・シリフン基板、２・・
・・・・シリコン酸化膜、２′・山・・エツチング速度
の早いシリコン酸化膜、３・・・・・・７オトレジスト
、４・・・・・・うすいリンガラス、５・・・・・・ア
ルミニウムである〇第を図 第２図 １３５− ′＄３ 図 ＄３１！１ １３６一
Claims (1)
- 基板上の被蝕刻物をテーパーエッチする工程において、
被蝕刻物表面に基板面に対して横方向に進む第１のテー
パーエッチを引き起こす処理を行なった後、フォトレジ
ストを用いて所定のパターンを形成し、前記フォトレジ
ストをマスクとして露出した領域の被蝕刻物の部分のエ
ツチング速度を上昇せしめることにより基板面に対して
縦方向に進む第２のテーパーエッチを引き起こす処理を
行なった後、前記フォトレジストをマスクとして被蝕刻
物をエツチングし、前記第１と第２のテーパーエッチを
同時に進行せしめることを特徴とする半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163014A JPS5864032A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56163014A JPS5864032A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5864032A true JPS5864032A (ja) | 1983-04-16 |
| JPH047095B2 JPH047095B2 (ja) | 1992-02-07 |
Family
ID=15765550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56163014A Granted JPS5864032A (ja) | 1981-10-13 | 1981-10-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5864032A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908333A (en) * | 1987-03-24 | 1990-03-13 | Oki Electric Industry Co., Ltd. | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film |
| JPH0655364U (ja) * | 1993-01-08 | 1994-08-02 | 第一精工株式会社 | 釣り用パイプ天秤 |
-
1981
- 1981-10-13 JP JP56163014A patent/JPS5864032A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4908333A (en) * | 1987-03-24 | 1990-03-13 | Oki Electric Industry Co., Ltd. | Process for manufacturing a semiconductor device having a contact window defined by an inclined surface of a composite film |
| JPH0655364U (ja) * | 1993-01-08 | 1994-08-02 | 第一精工株式会社 | 釣り用パイプ天秤 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH047095B2 (ja) | 1992-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0135495B2 (ja) | ||
| JPS5847852B2 (ja) | 半導体装置における埋込みコンタクトの形成方法 | |
| JPS5864032A (ja) | 半導体装置の製造方法 | |
| JPS63175442A (ja) | 多層配線型集積回路の製造方法 | |
| JPS6193650A (ja) | 半導体装置の製造方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH02206115A (ja) | 半導体装置の製造方法 | |
| JPH0194623A (ja) | 多層配線半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JP2577996B2 (ja) | 画像表示装置の製造方法 | |
| CN121620187A (zh) | 一种半导体器件及其制备方法 | |
| JPS62140433A (ja) | 半導体装置の製造方法 | |
| JPS63117428A (ja) | 半導体装置の製造方法 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JPH0220043A (ja) | 半導体装置の製造方法 | |
| JPS6384118A (ja) | 半導体装置の製造方法 | |
| JPS63312645A (ja) | 半導体装置の製造方法 | |
| JPS584944A (ja) | 半導体集積回路の製造方法 | |
| JPS6362352A (ja) | 半導体装置の製造方法 | |
| JPS63213930A (ja) | 半導体装置の製造方法 | |
| JPS6346152B2 (ja) | ||
| JPS63284861A (ja) | 半導体装置の製造方法 | |
| JPH03153034A (ja) | Ａｉ合金配線層の製造方法 | |
| JPS6159747A (ja) | 半導体装置の製造方法 |