JPS5865488A - 電子楽器のタツチレスポンス装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は′電子楽器のタッチレスポンス装置に関し、
特にイニシャルタッチレスポンスに関する。

タッチレスポンスによる楽音制御には大別して次の２種
類がある。１つはイニシャルタッチコントロールであり
、これは鍵押圧開始時の鍵押圧力あるいは抑圧速度など
にもとづき抑圧当初の鍵タッチ（つまりイニシャルタッ
チ）を、検出し、このイニシャルタッチに応じて楽音の
音高、音量、音色などを制御するものである。もう１つ
はアフタータッチコントロールであり、これは持続的錐
押圧状態における鍵押圧力あるいは深さ等にもとづき非
タッチ（つまりアフタータッチ）を検出し、このアフタ
ータッチに応じて楽音の音高、音量、音色などを制御す
るものである。電子楽器による演奏を自然楽器の演奏に
近づけるには、上述の両方のタッチレスポンス制御を行
ない得るようにするのが望ましいのであるが、そのため
には従来は両方のタッチセンサが夫々必要であり、鍵盤
部の構成が非常に複雑になると共に高価になってしまう
という欠点があった。

この発明は上述の点に鑑みてなされたもので、イニシャ
ルタッチとアフタータッチの検出を共通のタッチセンサ
を用いて行なうことにより、鍵盤部わりの構成を簡素化
すると共に製造コストを安価にした電子楽器のタッチレ
スポンス装置を提供しようとするものである。鍵盤で押
圧された鍵に関する押圧力あるいは抑圧速度あるいは抑
圧深さ等にもとづき鍵タッチを鍵押圧持続中も検出する
ことが可能なタッチセンサ、すなわちアフタータッチセ
ンサ、を用いてイニシャルタッチをも検出し得るように
構成することにより・上記目的が達成される。すなわち
、押鍵開始時から所定時間の間待ち時間を設定し、この
待ち時間中にアフタータッチセンサから出力されるタッ
チ検出信号にもとづきイニシャルタッチに応じた信号を
検出する。

例えば、上記待ち時間中にアフタータッチセンサから出
力されたタッチ検出信号のピーク値をイニシャルタッチ
に応じた信号として検出する。こうして検出したイニシ
ャルタッチを示す信号に応じて楽音の音高、音色、音量
のうち１または複数を制御することによりイニシャルタ
ッチコントロールが行なわれる。勿論、イニシャルタッ
チコントロールに並行してタッチセンサの出力に応じて
アフタータッチコントロールを行なうことも可能である
。イニシャルタッチを検出した後に楽音の発音を開始さ
せて不都合のないイニシャルタッチコントロールが行な
われるようにするために、楽音の発音開始を上記待ち時
間分だけ遅らせる工夫が施される。

以下この発明の一実施例を添付図面を参照して詳細に説
明しよう。

発明の基本構成を示す実施例の説明 第１図に示す実施例はこの発明の基本構成を示すもので
、２００は鍵盤、２０１は楽音発生装置、２０２はサウ
ンドシステムであり、これらは従来から知られている任
意の構成を採用してよい。アフタータッチセンサ２ｆ１
３は、鍵盤２００で押圧された鍵に関する押圧力或いは
抑圧速度或いは抑圧深さ等（要するに鍵タッチを検出し
得るものであれば何でもよい）に基づき鍵タッチを検出
するもので、鍵抑圧持続中もこの鍵タッチを検出し得る
ものである。待ち時間設定回路２０４は鍵盤２００にお
ける鍵の押し゛始めを検出し、この検出にもとづき押鍵
開始時から所定時間の間待ち時間を設定するものである
。この待ち時間の間、回路２０４からイニシャルセンシ
ング信号Ｉｓを出力する。アフタータッチセンサ２０３
の出力はイニシャルタッチ検出回路２０５及びゲート２
０６に与えられる。イニシャルタッチ検出回路２０５は
、イニシャルセンシング信号Ｉｓが与えられている間、
タッチセンサ２０６の出力信号にもとづきイニシャルタ
ッチに応じた信号を検出する。イニシャルセンシング信
号Ｉｓが発生している間はタッチセンサ２０６は鍵押圧
当初の鍵タッチに応答した信号を出力しも）るため、こ
の間で出力されるタッチセンサ２０３の出力信号にもと
づき適切なイニシャルタッチの検出を行なうことが可能
である。−例として、イニシャルタッチ検出回路２０５
はピークホールド回路であり、イニシャルセンシング信
号Ｉｓの発生中にタッチセンサ２０６から出力された信
号のピーク値をホールドし、これをイニシャルタッチ制
御信号ＩＮＴとして出力ゲート２０６は、イニシャルセ
ンシング信号■Ｓの発生中は閉じられており、この信号
ＩＳが消滅すると、すなわち上記待ち時間が終了すると
、開かれる。従って、上記待ち時間の終了後は、アフタ
ータッチセンサ２０３の出力信号がゲート２０６を通過
し、アフタータッチ制御信号ＡＦＴと　して出力すれる
。イニシャルタッチ制御信号ＩＮＴ及びアフタータッチ
制御信号ＡＦＴは楽音発生装置２０１に与えられ、該装
置２０１で発生する楽音の音高、音量、音色のうち１ま
たは複数を制御する。

楽音発生回路２０１は鍵盤２００で押圧された鍵に対応
する楽音信号を発生するものであるが、イニシャルセン
シング信号ＩＳに応じて楽音の発音開始を遅らせるよう
に制御される。その結果、イニシャルタッチコントロー
ルを施す場合は、楽音の発音開始時点から上記信号ＩＮ
Ｔに応じた制御を施すことができるようになり、イニシ
ャルタッチ検出のための特別の待ち時間を設けたことに
よる不都合が生じないようにすることができる。

次に、この発明を適用した電子楽器の！り具体的な実施
例につき第２図以降の図を参照して説明する。第２図は
、第３図以降に分割して示された電子楽器の各詳細部分
の関連を大まかに示す全体構成ブロック図である。鍵盤
１０は楽音の音高（音名）を選択するための複数の鍵を
具えている。

タッチセンサ１１は６鍵のタッチを検出して鍵タッチに
対応する出力信号を生じるものである。押鍵検出部１２
は鍵盤１０で押圧された鍵を検出し押圧鍵を示す情報Ｔ
ＤＭを出力する。この押鍵検出部１２では６鍵に対応す
るキースイッチを走査するようになっており、そのため
にカウンタ１３の出力が利用される。発音割当て回路（
キーアサイナ）１４は押圧鍵に対応する楽音を限られた
数の楽音発生チャンネルのいずれかに割当てて発生させ
るためのものであり、一実施例として単音キーアサイナ
１４Ａと複音キーアサイナ１４Ｂとを含んでおシ、この
電子楽器を単音モードまたは複音モードのどちらか一方
で選択的に動作させることができるようになっている。

そのために発音割当て回路１４に関連して単音モード選
択スイッチＭＯＮＯ−８Ｗが設けられており、該スイッ
チＭＯＮＯ−８Ｗがオンのとき単音モード選択信号ＭＯ
ＮＯとしてｌ”が該回路１４及びその他必要な回路に与
えられてこの電子楽器が単音モードで動作するようにな
っている。スラー効果選択スイッチ５Ｌ−８Ｗはスラー
効果を選択するだめのスイッチであシ、該スイッチ５Ｌ
−８Ｗがオンのときスラーオン信号５ＬＯＮとして１”
が発音割当て回路１４に与えられ、スラー効果が可能に
なる。この実施例においてスラー効果とは、単音モード
でこの電子楽器が動作しているときに押圧鍵がレガート
形式で変更された（古い押圧鍵を完全に離鍵する前に新
しい押圧鍵を押圧する）場合、発生楽音のピッチを古い
押圧鍵のピッチから新しい押圧鍵のピッチへと滑らかに
変化させることをいう。

各種効果設定操作子群１５は、ビブラート、イニシャル
タッチコントロール、アフタータッチコントロール等の
各種効果の制御要素（時間、スピード、レベル等）の制
御量を設定するための可変操作子を夫々具えており、そ
こにおいて、タッチコントロール用の制御要素に対２応
する操作子はタッチセンサ１１の出力信号の感度を調整
するようになっている。各種効果の一例を示せば、ピッ
チコントロール関係が、「ビブラート」、「ディレィビ
ブラート」、「アタックピッチコントロール」、「アフ
タータッチビプラ・−ト」及び前述の「スラー」などで
ｌ、レベルコントロール関係が「イニシャルタッチレベ
ルコントロール」、「アフタータッチレベルコントロー
ル」、「エンベロープのサスティン時間制御」などであ
る。「ディレィビブラート」は楽音の発音開始時から成
る時間経過後にビブラートを徐々に付与する効果であや
、「アタックピッチコントロール」は楽音の立上９時に
おいてビブラートを付与する効果でおる。この実施例で
は、「アタックピッチコントロール」は鍵タッチに応答
して（好ましくはイニシャルタッチに応答して）制御さ
れるようになっている。

「アフタータッチビブラート」は鍵タッチ特に持続的抑
圧状態における鍵タッチに応答してビブラートを制御す
るものである。「イニシャルタッチレベルコントロール
」は鍵を押し下げたときのっまシ押圧当初の鍵タッチ（
これをイニシャルタッチという）に応じて楽音のレベル
を制御すること、「アフタータッチレベルコントロール
」は持続的抑圧状態における鍵タッチ（これをアフター
タッチという）に応じて楽音のレベルを制御すること、
である。イニシャルタッチ及びアフタータッチに応じた
制御は音高（ピッチ）、音量（レベル）のみならず音色
その他の楽音要７素に対しても行なえる。

この実施例では、操作子群１５から出力される各操作子
に対応する設定データはアナログ電圧で表わされており
、アナログ電圧マルチプレクサ１６でこれらのアナログ
電圧を時分割多重化する。アナログ／ディジタル変換（
以下単にＡ／Ｄ変換という）部１７は、Ａ／Ｄ変換器１
８と制御及び記憶部１９とを含んでお夕、マルチプレク
サされたアナログ電圧をＡ／Ｄ変換す、ると共に、ディ
ジタル変換された各操作子の設定データを夫々記憶し、
デマルチプレクスする。マルチプレクサ１６における時
分割多重化とＡ　／　Ｄ変換部１７における制御のため
にカウンタ１３の出力が利用される。

この実施例ではイニシャルタッチとアフタータッチの検
出を共通のタッチセンサを用いて行なうようにしている
。すなわち、タッチセンサ１１としてアフタータッチ検
出可能なものを用い、このタッチセンサ１１の出力信号
を鍵押圧開始時から所定時間の間イニシャルタッチ検出
のために選択し、選択したタッチセンサ出力信号にもと
づいてイニシャルタッチを検出するようにしている。例
えば、鍵押圧開始時から所定時間の間選択したタッチセ
ンサ出力信号のピーク値をホールドし；このピーク値を
イニシャルタッチ検出信号として用いる。そのために、
鍵押圧開始時から所定時間（例えば人間の聴覚では＃１
とんど無視できる程度のｌＱｍｓ程度の時間）の間発音
割当て回路１４からイニシャルセンシング信号Ｉｓを出
力し、゛この信号Ｉｓによってマルチプレクサ１６及び
Ａ／Ｄ変換部１７を制御してこの間は専ら上述のイニシ
ャルタッチ検出を行なうようにしている。同時に、発音
割当て回路１４では、イニシャルセンシング信号ＩＳを
出力する間は楽音の発音開始を遅らすようにしている。

これは、イニシャルタッチ力検出される前に発音開始さ
れるのを禁止し、発音開始と同時にイニシャルタッチコ
ントロールを施すようにするためである。尚、前述の通
り、この実施例ではアタックピッチコントロールモイニ
シャルタッチに応じて行なわれる。

効果付与回路２０は、ピッチコントロール関係の各種効
果を付与するための回路であり、ビブラート、ディレィ
ビブラート、アタックピッチコントロール、及びアフタ
ータッチビブラートに関しては楽音周波数を変調するた
めの変調信号ＶＡＬを出力し、スラー効果に関してはス
ラー効果を付与した楽音周波数情報ＳＫＣを出力する。

Ａ／Ｄ変換部１７から出力される各種効果設定操作子の
設定データのうちピッチコントロール関係の設定データ
が効果付与回路２０に与えられ、レベルコントロール関
係の設定データは楽音信号発生部２１に与えられる。発
音割当て回路１４から効果付与回路２０にはアタックピ
ッチスタート信号ＡＳとスラースタート信号ＳＳ及び単
音モードのときの押圧鍵を示すキーコードＭＫＣが与え
られる。尚、単音キーアサイナ１４Ａにおいては押圧鍵
の中の単−鍵（例えば最高または最低押圧鍵）を選択し
て単音モード用の押圧鍵キーコードＭＫＣとして出力す
るようになっている。

アタックピッチデータＲＯＭ（リードオンリメモリの略
）２２には、アタックピッチコントロールを付与すべき
各種音色に対応してアタックピッチ制御データＡＰＳ　
、ＡＰＲ，ＡＰＥＪを夫々予じめ記憶している。アタッ
クピッチコントロールは、例えば各音色に適した態様で
制御が行なわれるようになっており、管楽器の吹き始め
のピッチの乱れを表現できることから特に管楽器系音色
に適した効果である。そのため、音色選択スイッチ２３
で選択された音色に応じてその音色に適したアタックピ
ッチコントロールを実現し得る値をもつ制御データＡＰ
Ｓ　、ＡＰＲ，ＡＰＥＲをＲＯＭ２２から読み出すよう
になっている。アタックピッチの制御態様を決定する要
素は、初期の（音の出始めの）ピッチずれの深さと、ピ
ッチずれの深さの時間的変化を示すエンベロープと、ピ
ッチずれの繰返し周波数である。初期のピッチずれの深
さすなわちアタックピッチの初期値は、前述のイニシャ
ルタッチ検出データに応じて設定される。

詳しくは、音色に対応するアタックピッチ初期値係数デ
ータＡＰＳによってイニシャルタッチ検出データをスケ
ーリングすることによりイニシャルタッチ及び音色に応
じたアタックピッチ初期値を設定する。ピッチずれの深
さの時間的変化を示すエンベロープは、アタックピッチ
エンベロープレートデータＡＰＥＲによって設定される
。ピッチずれの繰返し周波数はアタックピッチレートデ
ータＡＰＲによって設定される。

効果付与回路２０は、アタックピッチスタート信号ＡＳ
が与えられたとき上述のような各データにもとづいてア
タックピッチコントロール用の変調信号ＶＡＬの形成を
開始し、その後、通常のビブラートあるいはディレィビ
ブラートあるいはアフタータッチビブラートのための変
調信号ＶＡＬを形成する。変調信号ＶＡＬを形成するた
めに効果付与回路２０では、変調周波数及び変調の深さ
の制御が容易になるような工夫が施されている。

また、効果付与回路２ｏでは、スラースタート信号ＳＳ
が与えられたとき単音モード用押圧鍵の楽音周波数情報
ＳＫＣを古い押圧鍵に対応する値がら新たな押圧鍵に対
応する値まで滑らかに変化させる処理を行なう。新たな
押圧鍵は発音割当て回路１４から与えられる単音モード
用押圧鍵キーコードＭＫＣによって示されている。

楽音信号発生部２１では、単音モード時は効果付与回路
２０から与えられる単音モード用の楽音周波数情報ＳＫ
Ｃにもとづき楽音信号を発生し、複音モード時は発音割
当て回路１４（複音キーアサイナ１４Ｂ）から与えられ
る複数の各チャンネルに割当てられた押圧鍵を示すキー
コードＰＫＣにもとづき複数のチャンネルで楽音信号を
夫々発生する。これらの楽音信号は、変調信号ＶＡＬに
応じてその周波数（ピッチ）が変調され、がっＡ／Ｄ変
換部１７からのレベルコントロール関係タ’に応じてそ
の音量レベルが制御足れる。更に、これらの楽音信号に
は音色選択スイッチ２３で選択された音色が付与され、
サウンドシステム２４に与えられる。

次に、第２図各部の詳細例について説明する。

押鍵検出部及び単音キーアサイナの説明第３図には押鍵
検出部１２及びカウンタ１３の詳細例が示されており、
第４図には単音キーアサイナ１４Ａの詳細例が示されて
いる。カウンタ１３は、２相のシステムクロックパルス
φ１．φ２によって制御される１６ステージ／１ビツト
のシフトレジスタ２５と、１ビット分の半加算器２６と
、シフトレジスタ２５の内容を定期的にラッチするラッ
チ回路２７とを含み、シリアル演算によってカウント動
作を行なう。このカウンタ１３に限ラス、以下で説明す
る詳細例においては随所でシリアル演算が用いられ、回
路構成の節約に寄与している。

押鍵検出部１２は、鍵盤１０の各錘に対応するキースイ
ッチをマトリクス状に配列したキースイッチマトリクス
２８と、このマトリクス２８における半オクターブ毎の
入力ラインに走査信号を供給するデコーダ２９と、この
マトリクス２８における各半オクターブ内の６つの各音
名に対応する出力ラインの信号を多重化するマルチプレ
クサ３０とを含んでいる。キースイッチマトリクス２８
は高音側のキースイッチから順に走査されるようになっ
ており、単音キーアサイナ１４Ａでは最高押圧鍵を単音
モード用の押圧鍵として選択するようになっている。

キースイッチマトリクス２８におけるｌ鍵分の走査時間
換言すれば単音キーアサイナ１４Ａにおける１鍵分の処
理時間（これを１キータイムということにする）は第５
図に示すように３２個のタイムスロットから成る。１タ
イムスロツトの長さはシステムクロックパルスφ１．φ
２の１周期に対応し、例えば０．５βＳである。従って
、ｌキータイムの長さは１６μｓである。このｌキータ
イム内の各タイムスロットあるいは区間に同期して様々
な処理が制御されるようになっている。そのために、第
５図に示すような各種のタイミング信号が図示しないタ
イミング信号発生回路で発生され、様々な回路に供給さ
れるようになっている。３２個のタイムスロットの各々
は１６μＳの周期で繰返しあられれる。１キータイム内
における個々のタイムスロットを区別するために発生順
序の早い方から順＾ 番に第１乃至第３２タイ≠スロツトということにする。

各種タイミング信号の発生タイミング及び発生周期及び
パルス幅を一目瞭然にするために、以下の法則で各タイ
ミング信号に符号をつけるものとする。例えば「１ｙ８
」のように文字ｒｙＪを挾んで前後に数字が記されてい
る場合は、前者の数字は１キータイムにおいてパルスが
最初に発生するタイムスロット順位を示し、後者の数字
はパルスが繰返し発生する周期をタイムスロット数で示
している。例えば信号１ｙ８は、第５図に示すように最
初は第１タイムスロツトで発生し、以後は８タイムスロ
ツト毎に、つまり第９、第１７、第２５タイムスロツト
で夫々パルス（１゛）が発生する。次に、ｒｌ　ｙ　８
８」のように末尾に文字ｒＳＪが追加されているものは
、パルス幅が１タイムスロツト幅全部ではなく、ｌタイ
ムスロットの前半でつまりクロックパルスφ２のパルス
幅に同期して発生すること番意味する。また、ｒｌＴ８
」のように、文字ｒＴＪを挾んで前後に数字が記されて
いる場合は、前者の数字によって示されるタイムスロッ
ト順位から後者の数字によって示されるタイムスロット
順位までパルス（′１″）が持続して発生するものとし
、かつその周期は３２タイムスロツトであるとする。例
えば信号ＩＴ８は第１タイムスロツトから第８タイムス
ロツトまでの区間で持続的に発生する８タイムスロツト
分のパルス幅をもち、かつ３２タイムスロツトの周期で
繰返し発生する。また、ｒｌＴ６ｙ８Ｊのように、パル
ス幅表示ｒｌ　Ｔ６Ｊの次に文字「ｙ」と数字が続く場
合は、文字ｒｙＪの次に記された数字によって繰返し周
期をタイムスロット数によって示している。例えば信号
ＩＴ６ｙ８は、最初に第１タイムスロツトから第６タイ
ムスロツトまでの６タイムスロツト幅で発生したパルス
が８タイムスロツト分の繰返し周期で、つまり第９乃至
第１４タイムスロツトまで、及び第１７乃至第２２タイ
ムスロツトまで、及び第２５乃至第３０タイムスロツ）
１での各区間でパルス発生することを意味する。

第３図において、加算器２６０入力Ａにはシフトレジス
タ２５の最終ステージの出力Ｑ１６が加えられ、入力Ｃ
ｉにはオア回路６１を介して信号１７ｙ３２が与えられ
る。従って、信号１７　ｙ　３２が′１″′となる第１
７タイムスロツトにおいてシフトレジスタ２５の最終ス
テージ出力に′ｌ”が加算されることになる。入力Ａ及
びＣｉが共に６１”でキャリイアウド信号が生じるとき
、キャリイアウド出力ｃｏ＋１は演算タイミングよシも
１タイムスロツト遅れて１”となるものとする。ｃｏの
次に付加した記号＋１はｌタイムスロットの遅れを示す
。以下で出てくる加算器のキャリイアウド出力ｃｏ＋１
はすべて演算タイミングよりも１タイムスロツトの遅れ
があるものとする。尚、加算出力Ｓには遅れがないもの
とする。キャリイアウド出力ｃｏ＋１はアンド回路３２
及びオア回路３１を介して入力Ｃｉに戻される。従って
上位ビットに対してキャリイアウド信号を加算すること
ができる。

加算器２６の出力Ｓの信号はアンド回路３３を介してシ
フトレジスタ２５に入力され、１６タイムスロツト遅延
後に入力Ａに戻される。アンド回路３３の他の入力に加
えられている信号Ｚｌは通常は１”である。以上の構成
によって信号１７　Ｙ　３２をカウントクロックとして
１キータイム（３２タイムスロツト）毎に１カウントア
ツプするシリアル演算が実行される。従って、第１７タ
イムスロツトにおいてシフトレジスタ２５の最終ステー
ジから出力される信号がカウント値の最下位ビットであ
り、そのとき各ステージには最終ステージから第１ステ
ージにさかのぼって順次上位ビットのカウント値が夫々
保有されている。第１７タイムスロツおいても同様にシ
フトレジスタ２５の最終ステージから第１ステージまで
には最下位ビットから最上位ビットまでのカウント値が
並んでいる。従って、第１タイムスロツトの前半で発生
する信号１ｙ３２Ｓによ？てシフトレジスタ２５の第７
ステージ出力Ｑ７乃至最終ステージ出力Ｑ１６をラッチ
回路２７にラッチすることにより、１０ビツトの並列２
進カウント値が得られる。尚、信号１ｙ１６のタイミン
グすなわち第１及び第１７タイムスロツトにおいてアン
ド回路３２を動作不能にしているが、これは最上位ビッ
トのキャリイアウド信号が最下位ビットに加算されない
ようにするためである。

カウンタ１３における下位７ビツトのカウント値が鍵走
査及び多重化のために利用される。そのうち下位４ピツ
）Ｎ４．Ｎ３．Ｎ２．Ｎｌ　　によって鍵の音名（ｌオ
クターブ内の音名）を指定し、上位３ピツ）　Ｂ３．Ｂ
２．Ｂｌによってその鍵が所属するオクターブを指定す
る。ラッチ回路２７にラッチされたカウント値のうちビ
ットＢ３　、　Ｂ２　。

Ｂｌ、Ｎ４はデコーダ２９でデコードさ゛れ、キースイ
ッチマトリクス２８における半オクターブ毎の入力ライ
ンに走査信号を与える。また、下位ビットＮ３．Ｎ２．
Ｎｌはマルチプレクサ３０に与えられ、キースイッチマ
トリクス２８における各半オクターブ内の６本の出力ラ
インの信号を時分割多重化する。こうして、マルチプレ
クサ３０からは各錘の押圧または離鍵を示す時分割多重
化されたキーデータＴＤＭが各錘の走査に対応して出力
される。時分割多重化キーデータＴＤＭは現在走査中の
鍵が押圧されていれば１”であり、押圧されていなけれ
ば′Ｏｆ′である。

ラッチ回路２７にラッチされたカランを値Ｂ３〜訂が変
化する毎に走査すべき鍵が切換わるので、ｌ鍵分の走査
時間は第５図に示すように第１タイムスロツトから第３
２タイムスロツトまでの３２タイムスロツトであり、こ
の間１鍵分のキーデータＴＤＭが持続して出力される。

前述の通シ、ｌ鍵分の走査に要する１キータイ゛ムは１
６μｓであるので、■走査サイクルすなわちカウント値
Ｂ３〜にゴが１巡する時間は約２ｍｓ　（＝１６μｓ　
Ｘ２’　）である。

キースイッチマトリクス２８では高音順に走査が行なわ
れるようになっている。すなわち、カウント値百１〜Ｎ
］が小さいほど高音になり大きいほど低音になるように
その所定の値に対応して各錘が順次割当てられており、
カウント値Ｂ３〜Ｎｌが増すに従って高音側から順次低
音側に走査が移行するようになっている。カウンタ１６
における下位７ピツトのカウント値ＣＢ３〜Ｎｌ）は現
在走査中の鍵すなわち時分割多重化キーデータＴＤＭに
対応する鍵を表わすコード信号すなわちキーコードでで
ある。しかし、カウンタ１６のカウント値ｉ〕〜Ｘ］を
そのまま用いた゛キーコードＫＣは高音鍵はどその値が
小さく、低音鍵はどその値が太きい。キーコードの下位
２ビツトを下位桁に無限に繰返し付加してキーコードを
周波数情報に変換する場合、高音鍵になるほどキーコー
ドの値が大きくならないと不都合が生じるので、カウン
タ１３から出力されるキーコードＫＣを反転したものを
正式なキーコードＫＣとし゛てキーアサイナ１４Ａ、１
４Ｂで用いるようにしている。

正式なキーコードＫＣと各錘との関係は例えば次表のよ
うになっている。キーコードＫＣは上位３ビツトのオク
ターブコードＢ３　、Ｂ２　、Ｂｌと下位４ピツトのノ
ートコードＮ４．Ｎ３．Ｎ２．Ｎｌとから成る。

第１表 Ｃ 尚、シフトレジスタ２５の第７乃至最終ステージ内に記
された表示は第１及び第１７タイムスロツトのときの各
ステージの重みを示している。すなわち、このとき第１
Ｏ乃至最終ステージ（Ｑ１０〜Ｑ１６）には前述の通り
カウント値の下位７ビツトＢ３〜Ｎ１が入っている。ま
た、第７乃至第９ステージ（Ｑ７〜Ｑ９）には、時間表
示にして約８ｍｓ　、約４ｍｓ及び約２ｍｓの重みのビ
ットが入っている。これらの時間表示はカウンタ１６が
リセットされたときからそれらのピントに１”が立つま
での時間を示している。後述のように、カウンタ１３を
タイマとして用いるときこれらの時間表示ビットを利用
する。これらの時間表示ビットはキーコードＢ３〜Ｎ１
と共にラッチ回路２７にラッチされる。

第４図において、単音キーアサイナ１４Ａは第９タイム
スロツトを起点−にして各錘の時分割多重化キーデータ
ＴＤＭに関する処理を行なうようにしている。そのため
、第３図のマルチプレクサ３０から出力された時分割多
重化キーデータＴＤＭは第４図のラッチ回路３４に入力
され、信号９ｙ３２によって第９タイムスロツトに同期
してラッチされる。従ってラッチ回路３４からはキーデ
ータＴＤＭを８タイムスロツト遅延したものが出力され
る。一方、第１タイムスロツトのときにシフトレジスタ
２５（第３図）の最終ステージ（Ｑ１６）から出力され
るキーコード°ＫＣの最下位ピッ）Ｎｌは、８タイムス
ロツト後の第９タイムスロツトでは第８ステージ（Ｑ８
）にシフトされてきている。

そこで、ラッチ回路３４（第４図）におけるキーデータ
ＴＤＭの遅延に同期させるため、シフトレジスタ２５（
第３図）の第８ステージ（Ｑ８）の出力をシリアルキー
コードＫＣ（９〜）として取り出し、第４図の単音キー
アサイナ１４Ａに供給するようにしている。このキーコ
ードＫＣ（９〜）は第９タイムスロツトから第１５タイ
ムスロツトまでの間で下位ビットから順番に各ピッ）　
Ｎｌ　。

胃２．Ｎ３．Ｎ４．Ｂｌ、Ｂ２．Ｂ３が並んでいる。こ
のキーコードＫＣ（９〜）は第４図のインバータ３５で
反転され、前述の通りの正式のキーコードＫＣがシリア
ル形式で該インバータ３５から出力される。

第４図において、単音キーアサイナ１４Ａは主に次の３
つの機能を実行する。その１つは、最高押圧鍵のキーコ
ードＫＣを選択することであり、もう１つは、新たな押
鍵を検出することであり、もう１つは、新たな押鍵が検
出されたとき一定時間の間断たな押圧鍵に関する処理を
禁止しその間でイニシャルタッチの検出を可能にするこ
とである。新たな押鍵の検出は、すべての鍵が離鍵され
ている状態から初めて何らかの鍵が押圧された場合（こ
れをエニーニューキーオンという）と、何らかの鍵が押
圧されている状態からレガート形式で新たな押圧鍵に変
更された場合（これをレガートニューキーオンという）
とを区別して行なうようになっている。エニーニューキ
ーオンが検出された場合はフリップフロップＡＫＱがセ
ットされ、レガート二二一キーオンが検出された場合は
フリップフロップＮＫＱがセットされる。ニューキーオ
ン検出によって７リツプフロツプＡＫＱまたはＮＫＱが
セットされたとき第３図のカウンタ１３をタイマとして
動作させ、一定時間（約１０ｍ５）の間イニシャルセン
シング信号ＩＳを出力する。

この間断たな押圧鍵に関する処理を禁止し、前記一定時
間が終了したときアタックピッチスタート信号Ａｓある
いはスラースタート信号ＳＳを発生してアタックピッチ
あ石いはスラーの制御を開始させる。最高押圧鍵キーコ
ードレジスタ３６は最高押圧鍵のキーコードＸＫＣを暫
定的に記憶するた屹のものであり、単音キーコードレジ
スタ３７は単音モードで発音する押圧鍵のキーコードＭ
ＫＣを記憶するためのものである。前記一定時間が終了
したときレジスタ３６のキーコードＸＫＣがレジスラ６
７にロードされるようになっている。従って、新たな押
鍵があったとき直ちに単音モード用の押圧鍵キーコード
ＭＫＣが変化するのではなく、前記一定時間の後に変化
する。

各７リツプフロツプＸＫＱ、ＭＫ１　、ＭＫ２゜ＡＫＱ
　、ＮＫＱ　、ＴＭ６はタイミング信号６ｙ８（第５図
参照）によって入力信号をロードし、信号１ｙ８（第５
図）に同期して出力を切換える。

従って、ロードした信号は信号１ｙ８の発生タイムスロ
ット（第１または第９または第１７または第２５タイム
スロツト）から８タイムスロツトの間持続的に出力され
る。

フリップフロップＸＫＱは、１走査サイクルにおいて何
らかの押圧鍵が検出されたことを示すためのものである
。ラッチ回路６４から出力されるキーデータＴＤＭが′
ｌ”のとき、アンド回路３８及びオア回路４０を介して
このフリップフロップＸＫＱＫ”ｌ”がロードされる。

このフリップフロップＸＫＱの１”はアンド回路Ｓ９及
びオア回路４０を介してホールドされる。１走査サイク
ルが終了したときインバータ４１の出力が０”となり、
アンド回路３９が動作不能となって７リツプフロツプＸ
ＫＱがリセットされる。第３図のラッチ回路２７から出
力されるカウント値の下位アンド回路４３に入力されて
いる。アンド回路４２の出力信号Ｎ７及びアンド回路４
３の出力信号Ｂ１５が第４図のアンド回路４４に入力さ
れる。１走査サイクルの終了時にはカウント値Ｂ３〜Ｎ
１の全ビットが′ｌ”となり、信号Ｎ７及びＢ１５が共
にｌ”となってアンド回路４４の条件が成立する。アン
ド回路４４の他の入力にはタイミング信号９Ｔ１６（第
５図参照）が入力されている。従って、１走査サイクル
終了時の第９から第１６タイムスロツトまでの間アンド
回路４４の出力が′１”となる。このアンド回路４４の
出力信号゛１″が走査終了信号ＳＣＥであり、インバー
タ４１ではこの信号ＳＣＥを反転する。従って、何らか
の鍵が押圧されている場合、１走査サイクルにおいてキ
ーデータＴＤＭが最初に′ｌ”となる鍵走査タイミング
すなわち最高押圧鍵の走査タイミングから走査終了時ま
での間フリップフロップＸＫＱの出力が１”となる。何
も鍵が押されていないときはＸＫＱは常に′Ｏ”である
。

フリップフロップＸＫＱの出力を反転した信号とラッチ
回路６４から出力されるキーデータＴＤＭとが入力され
たアンド回路４５は最高押圧鍵を検出するだめのもので
ある。すなわち、フリップフロップＸＫＱにおける入力
と出力の８タイムスロツトの遅れにより、１走査サイク
ルにおいて最初に最高押圧鍵のキーデータＴＤＭが１′
に立上るとき、キーデータＴＤＭの立上りの８タイムス
ロツトつまり第９乃至第１６タイムスロツトまでの間は
フリップ７０ツブＸＫＱの出力はまだｎ　Ｏｎであり、
その反転信号は１”となっている。従って、最高押圧鍵
のキーデータＴＤＭの立上りの第９乃至第１６タイムス
ロツト（合計８タイムスロツト）の間でのみアンド回路
４５の条件が成立し、その出力信号ＸＳがｎ１１１とな
る。この信号Ｘｓの１”によってアンド回路４６を可能
にし、インバータ６５から与えられる最高押圧鍵のキー
コードＫＣをアンド回路４６及びオア回路４７を介して
レジスタ３６にロードする。

前述の通り、インバータ３５から出力されるキーコード
ＫＣとラッチ回路３４から出力されるキーデータＴＤＭ
とは同期しており、信号ＸＳが１”′となる第９乃至第
１６タイムスロツトの間で、最高押圧鍵のキーコードＫ
Ｃが下位ビットから順にレジスタ３６にロードされる。

キーコードＫＣの全ピッ）Ｎｌ−Ｂ３は第９乃至第１５
タイムスロツトの間でレジスタ３６にロードされ、第１
６タイムスロツトにおいてはキーコードＫＣに無関係な
カウントデータがあられれる。そのため、タイミング信
号１６　ｙ　３２を反転した信号をアンド回路４６に加
え、第１６タイムスロツトにおいては強制的２゜ に′０”がロードされるようにしている。レジスタ６６
にロードされた最高押圧鍵キーコードＸＫＣはアンド回
路４８を介して自己保持される。アンド回路４８の他の
入力には信号ＸＳ、をインバータ４９で反転した信号が
加わり、アンド回６路４６を可能にしてキーコードＫＣ
をレジスタ３６にロードするときは自己保持をクリアす
るようにしている。

レジスタ３６及びこのレジスタ３６の内容ＸＫＣが転送
されるレジスタ３７は８ステージ／１ビツトのシフトレ
ジスタであり、シメテムクロックパルスφｌ、φ２によ
ってシフト制御される。従って、レジスタ３６及び３７
の内容は８タイムスロツト毎に循環する。図においては
、第９あるいは第１７するいは第２５あるいは第１タイ
ムスロツトのときのレジスタ３６及び３７の各ステージ
の重みが示されている。

フリップフロップＭＫ１は、前回の走査サイクルにおい
て何らかの押圧鍵が検出されたことを示すためのもので
ある。１サイクル分の走査が終了したときにすなわち走
査終了信号ＳＣＥが′１″のときにフリップフロップＸ
ＫＱに１１”が記憶されていることを条件にアンド回路
５０が′１″を出力し、オア回路５２を介して該フリッ
プ７０ツブＭＫ１に′１”をロードする。このフリップ
フロップＭＫ１の１”はアンド回路５１及びオア回路５
２を介して１走査サイクルの間保持され、走査終了信号
ＳＣＥによってリセットされる。

フリップフロップＭＫ２は、前々回の走査サイクルにお
いて何らかの押圧鍵が検出されたことを示すためのもの
である。走査終了信号ＳＣＥの発生時に、フリップフロ
ップＭＫ１の出力をアンド回路５３及びオア回路５５を
介してフリップフロップＭＫ２にロードする。アンド回
路５４はフリップフロップＭＫ２の記憶を１走査サイク
ルの間保持するだめのもので、走査終了信号ＳＣＥが発
生するとき動作不能となってフリップフロップＭＫ２を
リセットする。これらの３つの７リツプフロツプＸＫＱ
　、ＭＫ　１　、ＭＫ２は、単音モードにおける鍵の抑
圧及び離鍵をチャタリングを排除して検出するのに役立
つ。

フリップ７０ツブＡＫＱは、前述のエニーニューキーオ
ンが検出されたことを示すためのものである。アンド回
路５６には、フリップフロップＸＫＱの出力、フリップ
７０ツブＭＫＩ、ＭＫ２゜ＡＫＱ　、ＮＫＱの反転出力
、及び走査終了信号ＳＣＥが与えられており、エニーニ
ューキーオンのとき条件が成立して走査終了信号ＳＣＥ
のタイミングで′１”を出力する。つまり、アンド回路
５６においては、前回及び前々回の走査サイクルでは鍵
が全く押圧されていず（ＭＫｌ、ＭＫ２が共に０”）、
かつ今回の走査サイクルで初めて鍵押圧が検出された（
ＸＫＱが１”）ことを条件にエニーニー−キーオンを検
出する。ＡＫＱ及びＮＫＱの反転出力がアンド回路ｒ：
！６に加えられている理由は、ＡＫＱまたはＮＫＱＫ″
ｌ”が記憶されているときはアンド回路５６の条件が成
立しないようにするためであり、後述のタイマが何度も
スタート状態にリセットされないようにするためである
。アンド回路５６の出力信号″′ｌ”はオア回路５８を
介してレリップフロップＡＫＱＫロードされる。このフ
リップフロップＡＫＱの′１”はアンド回路５７、オア
回路５８を介して一定時間の興ホールドされる。

アンド回路５６の出力信号１１１１１すなわちエニーニ
ー−キーオン検出信号はタイマスタート信号としても利
用される。この出方信号″′ｌ”がオア回路５９を介し
て２段の７リツプフロツプ６０゜６１に入力される。こ
れらの７リツプフロツプ６０゜６１ｊ：フｌＪッ７’７
ＣＩッ７’ＸＫＱと同様にタイミング信号６ｙ８，１ｙ
８によって制御される。両フリップフロップ６０．６１
の出力がオア回路６２に加わり、更にインバータ６３で
反転され、信号Ｚｌとして第３図のアンド回路３３に入
力される。

アンド回路５６から出力されるエニーニューキーオン検
出信号は走査終了信号ＳＣＥに同期して第９から第１６
タイムスロツトまでの８タイムスロツトの間″′ｌ”と
なる。これを７リツプフロツプ６０゜６１及びオア回路
６２で１６タイムスロツト幅に拡張し、１６タイムスロ
ツトの間インバータ６３の出力信号Ｚｌを０”にする。

それ以外のときは信号ｚ１は常にｌ”であり、カウンタ
１３（第３図）におけるカウント動作を可能にしている
。信。

号Ｚｌが０″になる１６タイムスロツトの間、アンド回
路３３（第３図）が動作不能になり、シフトレジスタ２
５の全１６ステージの内容をすべてＯ”にクリアする。

こうして、カウンタ１３はカウント値オール″θ′から
のカウント動作を開始し、タイマ機能がスタートする。

第３図のラッチ回路２７にラッチしたカウント値のうち
時間表示にして約８ｍｓの重みをもつビットがアンド回
路６４に入力され、約４ｍｓ及び約２ｍｓの重みをもつ
ビットが夫々反転されてアンド回路６４の他の入力に加
わる。このアンド回路６４の出力信号ＴＭ５は第４図の
アンド回路６５に与えられる。アンド回路６５には第３
図のアンド回路４２及び４３から信号Ｎ７及びＢ１５が
入力され、更にタイミング信号９Ｔ１６とオア回路６６
の出力が加わる。オア回路６６にはフリップフロップＡ
ＫＱ及びＮＫＱの出力が加わる。アンド回路６５の出力
はタイマ終了信号ＱＲとして利用される。フリップフロ
ップＡＫＱまたはＮＫＱの出力をアンド回路６５に入力
する理由は、これらの７リツプ７０ツブがセットされた
ときのみつま９ニユーキーオンのときのみタイマ機能を
働らかせるためである。

カウンタ１６の下位１０ビツトのカウント値が”１００
１１１１１１１”　となったとき、すなわち信号ｚ１に
よってクリアされたときから約１０ｍ５経過したとき、
アンド回路４２．４３．６４（第３図）の条件がすべて
成立し、第４図のアンド回路６５に加えられる信号Ｎ７
　、Ｂ１５．ＴＭ５がすべて１”となる。このとき信号
９Ｔ１６に対応して第９乃至第１６タイムスロツトの間
アシド回路６５の出力信号ＱＲが６１”となる。尚、図
において信号線の傍に記した（９〜１６）なる表示はこ
の信号が第９タイムスロツトから第１６タイムスロツト
までの間発生することを意味している。

このタイマ終了信号ｑＲはインバータ６７で反転されて
アンド回路５７に加わる。従って、フリップフロップＡ
ＫＱの′１”はタイマ終了信号ＱＲが発生するまでの約
ＩＱｍｓの間ホールドされるが、このタイマ終了信号Ｑ
Ｒが発生したときにクリアされる。詳しくは、タイマ終
了信号ＱＲが第１７タイムスロツトで立下るときに７リ
ツプフロツプＡＫＱの出力も０”に立下る。

タイマ終了信号ＱＲが発生したときフリップフロップＸ
ＫＱに′ｌ”がセットされていること（鍵押圧中である
こと）を条件にアンド回路６８の出力信号ＫＳが１”と
なる。この信号ＫＳによってアンド回路６９を可能にし
、レジスタ６６の最高押圧鍵キーコードＸＫＣ（これは
新たな押圧鍵を示している）を該アンド回路６・９及び
オア回路７０を介してレジスタ３７にロードする。レー
ジスタ３７にロードされた新たな最高押圧鍵のキーコー
ドは単音モード用の押圧鍵キーコードＭＫＣとしてキー
アサイナ１４Ａから出力されると共にアンド回路７１を
介してレジスタ３７を循環する。

前記信号ＫＳによって新たなキーコードＸＫＣをロード
するときアンド回路７１が動作不能となり、古いキーコ
ードＭＫＣがクリアされる。

アンド回路７２，７３，７４、オア回路７５及び遅延フ
リップフロップ７６は、レジスタ６６と、！１７のキー
コードＸＫＣ、ＭＫＣを比較するだめのものである。キ
ーコードＭＫＣの反転信号とキーコードＸＫＣとがアン
ド回路７２に入力され、キーコードＸＫＣの反転信号と
キーコードＭＫＣとがアンド回路７６に入力される。キ
ーコードＸＫＣ及びＭＫＣは同じ重みのピッ）Ｎｌ〜Ｂ
３が同期してレジスタ３６．３７から夫々出力される。

両キーコードＭＫＣ、ＸＫＣの値が１ビツトでも異なる
とアンド回路７２または７３０条件が成立し、フリップ
フロップ７６に”１″がロードされる。このフリップ７
０ツブ７′６の１１”はアンド回路７４を介して自己保
持される。最高押圧鍵検出信号ＸＳをインバータ４９で
反転した信号が各アンド回路７２，７３．７４に加わる
ようになっており、各走査サイクルにおいて最高押圧鍵
が検出される毎にフリップフロップ７６の記憶がクリア
される。

フリップ７０ツブＮＫＱは、前述のレガートニューキー
オンが検出されたことを示すためのものである。アンド
回路７７はレガートニューキーオンを検出するためのも
ので、前記フリップフロップ７６の出力信号ＮＥＱ、単
音モード選択信号ＭＯＮＯ，フリップフロップＸＫＱ、
ＭＫ１、ＭＫ２の出力信号、フリップフロップＡＫＱ及
びＮＫＱの出力を反転した信号、及び走査終了信号ＳＣ
Ｅが入力される。単音モード選択信号ＭＯＮ（１：単音
モードのときのみレガートニューキーオンの検出を可能
にするために入力されている。前述の通り、レジスタ３
６と６７のキーコードＸＫＣ。

ＭＫＣが異なるとき、フリップフロップ７６の出力信号
ＮＥＱが１”となる。この信号ＮＥＱの１”′は、新た
な押鍵があったことを示している。この新たな押鍵がエ
ニーニューキーオンに該当するものであれば、前述の如
くアンド回路５６の条件が成立し、ノリツブフロップＡ
ＫＱがセットされるので、その反転信号がＷ　ＯＩｔと
なり、アンド回路７７の条件は成立しない。この新たな
押鍵がレガートニューキーオンに該当するものであれば
、フリップフロップＡＫＱがセットされていす、かつ各
７リツプフロツプＸＫＱ　、ＭＫ　１　、ＭＫ２の出力
が１”であり、何らかの鍵が持続的に押圧されているこ
とを示している。従って、レガートニューキーオンのと
きは走査終了信号ＳＣＥのタイミングでアンド回路７７
の条件が成立し、オア回路７９を介してフリップフロッ
プＮＫＱに１”がロードされる。このフリップフロップ
ＮＫＱの１”はアンド回路７８を介して自己保持される
。

一方、アンド回路７７から出力されたレガートニューキ
ーオン検出信号は、エニーニューキーオン検出信号と同
様に、オア回路５９を介して遅延フリップフロップ６ｏ
に与えられ、タイマスタート信号として利用される。従
って、レガートニューキーオン検出にもとづき第３図の
カウンタ１３が前述と同様にタイマとして機能し、約ｌ
Ｑｍｓ後にアンド回路６５（第４図）からタイマ終了信
号ＱＲが出力される。このタイマ終了信号。Ｒによって
アンド回路７８が動作不能となり、フリップフロップＮ
ＫＱがり、セットされる。従って、レガートニューキー
オン検出時から約１０ｍ５の間７リツプンロツプＮＫＱ
が１１”をホールドする。

また、前述と同様に、タイマ終了信号。Ｒにもとづきア
ンド回路６８から信号ＫＳが出力され、レジスタ３６に
記憶されている新たな最高−押圧鍵キーコードＸＫＣが
レジスタ３７にロードされる。

フリップフロップＴＭ６は、複音モードのときのアタッ
クピッチスタート信号を形成するためにエニーニューキ
ーオンによる約ＩＱｍｓの時間待ちが終了したことを示
すためのものである。タイマ終了信号ＱＲがアンド回路
ｉｏ、オア回路８２を介してフリップフロップＴＭ６に
入カサレルようになっており、エニーニューキーオンに
もとづく約１０ｍ５の時間待ちが終了したときこのタイ
マ終了信号ＱＲによって該クリップフロップＴＭ６に１
”がセットされる。このソリツブフロップＴＭ６の６１
はアンド回路８１を介して自己保持され、走査終了信号
ｓｃＥによってリセットされる。従って、クリップフロ
ップＴＭ６のＩ　Ｉｔは１走査サイクルの間だけホール
ドされる。尚、複音モードのときはレガートニューキー
オンの検出は行なわれないため、単音モード時にレガー
トニューキーオンにもとづくタイマ終了信号。Ｒによっ
て７リツプフロツプＴＭ６がセットされたとしても何の
影響も及ぼさない。

アンド回路８３，８４．８５は単音モード用のキーオフ
信号ＭＫＯＦを形成するためのものである。各回路８，
５，８４．８５には単音モード選択信号ＭＯＮＯが与え
られており、単音モードのとき動作可能となる。アンド
回路８５にはフリップフロップＭＫ１　、ＭＫ２．ＮＫ
Ｑの反転信号が入力されており、２走査サイクル続けて
全鍵の離鍵が検出されていることを条件に１”を出力す
る。

このアンド回路８５の出力″１”は通常のキーオフを示
している。ＭＫｌ、ＭＫ２が共に０”であることを条件
にしたのはチャタリング対策のためである。アンド回路
８３にはフリップフロップＡＫＱの出力が入力されてお
シ、エニーニューキーオン検出時の約ＩＱｍｓの待ち時
間の間″′１”を出力する。アンド回路８４にはフリッ
プフロップＮＫＱの出力及びスラーオン信号５ＬＯＮを
インバータ８６で反転した信号が加わシ、スラー効果が
選択されていないことを条件に、レガートニューキーオ
ン検出時の約１０ｍ５の待ち時間の間″ｌ”を出力する
。

各アンド回路８Ｍ、８４．８５の出力はオア回路８７に
入力され、単音モード用のキーオフ信号ＭＫＯＦとして
利用される。このキーオフ信号ＭＫＯＦをインバータ８
８で反転したものが単音モード用のキーオン信号ＭＫＯ
Ｎである。楽音信号発生部２１（第２図）において、単
音モード用の押圧鍵キーコードＭＫＣに対応する楽音信
号を発生する際にこのキーオン信号ＭＫＯＮにもとづい
て振幅エンベロープを制御するようにすればよい。

単音モードにおいてエニーニューキーオンが検出された
場合あるいはスラー効果が選択されていないときにレガ
ートニューキーオンが検出された場合はアタックピッチ
コントロールを行なうようになっており、そのだめのイ
ニシャルタッチ検出を行なう前記一定の待ち時間（約１
０ｍ５）の間は、アンド回路８６または８４の出力″１
″にもとづき強制的にキーオフ状態としているのである
。そして、この待ち時間における強制的なキ−オフ状態
のときに前音のサスティンを除去するために、アンド回
路８３及び８４の出力がオア回路８９を介して強制ダン
プ信号ＦＤＭＰとしてキーアサイナ１４Ａから出力され
、楽音信号発生部２１（第２図）に与えられるようにな
っている。

アンド回路８４の出力はオア回路９０にも与えられる。

また、７リツプフロツプＡＫＱの出力がアンド回路９１
を介してオア回路９０に与えられる。尚、入力が１つし
かないアンド回路３８　、８０　。

９１等は入力信号が単に通過するだけであり、特に必要
ないが図示の都合土足した。オア回路９０の出力はイニ
シャルセンシング信号Ｉｓとしてイニシャルタッチ検出
のために利用される。このイニシャルセンシング信号Ｉ
Ｓは、単音モードあるいは複音モードに係わりなくエニ
ーニューキーオンがあった場合はフリップ７０ツブＡＫ
Ｑの出力にもとづき新たな鍵の抑圧開始時から約１０ｍ
５゜間″ｌ”となる。また、単音モードでスラー効果が
選択されていないときにレガートニューキーオンがあっ
た場合もフリップフロップＮＫＱの出力にもとづき新た
な鍵の抑圧開始時から約ＩＱｍｓＯ間″ｌ”となる。単
音モー下でスラー効果が選択されているときはレガート
ニューキーオンがあってもイニシャルセンシング信号Ｉ
ｓは発生されない。

アンド回路９２は単音モード用のアタックピッチスター
ト信号ＭＡＳを発生するためのものであり、オア回路８
７からのキーオフ信号ＭＫＯＦ、フリップフロップＸＫ
Ｑの出力信号及びタイマ終了信号ＱＲが入力される。ニ
ューキーオン検出にもとづく約１０ｍ５の待ち時間の間
アンド回路８３あるいは８４の出力信号によってキーオ
フ信号ＭＫＯＦがｌ”となり、アンド回路９２が動作可
能となる。待ち時間が終了したとき、鍵が押圧されてい
ることを条件に（ＸＫＱが１′′）タイマ終了信号ＱＲ
に対応する第９乃至第１６タイムスロツトの間アンド回
路９２の出力信号ＭＡｓがＩ　１１となる。この信号Ｍ
ＡＳはオア回路９３を介して遅延フリップフロップ９４
に入力される。この７リツプフロツプ９４はタイミング
信号１３　ｙ　３２で入力信号をロードし、信号１７　
Ｔ　２４に同期して出力を切換える。従って、第９乃至
第１６タイムスロツトで発生する信号ＭＡＳの′ｌ”は
第１３タイムスロツトで７リツプフロツプ９４にロード
され、第１７タイムスロツトから次の第１６タイムスロ
ツトまでの１キータイム（３２タイムスロツト）の間ア
タックピッチスタート信号ＡＳとして出力される。

アンド回路９５は複音モード用のアタックピッチスター
ト信号ＥＡＳを発生するためのものであり、フリップフ
ロップＴＭ６の出力、フリップフロップＸＫＱの出力の
反転信号、単音モード選択信号ＭＯＮＯをインバータ９
６で反転した信号、及びラッチ回路３４からのキーデー
タＴＤＭが入力される。複音モードのとき、インバータ
９６の出力″′１”によってアンド回路９５が動作可能
となる。前述の通り、エニーニューキーオン検出にもと
づく約ＩＱｍｓの時間待ちの終了直後の１走査サイクル
の間フリップフロップＴＭ６の出力がｌ”となシ、この
サイクルにおける最高押圧鍵のキーデータＴＤＭの立上
りの第９乃至第１６タイムスロツトの間アンド回路９５
の条件が成立する。第９乃至第１６タイムスロツトの間
で′１”となるアンド回路９５の出力信号ＥＡＳはオア
回路９３を介してフリップフロップ９４に入力され、前
述と同様に、第１７タイムスロツトから次の第１６タイ
ムスロツトまでの１キータイムの間アタックピッチスタ
ート信号Ａｓとして出力される。

アンド回路９７はスラースタート信号ＳＳを発生するた
めのものであり、タイマ終了信号ＱＲ、フリップフロッ
プＸＫＱの出力、単音モード選択信号ＭＯＮＯ，単音モ
ード用キーオン信号ＭＫＯＮ。

及びキーコードの不一致を示す信号ＮＥＱが入力される
。レジスタ３６及び３７のキーコードＸＫＣ。

ＭＫＣが一致していないときは（ＮＥＱが”　ｌ　”　
）、待ち時間中であシ（ＡＫＱまたはＮＫＱが”　１　
”　）、かつこのときアンド回路８３及び８４の条件が
成立していなければ（ＭＫＯＮが１　”　）　、スラー
効果が選択されておりかつレガートニューキーオンであ
ったことを意味する。従って、スラー効果が選択されか
つレガートニューキーオンがあったとき、このレガート
二二一キーオンにもとづく待ち時間の終了時に発生する
タイマ終了信号ＱＲに対応して、現在鍵が押圧されてい
ること（ＸＫＱがｌ”）を条件に、アンド回路９７の出
力が第９乃至第１６タイムスロツトの間″′１”となる
。この出力″′ｌ”はフリップフロップ９４に入力され
、前述と同様に第１７タイムスロツトから次の第１６タ
イムスロツトまでの１キータイムの間スラースタート信
号ＳＳとして出力される。

以上の通り、アタックピッチスタート信号ＡＳ及びスラ
ースタート信号ＳＳは、約ＩＱｍｓの待ち時間の終了後
に発生されるものである。そして、アタックピッチスタ
ート信号Ａｓは、単音モードにおいてはエニーニューキ
ーオンのときあるいはスラー非選択時のレガートニュー
キーオンのときに発生され、複音モードにおいてはエニ
ーニューキーオンのときに発生される。また、スラース
タート信号ＳＳは、単音モードのスラー選択時において
レガート二二一キーオンがありたときに発生される。

各種効果設定操作子群１５の詳細例は第６図に示されて
いる。Ａ　／　Ｄ変換部１７は図示の都合上、Ａ　／　
Ｄ変換器１８の部分が第６図に、制御及び記憶部１９の
部分が第７図に示されている。

第６図において、各種効果設定操作子群１５は各種効果
の制御要素に対応する制御量をアナログ電圧で設定する
ためのボリュームｖ１〜ｖ８を具えている。ｖｌはビブ
ラートスピード（周波数）、Ｖ２はピプラートディプス
（深さ）、ｖ４はディレィビブラートの時間、ｖ５はス
ラー効果におけるピッチ変化の速度（スラースピード）
、■７は振幅エンベロープのサスティン部分の減衰速度
（サスティンスピード）、を夫々設定するだめのもので
ある。Ｖ３．Ｖ６　、Ｖ８はタッチセンサ１１の出力信
号の感度調整用ボリュームである。ｖ３はアフタータッ
チビブラートの深さ設定用の鍵タツチ検出信号を感度調
整するもの、ｖ６はアフタータッチレベルコントロール
のレベル設定用の鍵タツチ検出信号を感度調整するもの
、ｖ８はイニシャルタッチ検出信号を感度調整するもの
である。

ボリュームｖ８で感度調整されたイニシャルタッチ検出
信号は２つの用途で使われる。１つはアタックピッチコ
ントロールの初期値設定のため、もう１つはイニシャル
タッチレベルコントロールのレベル設定のためである。

タッチセンサ１１としては各鍵共通のアフタータッチセ
ンサ１１Ａが使用される。アフタータッチセンサ１１Ａ
は鍵押圧持続時において鍵タッチを検出し得るものであ
れば如何なるものでもよく、例えば、抑圧速度あるいは
抑圧深さあるいは押圧力あるいは強さ等のいずれに応答
して鍵タッチを検出するものであってもよい。アフター
タッチセンサ１１Ａの出力信号は増幅器９８を介してイ
ニシャルタッチ感度調整用ボリュームｖ８に加わるト共
にローパスフィルタ９９に加わる。ローパスフィルタ９
９の出力はアフタータッチビブラート用感度調整ボリュ
ームｖ３とアフタータッチレベル用感度調整ボリューム
ｖ６に加えられる。ローパスフィルタ９９はアフタータ
ッチ制御に用いるタッチ検出信号の急激な変動を抑える
たｂのものである。

アフタータッチセンサ１１Ａはイニシャルタッチ検出及
びアフタータッチ検出の両方に共用される。例えば、ア
フタータッチセンサ１１Ａから出力されるタッチ検出信
号が第８図（ａ）のようであるとすると、単音キーアサ
イナ１′４Ａ（第４図）からイニシャルセンシング信号
ＩＳ（第８図（ｂ））が与えられる約］Ｑｍｓの間にお
いてこのタッチ検出信号のピーク値を検出し、このピー
ク値をホールトシテイニシャルタッチ検出信号として用
いる。

前述の通り、イニシャルセンシング信号Ｉｓが立下って
から（ピーク値検出終了後に）発音が開始する。また、
ピーク値検出を行なっているときの　　　′（Ｉｓ発生
時の）アフタータッチセンサ出力信号はアフタータッチ
検出信号として用いず、それ以外のときのセンサ出力信
号をアフタータッチ検出信号として用いる。このように
することにより、イニシャルタッチセンサとアフタータ
ッチセンサを別々に設ける必要がなくなり、経済的であ
ると共に鍵下方に設けるセンサ装置が簡略化される。

ボリュームｖ１〜ｖ８で設定もしくは調整された８個の
アナログ電圧は１個のＡ　／　Ｄ変換器１８を用いてデ
ィジタルデータに変換される。そのためにアナログ電圧
マルチプレクサ１６が設けられており、各ボリュームｖ
１〜ｖ８のアナログ電圧を時分割多重化してＡ／Ｄ変換
器１８に送る。また、Ａ　／　Ｄ変換器１８に関連して
第７図に示す制御及び記憶部１９が設けられており、Ａ
／Ｄ変換器１８における時分割的なＡ　／　Ｄ変換動作
及びこのＡ　／　Ｄ変換によって得たディジタルデータ
のデマルチプレクス動作を制御する。このようなＡ／Ｄ
変換操作によって回路構成をかなり簡略化することがで
きる。

第７図に示す制御及び記憶部１９は、各ボリュームｖ１
〜ｖ８に対応する記憶手段としてレジスタ１０１〜１０
８を含んでいる。各レジスタ１０１゛〜１０８の近傍に
記した（ｖｌ）〜（ｖ８）は夫々に対応するボリューム
ｖ１〜ｖ８を示している。

これらのレジスタ１０１〜１０８には、各々に対応する
ボリュームｖ１〜ｖ８の出力電圧をディジタル変換した
ディジタルデータが夫々記憶される。

これらのレジスタ１０１〜１０８は、システムクロック
パルスφ！、φ２によってシフト制御される８ステージ
／１ビツトの循環型シフトレジスタから成る。各レジス
タ１０１〜１０８の各ステージのブロック内に記した数
字は、第１、第９、第１７及び第２５タイムスロツトの
ときの各ステージ内のデータの重みを一例として示すも
のである。夫々のレジスタ１０１〜１０８における重み
数値の単位は、各出力データ表示の近傍に記されている
ように、夫々の制御要素の性質に応じて「Ｈ２」（周波
数）、「セント」（ピッチずれの深さを示すセント値）
、ｒｍｓＪ　（時間）、ｒｄＢＪ　　（レベル）である
。これらの重み表示はあくまでも一例として示したにす
ぎず、回路動作の面ではあまシ重要ではなく、ただ、シ
リアルデータとして送り出されるときに各ビットの重み
とタイムスロットとの関係を明らかにする面で役立つ。

第７図の制御及び記憶部１９には、各レジスタ１０１〜
１０８に対応してマルチプレクス及びデマルチプレクス
制御回路１１１〜１１８が設けられている。回路１１２
〜１１７は同一構成であるため、回路１１２のみ詳細を
示し、回路１１３〜１１７は省略しである。このマルチ
プレクス及びデマルチプレクス制御回路１１１〜１１７
は、アナログ電圧マルチプレクサ１６（第６図）におけ
る時分割多重化操作に対応して各レジスタ１０１〜１０
７のディジタルデータをマルチプレクスしてＡ／Ｄ変換
器１８（第６図）に送り、時分割的なＡ　／　Ｄ変換操
作に利用させると共に、その結果得られるディジタルデ
ータをＡ　／　Ｄ変換器１８がら受は入れてデマルチプ
レクスし、対応するレジスタ１０１〜１０７にロードす
る機能をもつ。但し、イニシャルタッチ検出データ記憶
用のレジスタ１０８に対応する制御回路１１８はマルチ
プレクス機能（レジスタ１０８のデータをＡ　／　Ｄ変
換器１８に送り出す機能）をもたない。

第６図において、アナログ電圧マルチプレクサ１６の制
御入力には第３図のデコーダ２９から８本の出力信号Ｈ
Ｏ〜Ｈ７が与えられると共に第４図のオア回路９０から
イニシャルセンシング信号ｒＢが与えられる。デコーダ
２９はカウンタ１３（第３図）のカウント値のうちピッ
）Ｂ２．Ｂｌ。

Ｎ４の値をデコードしたものを信号ＨＯ−Ｈ７として出
力する。各信号ＨＯ〜Ｈ７は第９図（ａ）に示す順で順
次″１”となる。■、つの信号ＨＯ−Ｈ７が′１”を持
続している時間は８キータイムであり、１走査サイクル
の間で各信号ＨＯ−Ｈ７が２巡する。

マルチプレクサ１６は、常時は信号Ｈ１−Ｈ７に応じて
ボリュームｖ１〜ｖ７のアナログ電圧を第９図（ｂ）に
示すように順次サンプリングし、多重化して出力する。

イニシャルセンシング信号Ｉｓが１”のときは、上述の
信号Ｈ１−Ｈ７にょるｖ１〜ｖ、７のサンプリングを禁
止し、イニシャルタッチ感度調整用ボリュームＶ８から
のアナログ電圧を持続的に選択して出力する。マルチプ
レクサ１６の出力電圧はＡ／Ｄ変換器１８内のアナログ
比較器１１０の入力Ｂに供給される。まず、通常のＡ　
／　Ｄ変換について説明し、次にイニシャルタッチ検出
信号のＡ／Ｄ変換について説明する。

Ａ　／　Ｄ　変換器１８は、システムクロックパルスφ
ｌ、φ２によってシフト制御される８ステージ／ｌピツ
トの循環型シフトレジスタがら成るデータレジスタ１０
０を含んでいる。Ａ／Ｄ変換器１８における通常のＡ／
Ｄ変換操作はマルチプレクサ１６による各アナログ電圧
の時分割的サンプリングに対応して時分割で行なわれる
。初め、データレジスタ１００には前回のＡ　／　Ｄ変
換によるディジタルデータが取り込まれる。この前回デ
ータをディジタル／アナログ変換（以下Ｄ／Ａ変換とい
う）回路１１９でアナログ電圧に変換し、これを比較器
１１０の入力ｈｔｇ加えてマルチプレクサ１６からのア
ナログ電圧と比較し、この比較結果に応じてデータレジ
スタ１００の内容をカウントアツプまたはダウンするこ
とによりＡ　／　Ｄ変換を行なう。

前回のＡ　／　Ｄ変換によるディジタルデータはサンプ
リングタイミングの直前に第７図のレジスタ１０１乃至
１０７の１つからデータレジスタ１００に取り込まれる
。そのため制御信号として信号Ｎ７・２５　Ｔ　３２が
第３図のアンド回路１２０から第７図の各制御回路１１
１〜１１７内のアンド回路１２１．１２２，１２３に入
力される。第３図において、アンド回路１２０にはアン
ド回路４２の出力とタイミング信号２５　Ｔ　３２が与
えられる。アンド回路４２はカウンタ１６のカウント値
の下位３ピツ）Ｎ３．Ｎ２．Ｎ１が”ｌｌｌ”（７）と
ｔｋ条件が成立する。これはサンプリング用の各信号Ｈ
Ｏ〜Ｈ７における最後の１キータイムを示す。

信号２５　Ｔ　３２は１キータイムにおける第２５がら
第３２タイムスロツトまでの８タイムスロツトの間″Ｉ
　ＩＴとなるものである。従って、信号Ｎ７・２５　Ｔ
　３２は各信号ＨＯ〜Ｈ７の最後の８タイムスロツ）に
おいて”１”となる。

第７図において、制御回路１１１〜１１７にはデコーダ
２９（第３図）の出力信号ＨＯ−Ｈ７が供給されており
、この信号ＨＯ〜Ｈ７と前記信号Ｎ７・２５　Ｔ　３２
にもとづいてマルチプレクスとデマルチプレクスを同時
に制御する。各制御回路１１１〜１１７はマルチプレジ
ス用７７ド回路１２４゜１２５、デマルチプレクス用ア
ンド回路１２６゜１２７、及びホールド用アンド回路１
２８，１２９を含んでいる。成るサンプリングタイミン
グの最後の８タイムスロツトにおいて、その次のサンプ
リングタイミングに対応するレジスタ（１０１〜１０７
のうち１つ）の記憶データがマルチプレクス用アンド回
路１２４，１２５を介して選択されてＡ　／　Ｄ変換器
１８のデータレジスタ１００（第６図）に供給されると
同時に、そのサンプリングタイミングでＡ　／　Ｄ変換
したデータがデマルチプレクス用アンド回路１２６，１
２７を介してそのサンプリングタイミングに対応するレ
ジスタ（１０１〜１０７のうち１つ）に取り込まれる。

このようなレジスタ１０１〜１０７に対するデマルチプ
レクス及びマルチプレクス制御は、イニシャ、ルタッチ
検出のだめの約１０ｍ５の待ち時間以外のときに実行さ
れる。そのために、制御回路１１１〜１１７内の各アン
ド回路１２１．１２２，１２３にはイニシャルセンシン
グ信号Ｉｓの反転信号子１がインバータ１６０から与え
られ、ＩＳが”０”のときに可能化されるようになって
いる。また、各アンド回路１２１．１２２，１２３には
信号Ｎ７・２５　Ｔ　３２が共通に入力される。各アン
ド回路１２１．１２２，１２３には信号ＨＯ，Ｈ１，Ｈ
２が各別に入力され、更に各制御回路１１６〜１１７の
アンド回路１２３と同等のアンド回路には信号Ｈ３〜Ｈ
７が各別に入力される。

信号ＨＯが１”のとき、第９図に示すようにアナログ電
圧マルチプレクサ１６（第６図）はどのボリュームｖ１
〜Ｖ８の電圧もサンプリングしない。従って、このとき
はＡ、／Ｄ変換器１８ではＡ／Ｄ変換動作を行なわない
。信号ＨＯの最後の８タイムスロツトにおいて信号Ｎ７
・２５　Ｔ　３２が１”となると、アンド回路１２１（
第７図）の条件が成立し、このアンド回路１２１からア
ンド回路１２４及びオア回路１３１に対して１”が与え
られる。従って、オア回路１３１の出力信号ＴｉＭは第
１０図（ｂ）のように発生する。同図（ａ）は信号ＨＯ
からＨｌへ変化するタイミングを拡大して示したもので
ある。尚、オア回路１６１の他の入力には各制御回路１
１１〜１１７におけるアンド回路１２１と同等のアンド
回路１２２，１２３の出力が夫々与えられる。尚、第１
０図、その他のタイミングチャートにおいて、パルス中
に記す「２５〜３２」等の数字はタイムスロットの順位
を示す。

アンド回路１２４の他の入力にはレジスタ１０１の最終
ステージから出力されるシリアルな８ピツトデイジタル
データが与えられる。このシリアルディジタルデータは
、第２５乃至第３２タイムスロツトの間では最下位ビッ
ト（以下ＬＳＢという）から最上位ビット（以下ＭＳＢ
という）まで順次に並んでいる。アンド回路１２４が第
１０図（ｂ）に示す信号ＴｉＭと同じ８タイムスロツト
の間可能化されることによりレジスタ１０１に記憶して
いる８ビツトデイジタルデータはこの信号ＴｉＭに同期
してアンド回路１２４でサンプリングされ、オア回路１
６２に与えられる。オ′ア回路１６２の出力ＯＤＤ　（
オールドディジタルデータ）ケ第６図のＡ　／　Ｄ変換
器１８に供給され、オア回路１６３及び加算器１３４を
経由してデータレジスタ１００にロードされる。従って
、次のサンプリング信号Ｈ１が１”に立上るときにはデ
ータレジスタ１００にはレジスタ１０１のデータ（これ
をＶＢＲで示す）が転送されてきている。尚、オア回路
１６２（第７図）には各制御回路１１１〜１１７のマル
チプレクス用アンド回路１２４，１２５の出力が夫々印
加される。各レジスタ１０１〜１０７のデータをＶＢＲ
、ＶＢＤ　、ＫＶＢＤ　、ＤＶＥＲ（’ｔたはＤＥＬ　
）、ＳＲＭ及びＳＲＥ、ＡＴＬ、ＳＴＲで示すとすると
、各サンプリングタイミングの冒頭でデータレジスタ１
００から出力されるデータは第９図（Ｃ）のようになる
。すなわち、第９図（ｂ）に示すようにサンプリングさ
れる各ボリュームｖ１〜ｖ７のアナログ電圧の前回サン
プリングタイミングにおけるディジタル変換結果が、同
じボリュームｖ　１〜Ｖ７の今回サンプリングタイミン
グに対応してデータレジスタ１００から出力される。

一方、第７図のオア回路１６１から出力された信号Ｔｉ
Ｍは第６図のＡ／Ｄ変換器１８に与えられる。この信号
ＴＩＭはインバータ１６５で反転サレ、アンド回路１６
６を動作不能にする。アンド回路１６６はデータレジス
タ１００のデータをホールドするためのもので、オール
ドデータＯＤＤをロードするとき信号ＴｉＭによってレ
ジスタ１００のホールドを禁止する。信号ＴｉＭは３段
の遅延フリップフロップ（シフトレジスタ）１’３７に
入力される。このフリップフロップ１６７はタイミング
信号６ｙ８で入力信号をロードし、信号１ｙ８に同期し
て出力を切換える。従って、その第１ステージの出力信
号ＴｉＭｌは第１０図（Ｃ）に示すように信号Ｈ１の立
上りの第１乃至第８タイムスロツトの間で′１”となり
、その第２及び第３ステージ出力をオア回路１３８でま
とめた信号Ｔ　ｉＭ２＋３は第１０図（ｄ）のように信
号ＴｉＭｌの立下り直後の第９乃至第２４タイムスロツ
トの間でｌ”となる。

第６図において、データレジスタ１００は１ビツト分の
全加算器１６４と共に８ビツトのシリアルカウンタを構
成している。ラッチ回路１３９は信号１　ｙ　８８のタ
イミングでレジスタ１００の各ステージの出力（すなわ
ちカウント値）を並列的にラッチするためのものである
。信号１ｙ８ｇが発生する第１．第９．第１７　、第２
５タイムスロツトにおいてレジスタ１００の第１ステー
ジ乃至第８ステージにはＭＳＢからＬＳＢまでのデータ
が順に並んでおり、これがラッチ回路１３９にラッチさ
れる。第１０図（ｅ）に示すように、信号Ｈ１の立上シ
の８タイムスロツトにおいては、ラッチ回路１６９の内
容はレジスタ１０１（第７図）のデータＶＢＲを示して
いる。このラッチ回路１３９の内容は、カウント値（レ
ジスタ１００の内容）の変化に応じて８タイムスロツト
毎に変化する。

ラッチ回路１３９の出力はＤ・−／Ａ変換回路１１９に
与えられ、アナログ電圧に変換される。比較器１１０は
入力ＡとＢを比較し、Ｂ≧Ａのとき、つまりマルチプレ
クサ１６から入力Ｂに与えられるアナログ電圧の値がデ
ータレジスタ１００のデータの値と同じかそれよシも大
きいとき、′１”を出力する。この比較器１１０の出力
は遅延フリップフロップ１４０に与えられ、信号１ｙ８
に同期して８タイムスロツト遅延して出力される。この
フリップ７０ツブ１４０の出力はインバータ１４１で反
転され、ダウンカウント用のアンド回路１４２に印加さ
れる。また、フリップフロップ１４０の出力はイニシャ
ルタッチ検出時におけるアップカウント用のアンド回路
１４３に印加される。アンド回路１４４は通常のＡ／Ｄ
変換動作時におけるアップカウント用である。

第７図のインバータ１３０から第６図のＡ　／　Ｄ変換
器１８にイニシャルセンシング信号Ｉｓの反転信号Ｔ１
が与えられている。この信号〒１はアンド回路１４２及
び１４４に加′えられ、イニシャルタッチ検出時以外の
ときつまり通常のＡ　／　Ｄ変換動作時にこれらの回路
１４２，１４４を動作可能にする。信号Ｔ１をインバー
タ１４５で反転した信号Ｉｓがアンド回路１４３に印加
されており、イニシャルタッチ検出時にこの回路１４３
を可能にする。

通常のＡ　／　Ｄ変換動作時は、比較器１１０の比較結
果に無関係に、信号ＴｉＭ１のタイミングでデータレジ
スタ１００の内容を１カウントアツプする。すなわち、
信号ＴｉＭ１と信号１ｙ８がアンド回路１４４に入力さ
れており、信号ＴｉＭ１が立上る第１タイムスロツトに
おいて該アンド回路１４４の出力が１”となる。アンド
回路１４４の出力“１″はオア回路１４６を介して加算
器１３４の入力Ａに加わる。信号Ｔ　ｉ　Ｍ　ｌが′ｌ
”のとき信号ＴｉＭは０”であり、データレジスタ１０
０の出力がアンド回路１３６、オア回路１３３を介して
加算器１３４の入力Ｂに加わる。信号１ｙ８のタイミン
グではレジスタ１００にロードしたデータＶＢＨの最下
位ビットが加算器１３４の入力Ｂに加わる。従って、最
下位ビットに′ｌ”が加算される。キャリイアウド信号
がある場合は１タイムスロツト遅れてキャリイアウド出
力Ｃ。

十１から１”が出力され、アンド回路１４７を介して入
力Ｃｉに加わる。最下位ビットのタイミングでキャリイ
アウド信号が加算されることのないようにするために、
信号１ｙ８によってアンド回路１４７を動作不能にする
ようになっている。

こうして、第１０図（ｆ）に示すＴ　ｉ　Ｍ　１の区間
で前回のデータＶＢＨに１が加算される。この加算結果
１’−ＶＢＲ＋ＩＪが次のＴｉＭ２の区間の間ラッチ回
路１６９にラッチされる（第１０図（ｅ））。

第１Ｏ図（ｆ）のＴｉＭ２の区間では、データｌ’−Ｖ
ＢＲ＋１」のアナログ電圧（Ａ）とボリュームｖ１の現
在のアナログ電圧（Ｂ）とを比較器１１０で比較し、「
Ｂ≧Ａ」が成立したときは加算も減算も行なわずにｒＶ
ＢＲ＋ＩＪをし、ジスタ１００で保持する。他方、「Ｂ
≧Ａ」が成立しないときつまりｌ’−Ａ）Ｂｊ、（７）
とき畝データ「ＶＢＲ＋１ｊ力１らｌを減算する。「Ａ
＞Ｂ」のときは遅延フリップフロップ１４０の出力が′
０”であり、インノ（−タ１４１からアンド回路１４２
に′ｌ”が与えられる。このアンド回路１４２にはオア
回路１３８から信号ＴｉＭ２＋３が与えられており、区
間ＴｉＭ２及びＴｉＭ３（第１０図（ｆ）参照）のとき
動作可能となる。区間ＴｉＭ２においてアンド回路１４
２の条件が成立すると、区間ＴｉＭ２の間中（８タイム
スロツトの間）アンド回路１４２の出力が１”となる。

このアンド回路１４２の出力“１”はオア回路１４６を
介して加算器１３４の入力Ａに与えられる。従って、レ
ジスタ１００のデータ１−ｖｎＲ＋ＩＪの全ビットに′
１”カニ加算され、事実上の１カウントダウンが行なわ
れる。

従って、区間ＴｉＭ２の演算によってレジスタ１００に
得られるデータの値は「ＶＢＲ＋ＩＪまたは「ｖＢＲ（
＝ｖＢＲ＋１−１）」のどちらかであり、このデータは
区間ＴｉＭ３においてラッチ回路１３９にラッチされる
（第１０図（ｅ）参照）。

区間ＴｉＭ３ではラッチ回路１６９のデータ「ｖＢＲ＋
１ｊまたは［ＶＢＲＪとボリュームｖ１の現在のアナロ
グ電圧とを比較器１１０で比較し、「Ｂ≧Ａ」が成立し
たときは加算も減算も行なわずにレジスタ１００の現在
値「ｖ　Ｂ　Ｒ＋Ｉ　Ｊまたは［−ＶＢＲｊを保持する
。他方、［Ａ　＞　Ｂ　Ｊのときは前述と同様にアンド
回路１４２から１″を出力し、レジスタ１００のデータ
から１を減算する。この２度目の減算によってレジスタ
１００のデータはｒｖＢＲ−１（＝ＶＥＲ＋ｌ−１−１
）Ｊとなる。

区間ＴｉＭ３が終了すると、信号ＴｉＭ２＋３が立下り
、アンド回路１４２が動作不能となる。

従って、以後のカウント動作は停止する。こうして、Ａ
　／　Ｄ変換動作はサンプリング信号）１１の立上りの
３区間ＴｉＭ１−　ＴｉＭ３　　（２４タイムスロツト
）の間でのみ行なわれる。

前回のＡ　／　Ｄ変換によって求めたデータＶＢＲの値
（Ａ）と今回サンプリングされたボリュームｖ１の設定
値（Ｂ）とが一致している場合、区間Ｔ　ｉ　Ｍ　１に
おける１加算によってレジスタ１００の内容がｌ’−ｖ
ｎＲ＋ＩＪとなることにより、区間ＴｉＭ２における比
較ではＡ＞Ｂが成立し、１減算されてレジスタ１００の
内容が「Ｖ　Ｂ　ＲＪとなる。区間ＴｉＭ３における比
較ではＡ＝Ｂが成立し、１減算は行なわれない。従って
、最終的には前回と同じデータ「ｖ　Ｂ　ＲＪがデータ
レジスタ１００にホールドされる。

前回のＡ　／　Ｄ変換によって求めたデータＶＢＲＯ値
（Δ）よりも今回サンプリングされたボリ一ムｖ１の設
定値（Ｂ）の方が大きい場合、区間’ｌ’ｉＭｌにおけ
るｌ加算によってレジスタ１００の内容がｒＶＢＲ＋１
ｊとなっても比較器１１０ではＢ＝ＡまたはＢ＞Ａのど
ちらかが成立するだけである。従って、区間ＴｉＭ２及
びＴｉＭ３で減算は行なわれず、最終的にはｌ’−ｖＢ
Ｒ＋ＩＪがレジスタ１００にホールドされる。

前回のＡ　／　Ｄ変換によって求めたデータＶＢＲＯ値
（Ａ）よりも今回サンプリングされたボリュームｖ１の
設定値（Ｂ）の方が小さい場合、区間ＴｉＭ２及びＴｉ
Ｍ３では常にＡ）Ｂが成立する。

従って、１加算の後に１減算が２度行なわれ、最終的に
は「ｖＢＲ−１」がレジスタ１００にホールドされる。

上述のように、１サンプリング周期（約１　ｍ　ｓ　）
におけるディジタルデータの最大変化量は±１に限定さ
れている。これは、ボリュームｖ１〜Ｖ７によるアナロ
グ設定値が急激に変更されたときこれにそのまま応答し
たのではクリック等不快な雑音をもたらす原因となるの
でこれを防止するため、及び、雑音等によってアナログ
設定値が一時的に急激に変化したときこれに反応しない
ようにするため、等の理由による。１サンプリング周期
におけるディジタルデータの最大変化量は±１に限らず
、要するに滑らかなＡ／Ｄ変換が行なえる程度であれば
よい。

また、１回のＡ　／　Ｄ変換動作において３つの区間Ｔ
ｉＭｌ　、ＴｉＭ２．ＴｉＭ３で加減算を行なうように
しているが、これはノイズ等によって比較器１１０の出
力が不安定な場合にディジタルデータが乱りに変動する
ことを防止するのに役立つ。例えば、区間ＴｊＭ２でＢ
≧Ａが成立したのに区間ＴｉＭ３では成立しないような
場合、区間ＴｉＭ１における「＋１」と区間ＴｉＭ３に
おける「−１」によって最終的にはディジタルデータは
変化しない。

尚、ラッチ回路１３９の全出力を入力したアンド回路１
４８とノア回路１４９（第６図）は最大カウント値と最
小カウント値を夫々検出するためのものである。最大カ
ウント値になったときアンド回路１４８の出力によって
アンド回路１４３゜１４４を動作不能にし、アップカウ
ントを禁止する。最小カウント値になりたときはノア回
路１４９の出力によってアンド回路１４２を動作不能に
し、ダウンカウントを禁止する。

゛サンプリング信号Ｈ１が発生しているときの説明に戻
ると、区間ＴｊＭ３の終了後はＡ／Ｄ変換結果であるデ
ィジタルデータがアンド回路１６６、オア回路１３３、
加算器１６４の入力Ｂを介してデータレジスタ１００で
循環してホールドされる。

このレジスタ１００のデータはニューディジタルデータ
ＮＤＤとして第７図の各制御回路１１１〜１１７のデマ
ル゛テプレクス用アンド回路１２６゜１２７に供給され
る。信号Ｈ１が“１″のときは制御回路１１１のアンド
回路１２２が動作可能であるが、信号Ｎ７・２５　Ｔ　
３２が０”の間は条件が成立せず、このアンド回路１２
２の出力は”０”となっている。アンド回路１２２の出
力″′０″はインバータ１５０で反転され、ホールド用
のアンド回路１２８に与えられる。レジスタ１０１のデ
ータＶＢＲはこのアンド回路１２８及びオア回路１５１
を介して循環保持される。

信号Ｈ１の最後の８タイムスロツトにおいテ信号Ｎ７・
２５　Ｔ　３２が′１”となると、アンド回路１２２の
条件が成立し、このアンド回路１２２からアンド回路１
２６に“１′が与えられる。同時に、アンド回路１２２
の出力″′１”は、次のサンプリング信号Ｈ２に対応す
る制御回路１１２のマルチプレクス用アンド回路１２５
に加えられると共にオア回路１３１に与えられる。制御
回路１１１では、アンド回路１２２の出力″１”によっ
てホールド用アンド回路１２８が動作不能となり、アン
ド回路１２６が動作可能となる。従って、信号Ｈ１のタ
イミングでＡ／Ｄ変換されたボリュームｖ１の設定値を
示すニューディジタルデータＮＤＤがアンド回路１２６
で選択され、オア回路１５１を介してレジスタ１０１に
ロードされる。アンド回路１２２は第２５から第３２タ
イムスロツトの間゛ｌ”を出力し、この間にデータレジ
スタ１００（第６図）から出力されるデータＮＤＤは丁
度下位ビットから最上位ビットまでの８ビツトがシリア
ルに順番に並んでいる。従って、第２５タイムスロツト
から第３２タイムスロツトの間でニューディジタルデー
タＮＤＤがレジスタ１０１に順番ニロードされることに
なり、第１タイムスロツトにおけるレジスター０１の各
ステージの重みは図中に示すように第１ステージが最上
位ピッｌ’（”Ｈ２）であり、ステージが進むにつれて
下位ビットに移り、第８ステージが最下位ビットｃ−Ｌ
ｎ２）４ である。

一方、アンド回路１２２の田カ”１”に対応してオア回
路１３１から信号ＴｊＭが出力され、がつアンド回路１
２５及びオア回路１３２を介してレジスター０２のデー
タＶＢＤがオールドディジタルデータＯＤＤとしてＡ　
／　Ｄ変換器１８（第６図）に与えられる。そして、サ
ンプリング信号がＨ２に切換わると、前述と同様の手順
で、ボリュームＶ２に関するＡ　／　Ｄ変換が行なわれ
る。以下、信号Ｈ２〜Ｈ７に前厄して制御回路１１２〜
１１７が前述と同様に動作し、各ボリュームＶ３〜ｖ７
に関するＡ　／　Ｉ）変換が順次行なわれる。こうして
、各レジスター０１〜１０７には、各ポリーームＶ１〜
Ｖ７の出力に対応するディジタルデータが夫々記憶され
る。

尚、ディレィビブラート（ボリュームｖ４）に対応する
レジスター０４のデータ表示がＤＶＥＲとＤＥＬの２通
シ有る理由は、ポリー−ムＶｉディレィビブラートの開
始時間設定とディレィビブラート深さ変化のエンベロー
プの傾き設定の両方に兼用しているためである。ＤＶＥ
Ｒはディレィビブラートにおける深さの時間的変化の速
度を設定するだめのディレィビブラートエンベロープレ
ートデータであり、その重みはレジスター０４の各ステ
ージブロック内の下側に示されている。

この重みの単位が（Ｈ２）である理由は、エンベロープ
変化レートを周波数に換算した速さで示したためである
。すなわち、エンベロープの開始時から終了時までの時
間が周波数表示のＴ周期に対応している。ＤＥＬはディ
レィビブラート開始時間データであり、その重みはレジ
スター０４の各ステージブロック内の上側に示されてい
る。この２つのデータＤＶＥＲ，ＤＥＬは勿論真理値が
異なっているわけではなく、利用する側での重みづけが
異なっているわけである。

スラースピード（ボリュームＶ５）に対応するレジスタ
１０５のデータ表示がＳＲＭとＳＲＥの２通り有る理由
は、ダイナミックレンジを広くとるために８ビツトのデ
ータを仮数部と指数部に分けて利用するためである。最
下位ピットは利用せず、下位２ビツト目がら５ビツト目
までを仮数部Ｍ１．Ｍ２．Ｍ３．Ｍ４とし、上位３ビツ
トを指数部Ｅ１．Ｅ２．Ｅ３とする。ＳＲＭはスラーレ
ート仮数部のデータ表示であｐ、ＳＲＥはスラーレート
の指数部のデータ表示である。

第４図のオア回路９ｏから出力されたイニシャルセンシ
ング信号Ｉｓは第７図の遅延フリップフロップ１５２に
入力される。２段の遅延ノリツブフロップ１５２は信号
６ｙ８によって六方信号をロードし、信号１ｙ８に同期
して出力状態を切換えるものである。遅延フリップフロ
ップ１５２の第１ステージの出方がアンド回路１５３に
加わり、かつインバータ１５５で反転されてアンド回路
１５４に加わる。第２ステージの出方はアンド回路１５
４に加わり、かつインバータ１３０で反転されてアンド
回路１５３に加わる。このインバータ１３０の出力が信
号ｎとして第６図めＡ　／　Ｄ変換器１８に与えられる
。アンド回路１５３は信号Ｉｓの立上りに対応して８タ
イムスロツト幅のパルスを出力し、アンド回路１５４は
信号ＩＳＯ立下りに対応して８タイムスロツト幅のパル
スを出力する。アンド回路１５３及び１５４の出力はオ
ア回路１６１に加えられ、信号ＴｉＭとして第６図のＡ
　／　Ｄ変換器１８に与えられる。信号Ｉｓに対応して
発生する信号ＴｉＭ及びＴ１の状態を第１１図に示す。

第６図において、信号Ｉｓの立上りに対応して信号Ｔｉ
Ｍが′ｌ”となる８タイムスロツトの間でアンド回路１
６６が動作不能にされ、データレジスタ１００の全ビッ
トが′０”にクリアされる。

また、信号Ｔ１が０”となることによって第７図の各制
御回路１１１〜１１７が動作不能にされ、各レジスタ１
０１〜１０７はその記憶データを循環保持する。かつ、
第６図のアンド回路１４２及び１４４が動作不能となり
、アンド回路１４３が動作可能となる。アンド回路１４
３が可能化された最初の８タイムスロツトでは、信号Ｔ
ＩＭを８タイムスロツト遅延した信号ＴｉＭｌが′１″
であり、インバータ１５６の出力″ＯＩＩによってアン
ド回路１４３の動作が禁止される。これは信号Ｉｓの立
上り時において各信号の状態が安定するのを待つためで
あるが、この処理は特に行なわなくてもよい。アンド回
路１４３の他の入力には信号１ｙ８と遅延７リツプフロ
ツプ１４０の出力が加えられる。従って、比較器１１０
で「Ｂ≧Ａ」が成立すれば、信号１ｙ８のタイミングで
アンド回路１４３から′ｌ”が出力され、オア回路１４
６を介して加算器１３４の入力Ａに与えられる。前述の
通り、この信号１ｙ８のタイミングはデータレジスタ１
００のデータの最下位ビットのタイミングである。従っ
て、アンド回路１４３がら信号１ｙ８のタイミングで１
パルス与えられる毎に（約４μｓ毎に）データレジスタ
１００の内容が１カウントアツプされる。

前述の通シ、イニシャルセンシング信号ｒｓが発生して
いる間はマルチプレクサ１６でポリニームＶ８のアナロ
グ電圧を持続して選択する。従って、ボリー−ムｖ８で
感度調整されたタッチ検出信号が比較器１１０の入力Ｂ
に専ら与えられる。

データレジスタ１００は初めにオール″′０”にクリア
されるので、初めは比較器１１０で「Ｂ≧Ａ」が成立す
る。データレジスタ１００の値がタッチ検出信号の値に
一致するまで、信号１ｙ８が発生する毎に急速に該レジ
スタ１００の内容がカウントアツプされる。データレジ
スタ１００のカウント値がタッチ検出信号の値に一致す
ると、比較器１１０で「Ｂ＝Ａ」が成立する。これにも
とづきレジスタ１００の内容が更に１カウントアツプさ
れた後、比較器１１０でｌ’−Ｂ＜ＡＪが成立し、アン
ド回路１４６が動作不能にされ、カウントが停止する。

その後、タッチ検出信号のレベルが下がったとしてもデ
ータレジスタ１００のダウンカウントは行なわれないの
で、ピーク値が保持されることになる。また、タッチ検
出信号がデータレジスタ１００の値よりも更に太きくな
った場合は比較器１１０で「Ｂ≧Ａ」が成立し、追加の
カウントアツプが行なわれる。こうして、イニシャルセ
ンシング信号ＩＳが発生している間のタッチ検出信号の
ピーク値に相当するディジタルデータがデータレジスタ
１００でホールドされる。このデータレジスタ１００に
ホールドされたピーク値のデータはデータＮＤＤのライ
ンを介して第７図の制−両回路１１８内のアンド回路１
５７に与えられる。

鍵押圧開始時から約１０ｍ５が経過してイニシャルセン
シング信号Ｉｓが立下ると、第７図のアンド回路１５４
の出力が第２５乃至第３２タイムスロツトに同期して８
タイムスロツト間″′ｌ”となる。

このアンド回路１５４の出力″１″はアンド回路１５８
に与えられる。アンド回路１５８の他の入力には、第４
図のフリップフロップＸＫＱの出力ＸＫＱＳが２段の遅
延フリップフロップ１５９を介して加えられる。この遅
延フリップフロップ１５９は遅延クリップフロッグ１５
２の出力タイミングに同期させるためのものである。ア
ンド回路１５８はイニシャルタッチ検出時間終了時に何
らかの鍵が押圧されていること（ＸＫＱＳが′１”）を
条件に８タイムスロツトの間″１”を出力する。

このアンド回路１５８の出力″１″によってアンド回路
１５７が動作可能となり、データレジスタ１００（第６
図）にホールドされているタッチ検出信号のピーク値デ
ータ（ＮＤＤ）を通過させ、オア回路１６０を介してレ
ジスタ１０８にロードする。また、アンド回路１５４の
出力１１″に対応してオア回路１，３１から第６図のイ
ンバータ１３５に与えられる信号ＴｉＭによってデータ
レジスタ１００にホールドしていたピーク値データがク
リアされる。アンド回路１５４の出力が１″となる８タ
イムスロツトの間にレジスタ１０８（第７図）に対応す
るピーク値データのロードが完了し、該アンド回路１５
４の出力が′θ″に立下るとアンド回路１５７に代わっ
てアンド回路１６１が動作可能となる。レジスタ１０８
にロードされたタッチ検出信号のピーク値データはこの
アンド回路１６１を介して以後ホールドされる。こうし
て、イニシャルタッチ検出デー”夕がレジスタ１０８に
ホールドされる。

尚、レジスタ１０８のデータ表示がＡＰＩとＩＴＬの２
通り有る理由は、同じイニシャルタッチ検出データをア
タックピッチコンドロールドイニシャルタッチレベルコ
ントロールの両方に使用するためである。ＡＰＩは、ア
タックピッチ初期値設定データであり、その重みはレジ
スタ１０８の各ステージブロック内の上側に記されてい
る。下位３ビツトは切捨てられ、上位５ビツトが約１．
２セント乃至約１９セントのピッチずれに対応する。

ＩＴＬは、イニシャルタッチレベル制御データである。

第７図の各レジスタ１０１〜１０８に記憶されたデータ
のうちピッチコントロール関係のデータ、すなわちビブ
ラートレートデータＶＢＲ，ビプラ：ト深さデータＶＢ
Ｄ、アフタータッチビブラート深さデータＫＶＢＤ、デ
ィレィビブラートエンベロープレートデータＤＶＥＲ，
ディレィビブラート開始時間データＤＥＬ、スラーレー
ト仮数部データＳＲＭ、スラーレート指数部データＳＲ
Ｅ。

アタックピッチ初期値設定データＡＰＩは効果付与回路
２０（第２図）に供給される。レベルコントロール関係
のデータ、すなわちアフタータッチレベル制御データＡ
ＴＬ、サスティンレートデータＳＴＲ，イニシャルタッ
チレベル制御データＩＴＬは楽音信号発生部２１（第２
図）に供給される。

効果付与回路２０では、単音キーアサイナ１４Ａから与
えられるアタックピッチスタート信号Ａｓまたはスラー
スタート信号ＳＳにもとづき、変調信号ＶＡＬを形成す
るための動作あるいはスラー効果を付与した楽音周波数
情報ＳＫＣを形成するための動作を開始する。効果付与
回路２０の詳細説明は省略するが、その概略は次の通り
である。

アタックピッチスタート信号Ａｓが与えられたときは、
上記アタックピッチ初期値設定データＡＰＩ及びアタッ
クピッチデータＲＯＭ２２から与えられる制御データＡ
ＰＳ、ＡＰＲ，ＡＰＥＲに応じてアタックピッチ用の変
調信号ＶＡＬを形成する。

その後、ディレィビブラートが選択されているならば、
上記ディレィビブラート開始時間データＤＥＬ及びディ
レィビブラートエンベロープデータＤＶＥＲに応じてデ
ィレィビブラート用の変調信号Ｖ’ＡＬを形成する。デ
ィレィビブラートの終了後は（ディレィビブラートが選
択されていないときはアタックピッチ終了直後に）、ノ
ーマルビブラート及びアフタータッチビブラートのだめ
の変調信号ＶＡＬを形成する。ノーマルビブラート用の
変調信号ＶＡＬは上記ビブラートレートデータＶＢＲ及
びビブラート深さデータＶＢＤに応じて形成される。ア
フタータッチビブラート用の変調信号ＶＡＬは上記デー
タＶＢＲとアフタータッチビブラート深さデータＫＶＢ
Ｄに応じて形成される。ノーマルビブラートとアフター
タッチビブラートが同時に選択されている場合は、変調
信号ＶＡＬの周波数がデータＶＢＨによって決定され、
深さく振幅）がデータＶＢＤとＫＶＢＤの両方によって
決定される。スラースタート信号ＳＳが与えられたとき
はスラーレート用のデータＳＲＭ、ＳＲＥと単音キーア
サイナ１４Ａから寿えられるキーコードＭＫＣに応じて
周波数情報ＳＫＣの値を前音に対応する値から新音に対
応する値まで徐々に移行する制御を行なう。スラー制御
終了後は上述と同様にしてディレィビブラート、ノーマ
ルビブラート、アフタータッチビブラートのための変調
信号ＶＡＬを形成する。

楽音信号発生部２１の詳細説明も省略するが、その概略
は次の通りである。単音モードのときは、効果付与回路
２０から与えられる周波数情報５ＫＣ（これはキーコー
ドＭＫＣに対応している）にもとづき楽音信号を形成す
る。複音モードのときは複音キーアサイナ１４Ｂから４
見られるキーコードＰＫＣにもとづき楽音信号を形成す
る。同時に、そこで形成する楽音信号の音高を前記変調
信号■ＡＬに応じて制御し、かつ前記アフタータッチレ
ベル制御データＡＴＬ及びイニシャルタッチレベル制御
データＩＴＬに応じて離業音信号の音量を制御する。更
に、前記サスティンレートデータＳＴＲに応じて該楽音
信号の振幅エンベロープの“−サスティン時間を制御す
る。

以上のようにしてイニシャルタッチコントロールあるい
はアフタータッチコントロールが実現される。ところで
、第４図の単音キーアサイナ１４Ａでは、前記イニシャ
ルセンシング信号ＩＳの発生中はキーオン信号ＭＫＯＮ
をｔ　Ｏｎとし、かつ新たな押圧鍵のキーコードＸＫＣ
がレジスタ６７にロードされることを抑止している。所
定の待ち時間が終了したとき、すなわちイニシャルセン
シング信号ＩＳが＠０″に立下るとき、新たな押圧鍵の
キーコードＸＫＣがレジスタ３６からレジスタ３７にロ
ードされ、かつキーオン信号ＭＫＯＮが′１＃に立上る
。前述の楽音信号発生部２１では、レジスタ３７から出
力されるキーコードＭＫＣにもとづき（詳しくはこのキ
ーコードＭＫＣに対応する周波数情報ＳＫＣにもとづき
）単音モード用の楽音信号を形成し、かつ前記キーオン
信号ＭＫＯＮに応じて単音モ・−ド用の振幅エンベロー
プ信号を発生し、該楽音信号の発音を制御するようにな
っている。従って、所定の待ち時間分だけ楽音の発音開
始が遅れることになる。また、前述のアタックピッチス
タート信号ＡＳ及びスラースタート信号ＳＳは、イニシ
ャルセンシング信号ＩＳの立下り時に発生するようビな
っているので、効果付与回路２０における制御も発音開
姶縛の遅れに合わせて開始される。

複音キーアサイナ１４Ｂの詳細説明は省略するが、この
キーアサイナ１４Ｂにおいても上述と同様の発音開始時
点を遅らせる配慮がなされている。

すなわち、第４図に示す単音キーアサイナ１４Ａから複
音キーアサイナ１４Ｂに割当て禁止信号ＡＳｔが与えら
れるようになっており、この信号ＡＳｉ　＆；ｆ、＋ｔ
ホイニシャルセンシング信号Ｉｓの発生に対応して発生
し、複音キーアサイナ１４Ｂにおける割当て動作を一時
的に禁止する。その結果、新たな押圧鍵が成るチャンネ
ルに割当てられることになり、発音開始が遅らされる。

第４図を参照すると、フリップフロップＡＫＱの出力が
アンド回路９１を介してオア回路３４５に与えられ、こ
のオア回路６４５の出力が割当て禁止信号ＡＳｉとして
複音キーアサイナ１４Ｂに供給されるようになっている
。従って、イニシャルセンシング信号ＩＳに対応して信
号ＡＳｉが発生する。尚、アンド回路６４４の出力がオ
ア回路６４５に入力されているが、これはタイミング合
わせのために設計上設けられたものであるにすぎない。

尚、押鍵検出部１２は第３図に示すような時分割多重化
キーデータＴＤＭを発生する方式に限らず、如何なる押
鍵検出方式を用いてもよい。また、上記実施例では単音
モードと複音モードが選択可能であるが、どちらか一方
のみであってもよい。

また、上記実施例ではタッチセンサ１１は全鍵共通であ
るが、各鍵毎にもしくは半オクターブあるいはオクター
ブ等所定音域毎に夫々独立にタッチセンサを設けてもよ
い。また、アフタータッチセンサ１１Ａの形状、材質等
は特に限定されず、要するに押鍵接続中においても鍵タ
ッチに応じた出力が得られるものであればよい。例えば
、感圧導電ゴムあるいは圧電素子、半導体圧力センサ、
光学方式を用いたもの、コイルを用いたもの、磁気作用
を用いたもの、等如何なる動作原線にもとづくセンサを
用いてもよい。

「エニー昂ニーキーオン」アルいハ「レカートニューキ
ーオン」にもとづきアフタータッチセンサ１１Ａの出力
信号のピーク値を所定期間内で検出しこれをホールドす
る場合において、必ずしも厳密なピーク値ホールドを行
なわねばならないわけではなく、要するに演奏者が鍵押
圧当初に鍵に与えた力（イニシャルタッチ）ｔ−前記所
定期間内で量的に検出するように構成されていればよい
。

また、イニシャルタッチ検出のための前記所定期間は実
施例では約１０ｍｓ　（ミリ秒）となっているが、発音
開始を遅らせてもさしつかえない程度ならどの程度でも
よい。

上記実施例ではタッチ検出信号（ボリュームｖ３、ｖ６
、Ｖ８の出力）と他の効果設定信号（ボリュ−ＡＹ１、
ｖ２、Ｖ４、ｖ５、Ｖ’ｌ）出力）トラ共通のＡ／Ｄ変
換部１７でＡ／Ｄ変換するようにしているが、タッチ検
出信号専用のＡ／Ｄ変換装置を設けてもよい。

以上説明したようにこの発明によれば、共通のセンサを
用いてイニシャルタッチとアフタータッチの両方を検出
することができるので、鍵盤回わりの構成が簡素化され
ると共に製造コストを安価にすることもできるという利
点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明のより詳細な実施例を示す電子楽器全体構成
ブロック図、第３図は第２図の押鍵検出部及びカウンタ
の詳細例を示す回路図、第４図は第２図の単音キーアサ
イナの詳細例を示す回路図、第５図は第２図各部で使用
するタイミング１言号の一例を示すタイミングチャート
、第６図は第２図のタッチセンサ、各種効果設定操作子
群、アナログ電圧マルチプレクサ及びＡ／Ｄ変換器の部
分の詳細例を示す回路図、第７図は第２図のＡ／Ｄ変換
部内の制御及び記憶部の詳細例を示す回路図、第８図は
第６図のアフタータッチセンサの出力にもとづきイニシ
ャルタッチ及びアフタータッチの両方を検出することを
示すための信号波形図、第９図は第６図及び第７図の回
路によるアナログ／ディジタル変換のための時分割状態
を示すタイミングチャート、第１０図は第６図のＡ／Ｄ
変換器の通常Ｏ（イニシャルタッチ検出時以外のときの
）動作例を示すタイミングチャート、第１１図は第６図
及び第７図におけるイニシャルタッチ検出時の主な信号
の発生状態を示すタイミングチャート、である。 ２００　、１０−・・鍵盤、２０１　・・・楽音発生装
置、２０３．１０，１１Ａ・・・タッチセンサ、２０４
−待ち時間設定回路、２０５・・・イニシャルタッチ検
出回路（ピークホールド回路）、１２−・・押鍵検出部
、１　Ｂ　−・・鍵走査用及び待ち時間設定用及びＡ／
Ｄ変換時分を動作制御用のカウンター　１４−発音割当
て回路、１４　Ａ　・・・単音キーアサイナ、２１−・
・楽音信号発生部、５６　、７７−・・ニューキーオン
検出用のアンド回路、ＡＫＱ、ＮＫＱ−・ニューキーオ
ン記憶用のフリップフロップ、Ｖ８−・・イニシャルタ
ッチ感度調整用ボリューム、１８・・・Ａ、　／　Ｄ変
換器、１０８・・・イニシャルタッチ検出データ記憶用
のレジスタ。 特許出願人　日本楽器製造株式会社

Claims (1)

1. 【特許請求の範囲】 １、複数の鍵を具える鍵盤と、この鍵盤で抑圧さ几た鍵
   に対応する楽音信号を発生する楽音発生手段と、前記鍵
   盤で押圧された鍵に関する押圧力あるいは抑圧速度ある
   いは抑圧深さ等にもとづき鍵タッチを鍵押圧持続中も検
   出するタッチセンサと、前記鍵盤における鍵の押し始め
   を検出し、この検出にもとづき押鍵開始時から所定時間
   の間待ち時間を設定する待ち時間設定手段と、この待ち
   時間設定手段によって前記待ち時間が設定されている間
   に前記タッチセンサで検出された鍵タッチヲ宗す信号に
   もとづきイニシャルタッチに応じた信号を検出するイニ
   シャルタッチ検出手段とを具え、前記楽音発生手段で発
   生する楽音の音高、音色、音量のうち１または複数を前
   記イニシャルタッチ検出手段の出力に応じて制御し、か
   つ前記楽音発生手段における楽音の発音開始を前記待ち
   時間分だけ遅らせるようにしたことを特徴とする４子楽
   器のタッチレスポンス装置。 ２、前記イニシャルタッチ検出手段は、前記待ち時間設
   定手段によって前記待ち時間が設定されている間に前記
   タッチセンサから出力される前記鍵タッチを示す信号の
   ピーク値を検出してホールドし、ホールドした信号と前
   記イニシャルタッチに応じた信号として出力するもので
   ある特許請求の範囲第１項記載の電子楽器のタッチレス
   ポンス装置。 ６、前記タッチセンサは、前記誕タッチを示すアナログ
   信号を出力するものであり、前記イニシャルタッチ検出
   手段は、前記待ち時間中に前記タッチセンサから出力さ
   れるアナログ信号をディジタル信号に変換しかつそのピ
   ーク値をホールドするものである特許請求の範囲第２項
   記載の電子楽器のタッチレスポンス装置。 ４、前記イニシャルタッチ検出手段は、前記タッチセン
   サから出力されたアナログ信号の感度を調整する可変調
   整手段と、カウンタ及びデイジタル／アナログ変換器及
   びアナログ比較器を含み、前記カウンタの出力を前記デ
   ィジタル／アナログ変換器でアナログ信号に変換し、前
   記アナログ比較器で前記可変調整手段の出力信号と前記
   ディジタル／アナログ変換器の出力信号とを比較し、前
   記待ち時間中に前記比較器の出力にもとづき前記ディジ
   タル／アナログ変換器の出力信号の値が前記可変調整手
   段の出力信号の値に達するまで前記カウンタを逐次カウ
   ントアツプするｒナログ／ディジタル変換回路と、前記
   待ち時間の終了時に前記カウンタの内容をホールドする
   レジスタとを具えるものである特許請求の範囲第６項記
   載の電子楽器のタッチレスポンス装置。 ５、前記待ち時間設定手段は、前記鍵盤で新たな鍵が押
   圧されたことを検出するニューキー検出手段と、このニ
   ューキー検出手段による新たな鍵押圧検出にもとづき前
   記所定時間の計時動作を行なうタイマ手段とを含むもの
   である特許請求の範囲第１項乃至第４項記載の電子楽器
   のタッチレスポンス装置。