JPS5865496A - デイジタルデ−タ設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、ディジタル処理式の電子楽器あるいはその
他のディジタル機器におけるディジタルデータ設定処理
に関する。

ディジタル処理式電子楽器においては、音量、ビブラー
トスピード、ビブラート深さなど各種制御要素の制御量
はディジタル量で与えることが要求される。そのため従
来は各種制御要素に対応しテティジタルデータを直接設
定するためのディジタル設定器と個別に設けていた。し
かし、ディジタル設定器で制御量の範囲と分解能とを十
分にとるには極めて多数の接点が盛装であり、従来はそ
のようなディジタル設定器を各種制御要素に対応して多
数段けねばならなかったため、製造コストが高価となる
と共に配線数の増大をもたらしかつ広い取付スペースが
必要であった。このような問題を克服するには、データ
設定器としてアナログＩｔ比設定ボリュームを用い、こ
のボリュームの出力電圧をディジタル変換してディジタ
ルデータを得る方法が考えられる。しかし、各ボリュー
ム毎にアナログ／ディジタル変換器を設けるとなると、
製造コストが高価となると共に広Ｃ１回路スペースがや
はり必要となる。

この発明は上述の点に鑑みてなされたもので、複数のア
ナログ信号設定手段を具え、その出力信号を１台のアナ
ログ／ディジタル変換器によって時分割的にディジタル
データに変換することにより、製造コスト及び配線数及
び取付スペース及び回路スペースを節約したディジタル
データ設定装置を提供しようとするものである。

ところで、アナログ信号設定手段の設定用つまみを急激
に操作した場合、アナログ／ディジタル変換器が入力ア
ナログ信号の急激な変化に直ちに追従して出力ディジタ
ルデータの値を急激に変化させ斥とすると、用途によっ
ては不都合が生じることがある。特に４子楽器における
ディジタルデータ設定装置においてそのような急激な設
定データの変化が起った場合、様々な不都合の原因とな
る。例えば、制御要素が音量の場合は、好ましくない急
＃な音量変化もしくはクリックをもたらし、また、制御
要素がビブラートスピードあるいはトレモロスピード等
の効果制御要素である場合は、栗音効果の急激な変動を
もたらし、かえって不自然である。また、特に、電子楽
器においては鎚盤演奏中に設定用つまみを操作すること
があるため、奏者の意志に反した急激な操作も起り易く
、上述のような問題も起り易い。りた、設定用つまみの
急激な操作に限らず、アナログ信号にノイ′ズがのった
場合も上述と同様な問題が起る。特に誕タッチ七ンサの
出力信号をディジタル変換する場合、センサ出力はもと
もとが小出力であるのでこれを増幅してからディジタル
変換するようにしているため、小さなノイズでも大きな
影ｅ′ｔ−及ぼす。

上述の点に鑑みて、この発明は、複数のアナログ信号設
定手段を具え、その出力信号全１倉のアナログ／ディジ
タル変換器によって時分割的にディジタルデータに変換
するものにおいて、今回求めるディジタルデータの前回
求めたディジタルデータに対する変化量を所定値以内に
抑えるように上記アナログ／ディジタル変換、器を制御
することにより、設定値の急激な変動を抑止したディジ
タルデータ設定装置を更に提供しようとするものである
。

以下添付図面を参照してこの発明の実施例を詳細に説明
しよう。

発明の基本構成を示す実施例の説明 第１図において、ＶＲＩ乃至ＶＲｎはアナログ成圧設定
用のボリュームであり、各種の制御要素に対応して複数
個設けられている。このボリュームＶＲＩ乃至ＶＲｎの
つまみ（図示せず）をマニュアル操作して可変抵抗の値
を調整することにより所望のアナログ成田値を夫々設定
する。各ボリュームＶＲＩ乃至ＶＲｎで設定されたアナ
ログ成田はアナログ電圧マルチプレクサ２００に並列的
に入力される。アナログ電圧マルチプレクサ２００は、
サンプリング制御回路２０１から与えられる制御信号に
応じて各ボリュームＶＲＩ乃至ＶＲｎの出力電圧を時分
割的に順次サンプリングし、それらを共通の出力ライン
に多重化して出力す゛る。

アナログ／ディジタル変換器２０２は、アナログ電圧マ
ルチプレクサ２００から与えられたアナログぼ圧をディ
ジタルデータに変換するものである。

メモリ２０６−１乃至２０ｔ−ｎは各ボリュームＶＲＩ
乃至ＶＲｎに対応して設けられており、アナログ／ディ
ジタル変換器２０２で変換された各ボリュームＶＲＩ乃
至ＶＲｎの設定値に対応するディジタルデータを夫々記
憶する。マルチプレクサ及びデマルチプレクス制御回路
２０４は、第′の機能として、アナログ／ディジタル変
換器２９２から時分割的に出力される各ボリュームＶＲ
１乃至ＶＲｎの設定値に対応するディジタルデータを所
定のメモリ２０３−１乃至２０３−Ｈに振分ける機能（
デマルチプレクス機能）を来たす。

そのため、サンプリング−回路２０１から制御回路２０
４にサンプリング制御信号が与えられており、マルチプ
レクサ２００におけるアナログ電圧の時分割的サンプリ
ングに同期してアナログ／ディジ声ル変換器２０２の出
力ディジタルデータを所定のメモリ２０３−１乃至２０
３＝ｎに振分けるようにしている。谷メモリ２０３−１
乃至２０３−ｎに記憶されたディジタルデータが、各制
御要素の設定値を示すデータとして出方される。

アナログ／ディジタル変換器２０２は、−例として、前
回のサンプリングタイミングで求めたディジタルデータ
に対して今回のサンプリングタイミングでサンブリ、ン
グしたアナリグ値に対応する微小値を加算または減算す
ることにより今回のサンプリング値に対応するディジタ
ルデータを求める型式のものである。すなわち；ディジ
タルデータを記憶するデータレジスタ２ｏ５と、このデ
ータレジスタ２０５に記憶されているディジタルデータ
の値をアナログ電圧に変換するディジタル／アナログ変
換回路２０６と、このディジタル／アナログ変換回路２
０６の出力電圧とマルチプレクサ２００から与えられる
アナログ電圧とを比較する比較器２０７と、この比較器
２０７の出力に応じてデータレジスタ２０５の内容を加
減！　制御するデータレジスタ制御回路２０８とを含ん
でいる。

また、マルチプレクサ及びデマルチプレクス制御回路２
０４は、第２の機能として、マルチプレクサ２００にお
けるアナログ′域圧の時分割的サンプリングに同期して
メモリ２０３−１乃至２０３−ｎの記憶データを時分割
的に読み出し、多重化してアナログ／ディジタル変換器
２０２に与える機能（マルチプレクス機能）を果たす。

成るボリュームＶＲＩ乃至ＶＲｎに関するアナログ電圧
サンプリングタイミングに同期してそのボリュームに対
応するメモリ２０５−１乃至２０３−　ｎからディジタ
ルデータを読み出し、アナログ／ディジタル変換器２０
２に与える。変換器２０２では、制御回路２０４を介し
てメモリ２０ｔ−１乃至２゜５−　ｎから与えられたデ
ィジタルデータ（前回サンプリングタイミングで求めた
データ）を制御回路２０８を介してデータレジスタ２０
５にロードする。こうしてレジスタ２０５にロードされ
た前回サンプリングタイミングで求めたディジタルデー
タはディジタル／アナログ変換回路２０６でアナログ４
圧に変換され、今回サンプリングされたアナログ電圧と
比較器２０７で比較される。

制御回路２０８は、比較器２０７の出力に応じてデータ
レジスタ２０５の内容に対して所定値を加算もしくは減
算する制御を行なう。その結果、データレジスタ２０５
に記憶されたディジタルデータの値が変化し、マルチプ
レクサ２００から与えられたアナログ電圧に対応する値
に近づく。ここで、ｌサンプリングタイミングにおいて
比較器２０７の両入力電圧が一致するまで上記加算また
は減算を繰返し実行させるようにするならば、入力アナ
ログ電圧の変化に直ちに追従したディジタル変換を行な
うことができる。他方、１サンプリングタイミングにお
けるディジタルデータの変化ｔを所定値以内に抑えるよ
うにするには、ｌサンプリングタイミングにおける上記
加算または減算の回数を所、定回数以内に制限するよう
にすればよい。サンプリング制御回路２０１から制御回
路２０８にはサンプリングタイミングに応答した信号が
与えられるようになっており、この信号に応じて各サン
プリングタイミング毎に所定の制御を行なう。制御回路
２０８による上述のような制御によって１サンプリング
タイミング分のディジタル変換操作が終了すると、デー
タレジスタ２０５の内容が制御回路２０８及び２０４を
介して所定のメ％９２０６−１乃至２０３−ｎに取り込
まれる。

尚、配線及び制御回路の節約のために、アナログ／ディ
ジタル変換器２０２とメモリ２０５−１乃至２０３−ｎ
との間のディジタルデータの授受はシリアル形式で行な
うのが好ましい。

より詳細な実施例の全体構成説明 次に、この発明を適用し良電子楽器のより具体的な実施
例につき第２図以降の図を参照して説明する。第２図は
、第３図以降に分割して示された電子楽器の各詳細部分
の関連を大まかに示す全体構成ブロック図である。鍵盤
１０は楽音の音高（音名）を選択するための複数の鍵を
具えている。

タッチセンナ１１は６鍵のタッチを検出して鍵タッチに
対応する出力信号を生じるものである。押鍵検出ｌ１１
２は鍵１１ｉ１０で押圧された鍵を検出し押圧鍵を示す
情報ＴＤＭを出力する。この押鍵検出部１２ては６鍵に
対応するキースイッチを走査するようになってお多、そ
の丸めにカウンタ１６の出力が利用される。発音割当て
回路（キーアサノナ）１４は押圧鍵に対応する楽音を限
られ走数の楽音発生チャンネルのいずれかに割当てて発
生方せるためのものであり、一実施例として単音キーア
サイナ１４Ａと複音キーアサイナ１４Ｂとを含んでおり
、この電子楽器を単音モードまたは複音モードのどちら
か一方で選択的に動作させることができるようになって
いる。そのえめに発音割当て回路１４に関連して単音モ
ード選択スイッチＭ　ＯＮ　Ｏ−Ｂ　Ｗが設けられてお
り、腋スイッチ麗ＱＮＯ−８Ｗがオンのとき単音モード
選択信号ＭＯＮＯとして＠１”が該回路１４及びその他
必賛な回路に与えられてこの電子楽器が単音モードで動
作するようになっている。スラー効果選択スイッチ８Ｌ
−ｍＷはスラー効果を選択する丸めのスイッチであり、
該スイッチ５Ｌ−ＩＷがオンのときスラーオン信号８Ｌ
ＯＮとして＠ｌ”が発音割当て回路１４に与えられ、ス
ラー効果が可能になる。この実施例においてスラー効果
とは、単音毫−ドでこの電子楽器が動作しているときに
押圧鍵がレガート形式で変更され九（古い押圧鍵を完全
に離鍵する前に新しい押圧鍵を押圧する）場合、発生楽
音のピッチを古い押圧鍵のピッチから新しい押圧鍵のピ
ッチへと滑らかに変化させることをいう。

各種効果設定操作子評１５は、ビブラート、イニシャル
タッチコントロール、アフタータッチコントロール等の
各種効果の制御要素（時間、スピード、レベル等）の制
御量を設定する丸めの可変操作子を夫々具えてお９、そ
こにおいて、タッチコントロール用の制御要素に対応す
る操作子はタッチセ／す１１の出力信号の感度を調整す
るようになっている。各種効果の一例を示せば、ピッチ
コントロール関係が、「ビブラート」、「ディレィビブ
ラート」、「アタックピッチコントロール」、「アフタ
ータッチビブラート」及び前述の「スラー」などであす
、レヘルコントロール関ｉがｒイニシャルタッチレベル
コントロールＪ、ｒ７フタータツチレベルコントロール
」、［エンベロープのサスティン時間制御Ｊなどである
。「ディレィビブラート」は楽音の発音開始時から成る
時間経過後にビブラートを徐々に付与する効果であり、
「アタックピッチコントレール」は楽音の立上り時にお
いてビブラートを付与する効果である。こ■実施例では
、「アタックピッチコントロール」（１丁鍵タツチに応
答して（好ましくはイニシャルタッチに応答して）制御
されるようになっている。

「アフタータッチビブラート」は鍵タツチｌｌｌ１Ｋ持
絖的押圧状履にお轄る鍵タッチに応答してビブラートを
制御するものである。［イニシャルタッチレベルコント
ロール」は鍵を押し下けたときＯっまり押圧当初の鍵タ
ッチ（これをイニシャルタッチという）Ｋ応じて楽音の
レベルを制御すること、「アフタータッチレベルプント
ロール」は持続的抑圧状１１における鍵タッチ（これを
アフタータッチという）に応じて楽音のレベルを制御す
ること、である。イニシャルタッチ及びアフタータッチ
に応じ九制御は音高（ピッチ）、音量（レベル）のみな
らず音色その他の楽音１１票に対しても行なえる。

この実施例では、操作子詳１５から出力される各操作子
に対応する設定データはアナログ電圧で表わされてお９
、アナログ電圧！ルテプレクナ１６でこれらのアナログ
電圧を時分割多重化する。アナログ／ディジタル変換（
以下単にム／Ｄ変換という）部１７は、ム／Ｄ変換器１
８と制御及び記憶部１９とを含んでお〕、マルチプレク
スされ九アナログ電圧をＡ　／　Ｄ変換すると共に、デ
ィジタル変換された各操作子の設定データを夫々記憶し
、デマルチプレクスする。マルチプレクサ１６における
時分割多重化とＡ　／　Ｄ変換部１７における制御のた
めにカウンタ１６の出力が利用される。

この実施例ではイニシャルタッチとアフタータッチの検
出を共通のタッチセンナを用いて行なうようにしている
。すなわち、タッチセンサ１１としてアフタータッチ検
出可能なものを用い、このタッチセンサ１１の出力信号
な鍵押圧開始時から所定時間の間イニシャルタッチ検出
のために選択し、選択したタッチセン？出力信号にもと
づいてイニシャルタッチを検出するようにしている。例
えば、鍵押圧開始時から所定時間の間選択したタッチセ
ンサ出力信号のピーク値をホールドし、このピーク値を
イニシャルタッチ検出信号として用いる。そのために、
鍵押圧開始時から所定時間（例えば人間の聴覚でははと
んど無視できる程度の１０ｍ５ｉ１度の時間）の間発音
割当て回路１４からイニシャルセンシング信号！Ｓを出
力し、この信号ＩＬＫよってマルチプレクサ１６及びム
／Ｄ変換部１７を制御してこの間は専ら上述のイニシャ
ルタッチ検出を行なうようにしている。同時に、発音割
当て１路１４では、イニシャルセンシング信号１ｇを出
力する間は楽音の発音開始を遅らすようにしている。こ
れ社、イニシャルタッチが検出される前に発音開始され
るのを禁止し、発音開始と同時にイニシャルタッチコン
トロールヲ施スようにするためである。尚、前述の過多
、この実施例ではアタックピッチコントロールもイニシ
ャルタッチに応じて行なわれる。

効果付与回路２０は、ピッチコントロール関係の各種効
果を付与する丸めの回路であり、ビブラート、ディレィ
ビブラート、アタックピッチコントロール、及びア７タ
ータッチビプツー）Ｋｌｌては楽音周旋数を変調する丸
めの変調信号ＶＡＬを出力し、スラー効果に関してはス
ラー効果を付与しえ秦音周皺数情報Ｂｌｏｃを出力する
。ム／Ｄ変換Ｉ！１７から出力される舎種効果設定繰作
子の設定データのうちピッチコントロール関係Ｏ設定デ
ータが効果付与回路２０に与えられ、レベルコントロー
ル関係の設定データは楽音信号発生部２１に与えられる
。発音割当て回路１４から効果付与回路２０にはアタッ
クピッチスタート信号ムＳとスラースタート信号８８及
び単音モードのときの押圧鍵を示すキーコードＭＫＣが
与えられる。尚、単音キーアサイナ１４Ａにおいては押
圧鍵の中の単−鍵（例えば最高１九社最低押圧鍵）を選
択して単音モード用の押圧鍵キーコードＭＫＣとして出
力するようになっている。

アタックピッチデータＲＯＭ（リードオンリメモリの略
）２２には、アタックピッチコントロールを付与すべき
各種音色に対応してアタックピッチ制御データムＰ８．
ムＰｉ、ＡＰ’）ＣＲを夫々予じめ記憶している。アタ
ックピッチコントロールは、例えば各音色に適し丸態様
で制御が行なわれるようになっており、管楽器の吹き始
めのピッチの乱れを表現できることから特に管楽器系音
色に適した効果である。その丸め、音色選択スイッチ２
ろで選択され丸音色に応じてその音色に適したアタッタ
ピッチスントロールを！Ｊ！現し得る値をもつ制御デー
タムｐｓ、ムＰＲ，ムＰ鳶ＲをＲＯＭ２２から読み出す
ようになっている。アタックピッチの制御履様を抜足す
る要素は、初期の（音の出始めの）ピッチずれの深さと
、ピッチずれＯ＃ｌさの時間的変化を示すエンベロープ
と、ピッチずれの繰返し馬披数である。初期のピッチず
れの深さすなわちアタックピッチの初期値は、前述のイ
ニシャルタッチ検出データに応じて設定される。

詳しくは、音色に対応するアタックピッチ初期値係数デ
ータムＰＢＫよってイニシャルタッチ検出データをスケ
ーリングすることによ）イニシャルタッチ及び音色に応
じえアタックピッチ初期値を設定する。ピッチずれの＃
Ａさの時間的変化を示すエンペ霞−プ拡、アタックピッ
チエンベロープレートデータムｐｉｃｉ４ｃよって設定
される。ピッチずれの繰返し周皺数拡アタックピッチレ
ートデータムＰ凰によって設定される。

効果付与−路２０は、アタックピッチスタート信号ム８
が与えられ九とき上述のような各データにもとづいてア
タックピッチコントロール用の変調信号ＶＡＬの形成を
開始し、その後、通常のビブラートあるいはディレィビ
ブラートあるいはアフタータッチビブラートのための変
調信号ＶＡＬを形成する。変調信号ＶＡＬを形成するた
めに効果付与回路２０では、変調周波数及び変調の深さ
の制御が容易になるような工夫が施されている。

を九、効果付与回１１２０では、スラースタート信号Ｓ
Ｓが４見られ九とき単音モード用押圧鍵の楽音周波数情
報ＳＫＣを古い押圧鍵に対応する値から新たな押圧鍵に
対応する値まで滑らかに変化させる処理を行なう。新丸
な押圧鍵は発音割当て回路１４から与えられる単音モー
ド用押圧鍵キーコードＭＫＣＫよって示されている。

楽音信号発生部２１では、単音モード時は効果付与回路
２０から与えられる単音モード用の楽音周波数情報８Ｋ
ＣＫもとづき楽音信号を発生し、複音モード時は発音割
当て回路１４（ＩＩ音キーアサイ：ｔ−１４Ｂ　）から
与えられる複数の各チャンネルに割断てられ九押圧鍵を
示すキーコードＰＩＣＣＫ４とづ１１１［数のチャンネ
ルで楽音信号を夫々発生する。これらの楽音信号は、変
調信号ＷＡＬＫ応じてその周波数（ピッチ）が変調され
、かつム２１変換１１１７からのレベルコントロールデ
ータに応じてその音量レベルが制御される。更に、これ
らの楽音信号には音色選択スイッチ２６で選択された音
色が付与され、ナウンドシステム２４に与えられる。

次に、＃Ｉ２図各部の詳細例について説明する。

押鍵検出部及び単音キーアサイナの説明［Ｉ３図には押
鍵検出部１２及びカラン！１６の詳細例が示されてお９
、第４図には単音キーアサイナ１４ムの詳細例が示され
ている。カウンタ１６は、２相めシステムクロックパル
スφ１．φｍＫよって制御される１６ステージ／ｌビツ
トのシフトレジスタ２５と、１ビット分の半加算器２６
と、シフトレジスタ２５の内容を定期的ｆ／Ｃ５ッチす
るラッテ−路２７とを含み、シリアル演算によってカウ
ント動作を行なう。このカウンタ１３に限ラス、以下で
説明する詳細例にシいては随所でシリアル演算が用いら
れ、回路構成の節約に寄与している。

押鍵検出部１２は、鍵盤１ｏの６鍵に対応するキースイ
ッチをマトリクス状に配列したキースイッチマトリクス
２８と、このマトリクス２８における半オクターブ毎の
入カンインに走査信号を供給するデコーダ２９と、この
マトリクス２８における各半オクターブ内の６つの各音
名に対応する出力ラインの信号を多重化するマルチプレ
クサ６゜とを含んでいる。キースイッチマトリクス２８
は高音側のキースイッチからＪ［ｌＫ走査されるように
なっており、単音キーアナイナ１４Ａでは最高押圧鍵を
単音モード用の押圧鍵として選択するようになっている
。

キースイッチマトリクス２８におけるｌ鍵分の走査Ｑｒ
ｉｒＪ換言すれば単音キーアサイナ１４ムにおけるｌ鍵
分の処理時間（これを１キータイムといりことにする）
は第５−に示すように３２債のタイムスロットから成る
。ｌタイムスロットの長さはシステムクロックパルスφ
鳳、φ：の１周期に対応し、例ｔげ０，５１１ｍである
。従って、１キータイムの長さはｌａｍｓである。この
ｌキータイム内の各タイムスロットあるい社区関に周期
して様々な処理が制御されるようになっている。その丸
めに、ＪｌｌＩ５１１に示すような各種Ｏタイミング信
号が図示しないタイ電ング信号発生回路で発生され、様
々′＆回路に供給されるようになっている。３２１１０
タイムスロツｌ）各々は１６１１ｓの周期で繰返しあら
れれる。ｌキータイム内における個々のタイムスロット
を区別する丸めに発生順序の早い方から順番に第１乃至
第１タイ＾スロツトということにする。各種タイミング
信号の発生タイミング及び発生周期及びパルス幅を一目
瞭然にする丸めに、以下の法則で各タイミング信号に符
号をつけるものとする。例えばｒｌｙ８Ｊのように文字
ｒｙＪを挾んで前後に数字が記されている場合社、前＋
１１０数字＃ｉｌキータイムＫＴｈいてパルスが最初に
発生するタイムスロット頴位を示し、後者の数字はパル
スが繰返し発生する周期をタイムスロット数で示してい
る。例えば信号ｌｔ８は、第５図に示すように最初は第
１タイ＾スロツトて発生し、以後は８タイムスロツト毎
に、つｔり第９、第１７、第６タイムスロツトで夫々パ
ルス（＠１′″）が発生する。次に、ｒｌｙ８８Ｊのよ
うに末尾に文字［Ｊが追加されているものは、パルス幅
がｌタイムスロット幅全部でＦｉなく、ｌタイムスロッ
トのａ半でつまりクロックパルス−意のパルス幅に同期
して発生することを意味する。また、ｒｌＴ８」のよう
に、文字１Ｔ」を挾んで前後に数字が記されている場合
は、前者の数字によって示されるタイムスロット順位か
ら後者の数字によって示されるタイムスロット順位まで
パルス（＠１″′）が持続して発生するものとし、かつ
その周期＃′ｉ３２タイムスロットであるとする。例え
ば信号ＩＴ８は第１タイムス四ツトから第８タイムスロ
ツトまでの区間で持続的に発生する８タイムスロット分
のパルス幅をもち、かつｌタイムスロットの周期で繰返
し発生する。また、「ｌテロｙ８」のように、パルス幅
表示ｒｌ　Ｔ　６Ｊ　０次に文字ｒｙＪと数字が続く場
合は、文字ｒｙＪＯ次に記された数字によってヤ返し局
部をタイムスリット数によって示している。例えば信号
１６ｙ８は、最初に第１タイムスロツトから菖６タイム
スロツトまでの６タイムスロット幅で発生し良パルスが
８タイムスロット分Ｏ繰返し周期で、つｔＳＳｅ２至第
１４タイムスロツトまで、及び第１７乃至第四タイムス
ロットまで、及び第５乃至第（資）タイムスロットまて
Ｏ各区間でパルス発生することを意味する。

１墨３図において、加算器２６０人カムにはシフトレジ
スタ２５の最終ステージの出力９１６が加えられ、入力
ｃｉにはオア回路６１を介して信号１７ｙ３２が与えら
れる。従って、信号１７　ｙ　３２が１″となる第１７
タイムス四ツトＫＴｈいてシフトレジスタ２５０最終ス
テージ出力に１″が加算されるととになる。入カム及び
ＣＩが共に＠１”でキャリイアウド信号が生じるとき、
キャリイアウド出力Ｃ・＋１は演算タイヤングよ）も１
タイムスロツト遅れて＠ｌ”となるものとする。Ｃ・０
次に付加し丸記号＋１ｔｉｌタイムスロッ）０遍れを示
す。以下で出てくる加算器のキャリイアウド出力Ｃ・＋
１はすべて演算タインングよりもｌタイムスロットの遅
れがあるものとする。尚、加算出力８には遅れがないも
のとする。キャリイアウド出力Ｃ，＋１はアンド回路ｓ
２及びオア回路６１を介して入力Ｃｉに戻される。従っ
て上位ビットに対してキャリイアウド信号を加算するこ
とができる。

加算器２６の出力ａＯ信号はアンド回路６６を介してシ
フトレジスタ２５に入力され、１６タイムスロツト遅嶌
後に入カムに戻される。アンド四路６６の他の入力に加
えられている信号ｚ１は通常は”１′″である。以上の
構成によりて信号１７　ｙ　３２をカウントクロックと
してｌキータイム（３２タイムスロツト）毎に１カウン
トアツプするシリアル演算が実行される。従りて、第１
７タイムスロツトにかいてシフトレジスタ２５の最終ス
テージから出力される信号がカウント値の最下位ビット
であり、そのとき各ステージには最終ステージから第１
ステージにさかのぼりて順次上位ピッ）Ｏカウント値が
夫々保有されている。第１７タイムスロツ）０１６タイ
ムス四ツト後の第１タイムスロツトにおいても同様にシ
フトレジスタ２５０最員ステージから第１ステージまて
Ｋは最下位ビットから最上位ビットまでのカウント値が
並んでいる。従って、第１タイムスロツトの前半で発生
する信号ｌｙ　３２１！　Ｋよってシフトレジスタ２５
Ｃ）第７ステージ出力Ｑ７乃至最終ステージ出力Ｑ１６
をラッテ回路２７にラッチすることにより、１０ビツト
のｊ１列２違カウント値が得られる。崗、信号ＩＦ１６
０タイ電ングすなわち第１及び菖１７タイムスロツトに
おいてアンド回路墨２を動作不能にしているが、これは
最上位ビットのキャリイアウド信号が最下位ビットに加
算されないようにするえめである。

カウンタ１墨における下位７ビツトのカウント値が鍵走
査及び多重化のために利用される。そのうち下位４ピツ
）ａ４．；ｗ３．＊２．酊によって鍵の音名（ｌオクタ
ーブ内の音名）を指定し、上位３ピツ）　１３．１！、
ＩＩＩによりてそ０鍵が所属するオクターブを指定する
。ラッチ回路２７にラッチされ九カウント値のうちビッ
トＢ３　、　Ｂ２　。

Ｂｌ、Ｎ４はデコーダ２９でデコードされ、キースイッ
チマトリクス２８における半オクターブ毎の入力ライン
に走査信号を４える。ま九、下位ピッ）Ｎ３．Ｎ２．Ｎ
ｌはマルチプレクサ６０に与えられ、キースイッチマト
リクス２８における各半オクターブ内の６本の出力ライ
ンの信号を時分割多重化する。こうして、マルチプレク
ｔ６０からは６鍵の押圧または離鍵を示す時分割多重化
されたキーデータ’ｒＤｌｌＩが６鍵の走査に対応して
出力される。時分割多重化キーデータＴＤＭＦｉ現在走
査中の鍵が押圧されていれば＠１”で６９、押圧されて
いなければ＠Ｏ瀞である。

ラッチ回路２７にラッチされたカウント値Ｂ３〜訂が変
化する毎に走査すべき鍵が切換わるので、１鍵分の走査
時間は第５図に示すように第１タイムスロツトから第ｎ
タイムスロットまでの３２タイムスロツトであシ、この
間１鍵分のキーデーク丁ＤＭが持続して出力される。前
述の通シ、■鍵分の走査に費する１キータイムは１６μ
Ｓでめるので、ｌ走査ナイクルすなわちカウント値１３
〜訂が１巡する時間線約２ｍ島（寓１６Ｊ１１　ｘ　２
’　）である。

キースイッチマトリクス２８では高音順に走査が行なわ
れるようにｔｋ−）でいる。すなわち、カウント値ｉ】
〜胃］が小さいｈど高音にな）大きいはと低音になるよ
うにその所定の値に対応して６鍵が順次割当てられてお
夛、カウント値１３〜Ｎ１が増すに従って高音側から順
次低音側に走査が移行するようになっている。カウンタ
１墨における下位７ビツトのカウント値（１３〜罰）は
現在走査中Ｏ鍵すなわち時分割多重化キーデータＴＤＭ
Ｋ対応する鍵を表わすコード信号すなわちキーコードＫ
Ｃである。しかし、カウンタ１２Ｓのカウント値ｉ】〜
罰をそのｔｔ用いえキーコードＫＣは高音鍵はどその値
が小さく、低音鍵などその値が大きい。キーコードの下
位２ビツトを下位桁に無＠に繰返し付加してキーコード
を周線数情報に変換する鳩舎、高音鍵になる糎ど中−コ
ード０値が大きくならないと不都合が生じるので、カウ
ンタ１６から出力されるキーコードＫＣを反転し九本の
を正式なキーコードｌ［ｃとしてキーアサイナ１４Ａ、
１４ｍで用いるようにしている。

正式なキーコードＫＣと６鍵との関係は例えば次表のよ
・うになっている。キーコードＫＣは上位３ビツトのオ
クターブコード１１３，１１２．Ｂｌと下位４ビツトの
ノートコードＮ４．Ｎ３．Ｎ２．Ｎｌとから成る。

第１表 Ｃ 崗、シフトレジスタ２５の第７乃至最終ステージ内に記
されえ表示は第１及び第１７タイムスーツトのとＩＯ各
ステージＯ重みを示している。すなわち、このと自第１
０乃至最終ステージ（ＱＩＯ〜Ｑ１６）Ｋａ前述の通９
カウント値の下位７ビツト１３〜Ｎ１が入っている。ま
え、第７乃至第９ステージ（Ｑ７−９９）には、時間表
示にして約８ｔｎｓ、約４鵬畠及び約２１１１１０重み
のビットが入りている。これらの時間表示はカウンタ１
墨がリセットされえときからそれらのビットに＠ｌ”が
立つ壕での時間を示している。後述のように、カウンタ
１６をタイマとして用いるときこれらの時間表示ビット
を利用する。これらの時間表示ビットはキーコード１１
３〜）ＩＩと共にラッチ−路２７にラッチされる。

第４図において、単音キーアサイナ１４ムは第９タイム
スロツトを起点にして６鍵の時分割多重化キープ−タテ
ＤＭＫ―する処理を行なうようにしている。七〇丸め、
第３１１のマルチプレクサＪＳＯから出力され九時分割
多重化キーデータ’ｒＤＭｔｊ第４図のラッチ回路６４
に入力され、信号９ｙ３２によって第９タイムスロツト
に同期してラッチされる。従ってラッチ回路４１４から
はキーデータＴＤＭを８タイムスロツト遅砥したものが
出力される。一方、第１タイムスロツトのときにシフト
レジスタ２５（第３図）の最終ステージ（Ｑ１６）から
出力されるキーコードＫＣの最下位ピッ）Ｎｌは、８タ
イムスロツト後の第９タイムスロツトでは第８ステージ
（Ｑ８）にシフトされてきている。

そこで、ラッチＥＷｔ６４（８４図）におけるキーデー
タＴＤＭの遅砥に同期させるため、シフトレジスタ２５
（第３図）の第８ステージ（Ｑ８）の出力をシリアルキ
ーコードＫＣ（９〜）として取り出し、第４図の単音キ
ーアナイナ１４Ａに供給するようにしている。このキー
コードＫＣ（９〜・）ば第９タイムスロツトから第１５
タイムスロツトま°　での間で下位ビットから順番に各
ピッ）　Ｎｌ　。

Ｎ２．Ｎ３．Ｎ４，１１１．１２．１３が並んでいる。

このキーコードＫＣ（９〜）は第４図のインバー・タロ
５で反転され、前述の通シの正式のキーコードＫＣがシ
リアル形式で該インバータ６５から出力される。

第４図において、単音キーアサイナ１４ムは主に次０３
つの機能を実行する。その１つは、最高押圧鍵のキーコ
ードＫＣを選択することであり、もう１つは、新たな押
鍵を検出することであり、もう１つは、新たな押鍵が検
出されたとき一定時間の間断たな押圧鍵に関する処理を
禁止しその間でイニシャルタッチの検出を可能にするこ
とである。新九な押鍵の検出は、すべての鍵が離鍵され
ている状態から初めて何らかの鍵が押圧され九場合（こ
れをエニーニエーキーオンという）と、何らかの鍵が押
圧されている状態からレガート形式で新丸な押圧鍵に変
更され九場合（これをレガート二二一キーオンという）
とを区別して行なうようＫなっている。エニーニエーキ
ーオンが検出され友場合はフリップフロップＡＫＱがセ
ットされ、レガートニエーキーオンが検出され九場合は
フリップフロップＮＫＱがセットされる。ニエーキーオ
ン検出によって７リツプフロツグムＫＱまたはＮＫＱが
セットされ九とき第３図のカウンタ１６をタイマとして
動作させ、一定時間（約ＩＱｍｓ）の間イニシャルセン
シング信号Ｉｇを出力する。

この興新友な押圧鍵に関する処理を禁止し、前記一定時
間が終了したときアタックピッチスタート信号Ａ８ある
いはスラースタート信号Ｓ８を発生してアタックピッチ
あるいはスラーの制御を開始させる。最高押圧鍵キーコ
ードレジスタ３６は最高押圧鍵のキーコードＸＫＣを暫
定的に記憶するためのものであり、単音キーコードレジ
スタ３７は単音モードで発音する押圧鍵のキーコードＭ
ＫＣを記憶する丸めのものである。前記一定時間が終了
し九ときレジスタる６のキーコードＸＫＣがレジスタ６
７にロードされるようになっている。従って、新九な押
鍵があ−）えとき直ちに単音モード用の押圧鍵キーコー
ドＭＫＣが変化するのではなく、前記一定時間の後に変
化する。

各７リツプ７０ツブＸＩＱ、ＭＫＩ、ＭＫ２゜ＡＫＱ　
、ＮＫＱ　、ＴＭ６１ｄタイミング信号６ｙ８（第５図
参照）によって入力信号をロードし、信号１ｙ８（第５
図）Ｋ同期して出力を切換える。

従って、ロードし良信号は信号１ｙ８０発生タイムスロ
ット（第１ｔ九は第９１えは第１７１えは第６タイムス
ロツト）から８タイムスロツトの間持続的に出力される
。

フリップ７０ツブＸＫＱｉｉ、１走査サイクルにおいて
何らかの押圧鍵が検出され九ことを示すためのものであ
る。ラッチ回路６４から出力されるキーデータＴＤＭが
１１”のとき、アンド回路る８及びオア回路４０を介し
てこの７リツプ７０ツブＸＫＱＫ”　１　’″がロード
される。この７リツプフロノプ］［ＫＱＯ＠ｌ”はアン
ド回路６９及びオア１路４０を介してホールドされる。

ｌ走査ナイクルが終了し九ときインバータ４１０出力が
＠０”となり、アンド回路６９が動作不能となって７リ
ツプ７０ツブＸＫＱがリセットされる。第３図のラッチ
回路２７から出力されるカウント値の下位３ビツトＮ３
　、Ｎ２　、）ｉｌがアンド（ハ）路４２に入力され、
上位４ビットｉゴ、Ｂ２．１１．）１４がアンド回路４
ａに入力されている。アンド回路４２の出力信号Ｎ７及
びアンド回路４６の出力信号Ｂ１５が第４図のアンド回
路４４に入力される。１走査サイクルの終了時にはカウ
ント値１１〜罰の全ビットが１１”となり、信号Ｎ７及
びＢ１５が共に′″ｌ′″となってアンド回路４４０条
件が成立する。アンド回路４４の他の入力にはタイミン
グ信号９Ｔ１６（第５図参照）が入力されている。従っ
て、ｌ走査サイクル終了時の第９から第１６タイムスロ
ツトまでの間アンド回路４４の出力が′１″となる。こ
のアンド回路４４の出力信号１１″が走査終了信号８０
Ｅであシ、インバータ４１ではこの信号ＳＣＥを反転す
る。従って、何らかの−が押圧されている場合、ｌ走査
サイクルにおいてキーデータＴＤＭが最初に＠１”とな
る鍵走査タイミングすなわち最高押圧鍵の走査タイミン
グから走査終了時までの間７リツプフロツプＸＫＱの出
力が”１″となる。何も鍵が押されていないときはＸＫ
Ｑは常に＠０”である。

フリップフロップＸＫＱの出力を反転した信号とラッチ
回路６４から出力されるキーデータＴＤＭとが入力され
良アンド回路４５は最高押圧鍵を検出する丸めのもので
ある。すなわち、フリップシロップＸＫＱにおける入力
と出力の８タイムスロツトの遅れにより、ｌ走査サイク
ルにおいて最初に最高押圧鍵のキーデータＴＤＭが＠ｌ
”に立上るとき、キーデータＴＤＭの立上りの８タイム
スロツトつまり第９乃至第１６タイムスロツトまでの間
はフリップフロップｘｘＱの出力はまだ＠０”であり、
その反転信号＃ｉ＠１″となっている。従って、最高押
圧鍵のキーデータＴＤＭの立上りの第９乃至第１６タイ
ムスロツト（合計８タイムスロ・ト）−関でのみアンド
回路４５の条件が成立し、その出力信号ＸＳが＠１”と
なる。この信号ＸＳの“１”によってアンド回路４６を
可能にし、インバータ５５から与えられる最高押圧鍵の
キーコードＥＣをアンド回路４６及びオアー路４７を介
してレジスタ６６にロードする。

前述の通９、インバータ６５から出力されるキーコード
ＫＣとラッチ回路３４から出力されるキーデータＴＤＭ
とは同期しており、信号ｘＳが１１″となる第９乃至第
１６タイムスロツトの間で、最高押圧鍵のキーコードＫ
Ｃが下位ビットから順にレジスタ３６にロードされる。

キーコードＫＣの全ビットＮ１〜Ｂ３は第９乃至第１５
タイムスロツトの間でレジスタ６６にロードされ、第１
６タイムスロツトにおいてはキーコードＫＣに無関係な
カウントデータがあられれる。その丸め、タイミング信
号１６　Ｖ　３２を反転し良信号をアンド回路４６に加
え、第１６タイムスロツトにおいては強制的に１０ｇ′
がロードされるようにしている。レジスタ３６にロード
され九最高押圧鍵キーコードＸＫＣはアンド回路４８を
介して自己保持される。アンド回路４８の他の入力には
信号ＸＳをインバータ４９で反転し良信号が加わり、ア
ンド回路４６を可能にしてキーコードＫＣをレジスタ３
６にロードするときは自己保持をクリアするようにして
いる。

レジスタ３６及びこのレジスタ６６の内容ＸＫＣが転送
されるレジスタ４１７は８ステージ／１ビットのシフト
レジスタであり、システムクロックパルスφ１．φ３に
よってシフト制御される。従って、レジスタ６６及び６
７の内容は８タイムスロツト毎に循環する。図において
は、第９あるいは第１７あるいは第２５あるいは第１タ
イムスロツトのときのレジスタ３６及び３７の各ステー
ジの重みが示されている。

フリップ７０ツブＭＫｉは、前回の走査サイクルにおい
て何らかの押圧鍵が検出されたことを示す丸めのもので
ある。１サイクル分の走査が終了し九ときにすなわち走
査終了信号８ＣＥが＠１′″のときにスリップフロップ
ＸＫＱに＠１”が記憶されていることを条件にアンド１
路５０が＠１″を出力し、オア１路５２を介して骸７リ
ツプフロツ７’ＭＫｌｌ（１１”をロードする。このス
リップフロップＭＫｉの１”はアンド回路５１及びオア
回路５２を介して１走査サイクルの間保持され、走査終
了信号８ＣＥによってリセットされる。

スリップフロップＭＫ２は、前々ｉの走査サイクルにお
いて何らかの押圧鍵が検出され九ことを示すためのもの
である。走査終了信号５ｃｉｃの発生時に、スリップ７
０ツブＭＫｌの出力をアンド回路５３及びオア回路５５
を介して７リツプ７０ッ７’ＭＫ２にロードする。アン
ド回路５４はフリップ７０ツブＭＫ２の記憶を１走査サ
イクルの間保持するためのもので、走査終了信号８ＣＫ
が発生するとき動作不能となってフリップフロップＭＫ
２をリセットする。これらの３つの７リツプ７０ツブＸ
ＫＱ、ＭＫｌ、ＭＫ２は、単音モードにおける鍵の抑圧
及び離鍵をチャタリングを排除して検出するのに役立つ
。

フリップフロップＡＫＱは、前述のエニーニエーキーオ
ンが検出され九ことを示すためのものである。アンド回
路５６には、フリップフロップＸＫＱの出力、フリップ
フロップＭＫｉ、、、ＭＫ２゜Ａ　Ｋ　Ｑ　ｒ　Ｎ　Ｋ
　Ｑの反転出力、及び走査終了信号ＳＣＥが与えられて
おシ、エニーニエーキーオンのとき条件が成立して走査
終了信号８ＣＥのタイミングでＩ　Ｉ＋を出力する。つ
まり、アンド回路５６においては、前回及び前々回の走
査サイクルでは鍵が全く押圧されていす（ＭＫｌ、ＭＫ
２が共に＠０”）、かつ今回の走査サイクルで初めて鍵
押圧が検出された（ＸＫＱが＠ｌ”）ことを条件にエニ
ーニエーキーオンを検出する。ムＫＱ及びＮＫＱの反転
出力がアンド回路５６に加えられている理由は、ＡＫＱ
またはＮＫＱＫ＠１”が記憶されているときはアンド回
路５６０条件が成立しないようにするためであ）、後述
のタイマが何度もスタート状態にリセットされないよう
にするためである。アンド回路５６の出力信号＠ｌ″社
オア回路５８を介して７リツプフロツプＡＫＱにロード
される。このフリップ７０ツプムＫＱＯ”１”はアンド
回路５７、オア回路５８を介して一定時間の間ホールド
される。

アンド回路５６の出力信号＠ｌ″すなわち二二−ニエー
キーオン検出信号はタイマスタート信号としても利用さ
れる。この出力信号＠１′ｍがオア回路５９を介して２
段の７リツプ７０ツブ６０゜６１に入力される。これら
の７リツプフロツプ６０゜６１はアリツブ７０ツブＸＫ
Ｑと同様にタイミング信号６７８．１ｙ８によって制御
される。両７リツプフロツプ６０．６１の出力がオア回
路６２に加わり、更にインバータ６！１で反転され、信
号ｚ１として第３図のアンド回路６６に入力される。

アンド回路５６から出力されるエニーニエーキーオン検
出信号は走査終了信号ＢＣＢＶＣ同期して第９から第１
６タイムスロツトまでの８タイムスロツトの間＠ｌ″と
なる。これを７リツプフロツプ６０゜６１及びオア回路
６２で１６タイムスロツト幅に拡張し、１６タイムスロ
ツトの間インバータ６６の出力信号ｚ１を０”にする。

それ以外のときは信号ｚ１は常に１１”でＴｏり、カウ
ンタ１６（第３図）におけるカウント動作を可能にして
いる。信号ｚ１が＠０”になる１６タイムスロツトの間
、アンド回路６６（第３図）が動作不能になり、シフト
レジスタ２５の全１６ステージの内容をすべて０”にク
リアする。こうして、カウンタ１６はカウント値オール
″０″からのカウント動作を開始し、タイマ機能がスタ
ートする。

第３図のラッチ回路２７にラッチしたカウント値のうち
時間表示にして約ｇｍｓの重みをもつビットがアンド回
路６４に入力され、約４ｍｓ及び約２ｍｓの重みをもつ
ビットが夫々反転されてアンド回路６４の他の入力に加
わる。このアンド回路６４の出力信号ＴＭ５は第４図の
アンド回路６５に与えられる。アンド回路６５には第３
図のアンド回路４２及び４２！Ｉから信号Ｎ７及びＢ１
５が入力され、更にタイミング信号９Ｔ１６とオア囲路
６６の出力が加わる。オア回路６６には７リツプフロツ
プムＫＱ及びＮＫＱの出力が加わる。アンド回路６５の
出力はタイマ終了信号ＱＢとして利用される。７リツプ
フ四ツプムＫＱまた紘ＮＫＱの出力をアンド回路６５に
入力する理由は１．これらのフリップ７０ツブがセット
され九ときのみつまシニエーキーオンのときのみタイマ
機能を働らかせる九めである。

カウンタするの下位１０ビツトのカウント値が”１００
１１１１１１１”　となっ良とき、すなわち信号２１に
よってクリアされえときから約１０ｍ＄経過し九とき、
アンド回路４２．４５．６４（第３図）の条件がすべて
成立し、第４、図のアンド回路６５に加えられる信号Ｎ
７，１１５．ＴＭＳがすべて＠ｌ”となる。このとき信
号９Ｔ１６に対応して第９乃至第１６タイムスロツトの
間アンド回路６５の出力信号ＱＲが１”となる。尚、図
において信号線の傍に記した（９〜１６）なる衆示はこ
の信号が第９タイムスロツトから第１６タイムスロツト
までの間発生することを意味している。

このタイマ終了信号ＱＲはインバータ６７で反転されて
アンド回路５７に加わる。従って、フリッププロップＡ
ＫＱの＠１”はタイマ終了信号ＱＲが発生するまでの約
ＩＱｍｓの間ホールドされるが、このタイマ終了信号Ｑ
Ｒが発生し九ときにクリアされる。詳しくは、タイマ終
了信号ＱＲが第１７タイムスロツトで立下るときに７リ
ツプ７０ツブＡＫＱの出力も”ｏ″に立下る。

タイマ終了信号ＱＲが発生したとき７リツプ７０ツブＸ
ＫＱに＠ｌ″がセットされていること（鍵押圧中である
こと）を条件にアンド回路６８の出力信号に８が′″ｌ
”となる。この信号に８によってアンド回路６９を可能
にし、レジスタ！１６め最高押圧鍵キーコードＩＩＣ（
これは新友な押圧鍵を示している）を該アンド回路６９
及びオア回路７０を介してレジスタ！１７にロードする
。レジスタ６７にロードされ九新たな最高押圧鍵のキー
コードは単音モード用の押圧鍵キーコードＭＫＣとして
キーアサイナ１４Ａから出力されると共にアンド回路７
１を介してレジスタ３７を循環する。

前記信号に８によって新喪なキーコードＸＫＣをロード
するときアンド回路７１が動作不能となり、古いキーコ
ードＭＫＣがクリアされる。

アンド回路７２．７Ｍ、７４、オア（ハ）路７５及び遅
砥フリップ７０ツブ７６は、レジスタ６６と６７のキー
コードＸＫＣ、ＭＫＣを比較する丸めのものである。キ
ーコードＭＫＣの反転信号とキーコードＸＫＣとがアン
ド回路７２に入力され、キーコードＸＫＣの反転信号と
キーコードＭ区Ｃとがアンド回路７６に入力される。キ
ーコードＸＫＣ及びＭＫＣは同じ重みＯピッ）Ｎｌ−１
３が同期してレジスタ６６．３７から夫々出力される。

両キーコードＭＫＣ、ＸＫＣの値が１ビツトでも異なる
とアンド回路７２または７５０条件が成立１〜、フリッ
プ７０ツブ７＋６Ｋ”ｌ”がロードされる。この７リツ
グフロツプ７６の＠ｌ”はアンド回路７４を介して自己
保持される。最高押圧鍵検出信号ｘＳをインバータ４９
で反転し圧信号が各アンド回路７２．７６．７４に加わ
るようになってお夛、各走査サイクルにおいて最高押圧
鍵が検出される毎にノリツブ７０ツブ７６の記憶がクリ
アされる。

フリップフロップＮＫＱは、前述のし〃−トニューキー
オンが検出され九ことを示す丸めのものである。アンド
回路７７ＩＩｉレガートニユーキーオンを検出するため
のもので、前記７リツプフロツプ７６の出力信号Ｎ１１
．Ｑ、単音モード選択信号ＭＯＮＯ，７リツプ７０ツブ
ＸＫＱ、ＭＫｌ、ＭＫ２の出力信号、７リツプフロツプ
ムＫＱ及びＮＫＱの出力を反転した信号、及び走査終了
信号ＢＣＥが入力される。単音モード選択信号ＭＯＮＯ
は単音モー・ドのときのみレガートニエーキーオンの検
出を可能にする丸めに入力されている。前述の通り、し
・ジスタロ６と６７のキーコードＸＫＣ。

ＭＫＣが異なるとき、アリツブフロップ７６の出力信号
ＮＩＱが′″ｌ′″となる。この信号ＮＥＱの１１”は
、新九な押鍵があったことを示している。この新たな押
鍵がエニーニエーキーオンに該当する４のであれば、前
述の如くアンド（ハ）路５６の条件が成立し、フリップ
フロップムＫＱがセットされるので、その反転信号がＯ
”となプ、アンド−路７７０条件は成立しない。この新
九な押鍵がレガート二二一キーオンに該当するものであ
れば、７リツプフロツプムＫＱが４ｙ）されていす、か
つ各フリップ７０ツブＸＫＱ、ＭＫ１．ＭＫ２０出力が
＠１”であり、何らかの鍵が持続的に抑圧されているこ
とを示している。従って、レガートニー−キーオンのと
きは走査終了信号ＢＣＥＯタイ建ングでアンド（ハ）路
７７の条件が成立し、オア回路７９を介して７リツプ７
０ツブＮ区Ｑに＠ｌ”がロードされる。このアリツブフ
ロップＮＫＱの＠１”はアンド回路７８を介して自己保
持される。

一方、アンド１路７７から出力され九レガートニューキ
ーオン検出信号は、エニーニエーキーオン検出信号と同
様に、オア回路５９を介して遅延フリップ７０ツブ６０
に与えられ、タイマスタート信号として利用される。従
って、レガートエニーキーオン検出にもとづき第３図の
カウンタ１６が前述と同様にタイマとして機能し、約Ｉ
Ｑｍｓ後にアンド回路６５（第４図）からタイマ終了信
号ＱＲが出力される。このタイマ終了信号ＱＲによって
アンド回路７８が動作不能となり、７リツプフロツプＮ
ＫＱがリセットされる。従って、レガートニューキーオ
ン検出時から約ＩＱｍｓの間フリップ７０ツブＮＫＱが
１１″をホールドする。

また、前述と同様に、タイマ終了信号ＱＲＫもとづきア
ンド回路６８から信号ＫＢが出力され、レジスタ６６に
記憶されている新たな最高押圧鍵キーコードＸＫＣがレ
ジスタ６７にロードされる。

フリップフロップＴＭ６は、複音モードのときのアタッ
クピッメスタート信号を形成するためにエニーエニーキ
ーオンによる約１０ｍ５の時間待ちが終了したことを示
す丸めのものである。タイマ終了信号ＱＲがアンド回路
８０、オア囲路８２を介してフリップフロップＴＭ４に
入力されるよ５に＆っておや、エニーエ轟−キーオンＫ
ｌ−Ｊく約ＩＱｍｓの時間待ちが終了したときこのタイ
マ終了信号ＱＲＫよって該フリップフロップＴＭ６に＠
ｌ″がセットされる。仁の７リツプフロツプＴＭ６０１
１″はアンド回路８１を介して自己保持され、走査終了
信号ＳＣＥによってリセットされる。従って、アリツブ
フロップＴＭ６の１１″はｌ走査サイクルの間だけホー
ルドされる。尚、複音モードのときはレオートニエーキ
ーオンの検出−は行なわれ−ないため、単音モード時に
し双−トニエーキーオンにもとづくタイマ終了信号ＱＲ
Ｋよって７リツプ７０ッグＴＭ６がセットされ九として
も何の影響も及はさない。

アンド回路８６，８４．８５は単音モード用のキーオフ
信号ＭＫＯＦを形成する丸めのものである。各回路８Ｊ
Ｓ、８４．８５に＃ｉ単音モード選択信号ＭＯＮＯが与
えられてシ夛、単音モードのとき動作可能となる。アン
ド（ハ）路８５にはフリップフロップＭＫＩ、ＭＫ２．
）ＪＫＱの反転信号が入力されており、２走査サイクル
続けて全鍵の離鍵が検出されていることを条件に＠１″
を出力する。

このアンド回路８５の出力＠ｌ”ＩＩｉ通常のキーオフ
を示している。ＭＫｌ、ＭＫ２が共に６０”であること
を条件にしたのはチャタリング対策のためである。アン
ド回路８５には７リツプフロツプＡＫＱの出力が入力さ
れておシ、エニーニューキーオン検出時の約ＩＱｍｓの
待ち時間の関１１”を出力する。アンド回路８４には７
リツプ７０ツブＮＫＱの出力及びスラーオン信号５ＬＯ
Ｎをインバータ８６で反転し大信号が加わシ、スラー効
果が選択されていないことを条件に、レガー）ニューキ
ーオン検出時の約１０ｍ１ｏ待ち時間の間′″１”を出
力する。

各アンド回路８Ｍ、８４．８５の出力はオア回路８７に
入力され、単音モード用のキーオフ信号ＭＫＯＦとして
利用される。このキーオフ信号ＭＫＯＦをインバータ８
８で反転しえものが単音モード用のキーオン信号Ｍ区Ｏ
Ｎである。楽音信号発生部２１（、第２図）において、
単音モード用の押圧鍵キーコードＭｌ：ＣＫ対応する楽
音信号を発生するＩＩＫこのキーオン信号ＭＫＯＮＫも
とづいて振幅エンベロープを制御するようにすればよい
。

単音モードにおいてエニーエニーキーオンが検出され九
場合あるいはスラー効果が選択されていないときにレガ
ートエニーキーオンが検出された場合はアタックピッチ
コントロールを行なうようになっておシ、そのためのイ
ニシャルタッチ検出を行なう前記一定の待ち時間（約１
０ｍ５）Ｏ間は、アンド回路８Ｓまたは８４の出力”１
′にもとづき強制的にキーオフ状態としているのである
。そして、この待ち時間における強制的なキーオフ状態
のときに前音のサスティンを除去する丸めに、アンド−
路８６及び８４の出力がオア回路８９を介して強制ダン
プ信号ＦＤＭＰとしてキーアサイナ１４ムから出力され
、楽音信号発生部２１（第２図）Ｋ与えられるようにな
っている。

アンド回路８４の出力はオア回路９０にも与えられる。

まえ、７リツプフロツプムＫＱの出力がアンド回路９１
を介してオア回路９０に与えられる。尚、入力が１つし
かないアンド回路３８，８０゜９１等は入力信号が単に
通過するだけであり、特に必要ないが図示の都合上水し
た。オア回路９０の出力はイニシャルセンシング信号Ｉ
ｓとしてイニシャルタッチ検出のために利用される。こ
のイニシャルセンシング信号！８は、単音モードあるい
は複音モードに係わりなくエニーニューキーオンがあっ
た場合はフリップフロップＡＫＱの出力にもとづき新た
な鍵の抑圧開始時から約ＩＱｍｓ。

間１１″となる。また、単音モードでスラー効果が選択
されていないときにレガートニューキーオンがあった場
合もフリップフロップＮＫＱの出力にもとづき新友な鍵
の抑圧開始時から約ＩＱｍｉ。

間″ｌ”となる。単音モードでスラー効果が選択されて
いるときはレガートニューキーオンがｈクテモイニシャ
ル七ンシンダ信号Ｉｇは発生されない。

アンド回路９２は単音モード用のアタックピッチスター
ト信号ＭＡＩＩを発生する丸めのものであり、オア回路
８７からのキーオフ信号ＭＫＯＦ、フリップフロップＸ
ＫＱＩＤｍ力信号及びタイマ終了信号ＱＢが入力される
。エニーキーオン検出にもとづく約１６ｍ５の待ち時間
の間アンド回路８６あるいは８４の出力信号によってキ
ーオフ信号ＭＫＯＦが＠ｌ”と攻９、アレド回路９２が
動作可能となる。待ち時間が終了したとき、鍵が押圧さ
れていることを条件に（ＸＫＱが＠ｌ”）タイマ終了信
号ＱｉＬＫ対応する第９乃至第１６タイムスロツ）Ｏ閣
アンド回路９２の出力信号Ｍム８が′″ｌ”となる。こ
の信号ＭＡＳＨオア回路９ｉ１を介して遅嬌フリップフ
ロップ９４に入力される。この７リツグフロツグ９４は
タイミング信号１３　ｙ　３２で入力信号をロードし、
信号１７Ｔ２４Ｋｔｊ３期して出力を切換える。従りて
、第９乃至第１６タイムスロツトで発生する信号ＭＡ８
ｅ）”ｌ”Ｆｉ第１３タイムスロットで７リツプ７０ツ
ブ９４にロードされ、第１７タイムス四ツトから次の第
１６タイムスロツトまでの１キータイム（３２タイムス
ロツト）の間アタックピッチスタート信号ムＢとして出
力される。

アンド（ロ）路９５Ｕ複音モード用のアタックピッチス
タート信号ＥＡＳを発生する丸めの４のであり、スリッ
プ７０ツブ？Ｍ６の出力、クリップフロップＸＫＱの出
力の反転信号、単音モード選択信号ＭＯＮＯをインバー
タ９６で反転した信号、及びラッチ回路６４からのキー
データＴＤＭが入力される。複音モードのとき、インバ
ータ９６の出力”ｌ”によってアンド回路９５が動作可
能となる。前述の通り、エニーニューキーオン検出匝も
とづく約ＩＱｍｓの時間待ちの終了直後の１走査サイク
ルの間７リツプ７０ツブＴＭ６の出力が１”となり、こ
のサイクルにおける最高押圧鍵のキーデータＴＤＭの立
上りの第９乃至第１６タイムスロノトの間アンドー路９
５０条件が成立する。第９乃至第１６タイムスロツトの
間で１１”となるアンド回路９５の出力信号ＩＡ８はオ
ア回路９６を介してフリップ７０ツグ９４に入力され、
前述と同様に、第１７タイムスロツトから次の第１６タ
イムスロノ）・までのｌキータイムの間アタックビツテ
ス、８＋−・ト信号Ａ８として出力される。

アンド回路９７はスラースタート信号８８を発生する丸
めの４のであり、タイマ終了信号ＱＢ。

フリップ７ｏツブＸＫＱの出力、単音モード選択信号Ｍ
ＯＮＯ１単音モード用キーオン信号ＭＫＯＮ、及びキー
コードの不一致、を示す信号ＮＥＱが入力される。レジ
スタ６６及び！１７のキーコードＸＫＣ。

ＭＫＣが一致しティないときは（ＮｌｅＱが＠１”）、
待ち時間中であり（ムＫＱｔｋ＃１ＮＫＱが１１”）、
かつこのときアンド回路８る及び８４０条件が成立して
いなければ（ＭＫＯ）Ｊが′″ｌ″）、スラー効果が選
択されておプかつレガートニューキーオンであっ九こと
を意味する。従って、スラー効果が選択されかつし〃−
トエニーキーオンがあり九とき、このレガートニューキ
ーオンにもとづく待ち時間の終了時に発生するタイマ終
了信号ＱＲＫ対応して、現在鍵が押圧されていること（
ＸＫＱが＠ｌ”）を条件に、アンド１路９７の出力が第
９乃至第１６タイムスロツトＯ聞′″１”となる。この
出力＠ｌ”はアリツブフロップ９４に入力され、前述と
同様に第１７タイムス四ツトから次の第１６りイムスロ
ットまでの１キータイムの間スラースタート信号ＳＳと
して出力される。

以上の通り、アタックピッチスタート信号ＡＳ及びスラ
ースタート信号＆ＩＳは、約ＩＱｍｓの待ち時間の終了
後に発生されるものである。そして、アタックピッチス
タート信号ムＳは、単音モードにおいては工三−二二一
キーオンのときあるいはスラー非選択時のレガートニλ
−キーオンのときに発生され、複音モードにおいてはエ
ニーニューキーオンのときに発生される。また、スラー
スタート信号ＳＳは、単音モードのスラー選択時におい
てし方−トエニーキーオンがあったときに発生される。

各種効果設定操作子群１５の詳細例は第６図に示されて
いる。Ａ／Ｄ変換部１７は図示の都合上、Ａ　／　Ｄ変
換器１８の部分が第６囚に、制御及び記憶部１９０部分
が第７図に示されている。

第６因において、各種効果設定操作子群１５は各種効果
の制御要素に対応する制御Ｎ１１ｌをアナログ電圧で設
定する丸めのｌり瓢−ムｖ１〜ｖ８を具えている。ＶＩ
Ｆｉビブラートスピード（ｊｉ６妓数）、ｖ２はビブラ
ートディプス（深さ）、ｖ４はディレィビブラートの時
間、ｖ５はスラー効果におけるピッチ変化の速度（スラ
ースピード）、ｖ７は振幅エンベロープのサスティン部
分の減衰連ｆ（サスティンスピード）、を夫々設定する
丸めのものである。Ｖる。Ｖ６．ＶＢはタッチセンサ１
１の出力信号Ｏ感ｆｌｉｎｌ用ポリニームである。Ｖ３
はアフタータッチビブラートの深さ設定用の鍵タツチ検
出信号を感度調整する４の、ｖ６はアフタータッチレベ
ルコントロールのレベル設定用の鍵タツチ検出信号を感
度調整するもの、Ｖａａイニシャルタッチ検出信号を感
度調整するものである。

ポリニームｖ８で感度調整されたイニシャルタッチ検出
信号ｔｉ２つの用途で使われる。１つはアタックピッチ
コントロールの初期値設定の丸め、もう１つはイニシャ
ルタッチレベルコントロールのレベル設定のえめである
。

タッチセンナ１１としては各鍵共通の７７タータツチセ
ンサ１１ムが使用される。アフタータッチセンサ４１１
Ａは鍵押圧持続時において鍵タッチを検出し得るもので
あれば如何なるものでもよく、例えば、抑圧速度あるい
は抑圧深さあるいは押圧力あるいは強さ等のいずれに応
答して鍵タッチを検出するものであってもよい。アフタ
ータッチセンサＩＩＡの出力信号祉増嘱器９８を介して
イニシャルタッチ感度調整用ポリニームｖ８に加わるト
共にローパスフィルタ９９に加わる。ローパスフィルタ
９９の出力はアフタータッチビブラート用感度調整ボリ
ュームｖ６とアフタータッチレベル用感度調整ボリュー
ムｖ６に加えられる。ローパスフィルタ９９はアフター
タッチ制御に用いるタッチ検出信号の急激な変動を抑え
るためのものである。

アフタータッチセンサ１１ムはイニシャルタッチ検出及
びアフタータッチ検出の両方に共用される。例えば、ア
フタータッチセンサＩＩＡかう１ｆｊ力されるタッチ検
出信号が第８図（ａ）のようであるとすると、単音キー
アサイナ１４Ａ（第４図）からイニシャルセンシング信
号１１１（第８図ら））が与えられる約１０ｍ５の間に
おいてこのタッチ検出信号のピーク値を検出し、このピ
ーク値をホールドしてイニシャルタッチ検出信号として
用いる。

前述の通り、イニシャルセンシング信号１８が立下って
から（ピーク値検出終了後Ｋ）発音が開始する。ま九、
ピーク値検出を行１に−）でいるときの（ＩＳ発生時の
）アフタータッチセンナ出力信号はアフタータッチ検出
信号として用いず、それ以外のときのセンナ出力信号を
アフタータッチ検出信号として用いる。このようにする
ことにより、イニシャルタッチセンナとアフタータッチ
センナを別々に設ける必要がなくなり、経済的であると
共に鍵下方に設けるセンナ装置が簡略化される。

ポリニームｖ１〜ｖ８で設定もしくは調整され九８個の
アナログ電圧は１個のム／Ｄ変換器１８を用いてディジ
タルデータに変換される。そのためにアナログ電圧マ羨
チプレク−９）１６が設けられており、％ｄｌＩＪ為−
ムｖ１〜Ｖ５１０アナログ電圧を時分割多重化してム／
Ｄ変換器１８に送る。また、Ａ／Ｄ変換器１８に関連し
て第７図に示す制御及び記憶部１９が設けられており、
Ａ／Ｄ変換器１８における時分割的なＡ／Ｄ変換動作及
びこのＡ／Ｄ変換によって得九ディジタルデータのデマ
ルチ′プレクス動作を制御する。このよりなＡ／Ｄ変換
操作によって回路構成をかなり簡略化することができる
１つ 第７図に示す制御及び記憶ｓ１９は、各ボリュームｖ１
〜ｖ８に対応する記憶手段としてレジスタ１０１〜１０
８を含んでいる。各レジスタ１０１〜１０８の近傍に記
した（ｖｌ）〜（ｖ８）は夫々に対応するポリニームｖ
１〜ｖ８を示している。

仁れらのレジスタ１０１〜１０８には、各々に対応する
ポリニームｖ１〜ｖ８の出、力電圧をディジタル変換し
たディジタルデータが夫々記憶される。

これらのレジスタ１０１〜１０８Ｆｉ、システムクロッ
クパルスφｌ、φ雪によってシフ）１１１ＪｌｌＨし２
．８ステージ／ｌビツトの循環型シフトレジスタから成
る。各レジスタ１０１〜１０８の各ステージのプロｌり
内に記し丸数字は、第１．第９、第１７及び纂δタイム
スロットのときの各ステージ内のデータの重みを一例と
して示すものである。夫々のレジスタ１０１〜１０８に
おける重み数値の単位株、各出力データ表示の近傍に記
されているように、夫々の制御要素の性質に応じてｒａ
ｚ」（周波数）、「セント」（ピッチずれの深さを示す
セント値）、「ｍｓＪ　（時間）、「ｄＢＪ’　（レベ
ル）である。これらの重み表示はあくまても一例として
示し九にすぎず、回路動作の面ではＴｏまり重要ではな
く、ただ、シリアルデータとして送り出されるときに各
ビットの重みとタイムスロットとの関係を明らかにする
面で役立つ。

第７図の制御及び記憶部１９には、各レジスタ１０１〜
１０８に対応してマルチプレクサ及びデマルチプレクス
制御回路１１１〜１１８が設けられている。回路１１２
〜１１７は同一構成である丸め、回路１１２のみ詳細を
示し、回路１１６〜１１７は省略しである。このマルチ
プレクス及びデマルチプレクス制御回路１１１〜１１７
Ｆｉ、アナログ電圧マルチプレクす１６（第６図）にお
ける時分側多重化操作に対応して各レジスタ１０１〜１
０７のディジタルデータをマルチプレクスしてＡ／Ｄ変
換器１８（第６図）に送り、時分割的なＡ／Ｄ変換操作
に利用させると共に、その結果得られるディジタルデー
タをム／Ｄ変換器１８から受は入れてデｉルテプレクス
し、対応するレジスタ１０１〜１０７にロードする機能
をもつ。但し、イニシャルタッチ検出データ記憶用のレ
ジスタ１０８に対応する制御回路１１８はマルチプレク
ス機能（レジスタ１０８のデータをＡ　／　Ｄ変換器１
８に送り出す機能）をもえない。

第６図において、アナログ電圧マルチプレクサ１６０制
御入力には第３図のデコーダ２９から８本の出力信号Ｈ
Ｏ〜Ｈ７が与えられると共に第４図のオア回路９０から
イニシャルセンシング信号＝Ｓが与えられる。デコーダ
２９社カウンタする（第３図）のカウント値のうちビッ
トＢ２　、１１　。

ヌ］の値をデコードし九−のを信号ＨＯ〜■７として出
力する。各信号Ｈｅ〜Ｈ７は第９図（ａ）Ｋ示す順で順
次＠ｌ”となる。１つの信号ＨＯ〜Ｈ７が＠ｌ”を持続
している時間は８キータイムであり、ｌ走査サイクルの
間で各信号ＨＯ〜Ｈ７が２巡する。

マルチプレクサ１６は、常時は信号Ｈ１〜Ｈ７に応じて
ポリニームＶ’ｌ〜ｖ７のアナログ電圧を第９図伽）に
示すように順次サンプリングし、多重化して出力する。

イニシャルセンシング信号Ｉ８が１１”のときは、上述
の信号Ｈ１〜■７によるｖ１〜ｖ７のサンプリングを禁
止し、イニシャルタッチ感度調整用ポリニームｖ８から
のアナログ電圧を持続的に選択して出力する。マルチプ
レクサ１１）出力電圧はム／Ｄ変換器りａ内Ｏアナログ
比較器１１００入力ｌに供給される。まず、過電Ｏム／
Ｄ変換について説明し、次にイニシャルタッチ検出信号
のＡ／Ｄ変換について説明する。

ム／Ｄ変１１ｉＳ１８は、システムクロックパルスφ１
．φ雪によってシフト制御される８ステージ／１ビツト
の循環型シフトレジスタから成るデータレジスタ１００
を含んでいる。ム／Ｄ変換器１８における通常のム／Ｄ
変換操作祉マルチプレクナ１６による各アナログ電圧の
時分割的サンプリングに対応して時分割で行なわれる。

初め、データレジスタ１００には前回のム／Ｄ変換によ
るディジタルデータが取や込まれる。この前回データを
ディジタル／アナログ変換（以下Ｄ　／　Ａ変換という
）回路１１９でアナログ電圧に変換し、これを比較器１
１００入力Ａに加えてマルチプレクサ１６からのアナロ
グ電圧と比較し、この比較結果に応じてデータレジスタ
１００の内容をカウントアツプまたはダウンすることに
よりＡ　／　］）変換を行なう。

前回のＡ　／　Ｄ変換によるディジタルデータはサンプ
リングタイミングの直前に第７図のレジスタ１０１乃至
１０７０１つからデータレジスタ１００に取り込まれる
。その丸め制御信号として信号Ｎ７・２５　Ｔ　３２が
第３図のアンド回路１２０から第７図の各制御回路１１
１〜１１７内のアンド回路１２１．１２２，１２５に入
力される。第３図において、７ンド回路１２０にはアン
ド回路４２の出力とタイミング信号２５　Ｔ　３２が与
えられる。アンド回路４２はカラ／り１６のカウント値
の下位３ビット百３．Ｎ２．Ｎ１が”１１１”のとき条
件が成立する。これはサンプリング用の各信号ＨＯ−Ｈ
７における最後の１キータイムを示す。

信号２５　Ｔ　３２はｌキータイムにおける第６から第
３２タイムスロツトまでの８タイムスロツトの関＠１″
となるものである。従って、信号Ｎ７・２５Ｔ３２社各
信号ＨＯ〜Ｈ７の最後の８タイムスロツトにおいて＠ｌ
”となる。

第７図において、制御回路１１１〜１１７にはデコーダ
２９（第３図）の出力信号ＨＯ〜Ｈ７が供給されており
、この信号ＨＯ〜Ｈ７と前記信号Ｎ７・２５Ｔ３２にも
とづいてマルチプレ、クスとデマルチプレクスを同時に
制御する。各制御四路１１１〜１１７はマルチプレクス
用アンド回路１２４゜１２５、デマルチプレクス用アン
ド回路１２６゜１２７、及びホールド用アンド回路１２
８，１２９を含んでいる。成るサンプリングタイミング
の最後の８タイムスロツトにおいて、その次のサンプリ
ングタイミングに対応するレジスタ（１０１〜１０７の
うち１つ）の記憶データがマルチプレクス用アンド回路
１２４，１２５を介して選択されてＡ／Ｄ変換器１８の
データレジスタ１０ム（第６図）に供給されると同時に
、そのサンプリングタイずングでＡ／Ｄ変換したデータ
がデマルチプレクス用アンド回路１２６，１２７を介し
てそのサンプリングタイミングに対応するレジスタ（１
０１〜１０７のうち１つ）に取り込まれる。このような
レジスタ１０１〜１０７に対するデマルチプレクス及び
マルチプレクス制御は、イニシャルタッチ検出のための
約１０ｍ５の待ち時間以外のときに実行される。その丸
めに、制御Ｈ路１１１〜１１７内の各アンド回路１２１
，１２２．１２３にはイニシャルセンシング信号Ｉ８の
反転信号１ｇがインバータ１３０から与えられ、ｘＳが
Ｏ″のときに可能化されるようになっている。ま九、各
アンド回路１２１．１２２，１２３には信号Ｎ７・５Ｔ
３２が共通に入力される。各アンド回路１２１．１２２
．１２＋！＄には信号ＨＯ，Ｈ１，１２が各別に入力さ
れ、更に各制御回路１１６〜１１７のアンド回路１２！
Ｉと同勢のアンド回路には信号Ｈ３〜Ｈ７が各別に入力
される。

信号１１Ｇが＠１”のとき、第９図に示すようにアナロ
グ電圧マルチプレクサ１６（第６図）はどのポリ凰−ム
ｖ１〜ｖ８の電圧もサンプリングしない。従って、この
ときはＡ／Ｄ変換器１８ではム／Ｄ変換動作を行なわな
い。信号ＨＯの最後の８タイムスロツトにおいて信号Ｎ
７・２５Ｔ３２が１１′となると、アンド回路１２１（
第７図）の条件が成立し、このアンド回路１２１からア
ンド回路１２４及びオア回路１６１に対して＠ｌ″が与
えられる。従って、オア回路する１の出力信号ＴｉＭは
第１０図（ロ）のように発生する。同図（ａ）は信号Ｈ
Ｏから［１へ変化するタイミングを拡大して示したもの
である。尚、オア回路１６１の他の入力には各制御回路
１１１〜１１７におけるアンド回路１２１と同等のアン
ド回路１２２．１２Ｓの出力が夫々与えられる。尚、第
１０図、その他のタイミングチャートにおいて、パルス
中に記す「δ〜諺」等の数字はタイムスロットの顔位を
示す。

アンド回路１２４の他の入力にはレジスタ１０１の鍛終
ステージから出力されるシリアルな８ビツトデイジタル
データが与えられる。このシリアルディジタルデータは
、第δ乃至第３２タイムスロツトの間では最下位ビット
（以下Ｌ８Ｂという）から最上位ビット（以下Ｍ８Ｂと
いう）まで順次に並んでいる。アンド回路１２４が第１
０図（ｂ）Ｌｆ−示す信号ＴｉＭと同じ８タイムスロツ
トの間可能化されることによりレジスタ１０１に記憶し
ている８ビツトデイジタルデータはこの信号Ｔｉ輩に同
期してアンド回路１２４でサンプリングされ、オア回路
１６２に与えられる。オア回路１６２の出力ＯＤＤ　（
オールドディジタルデータ）は第６図のＡ　／　Ｄ変換
器１８に供給され、オア回路１６３及び加算器１２ｓ４
を経由してデータレジスタ１００にロードされる。従っ
て、次のサンプリング信号Ｈ１が１１″に立上るときに
はデータレジスタ１００１ｒこけレジスタ１０１のデー
タ（これをＶＢＲで示す）が転送されてきている。尚、
オア回路１３２（第７図）Ｋは各制御回路１１１〜１１
７のマルチプレクス用アンド回路１２４，１２５の出力
が夫々印加される。各レジスタ１０１〜１０７のデータ
をＶＩＲ，ＶＢＤ、ＫＶＢＤ、ＤＹＥＲ（まえはＤＥＬ
）、８１Ｍ及び８ＢＥ、ムＴＬ、８ＴＲア示すとすると
、各サンプリングタイミングの冒頭でデータレジスタ１
００から出力されるデータは第９図（Ｃ）のようになる
。すなわち、第９図伽）に示すようにサンプリングされ
る各ポリニームｖ１〜ｖ７のアナログ電圧の前回すンプ
リングタイミングにおけるディジタル変換結果が、同じ
ポリニームｖ１〜ｖ７の今回サンプリングタイミングに
対応してデータレジスタ１００から出力される。

一方、第７図のオア回路１６１から出力され良信号Ｔｉ
ＭＦｉ第６図のＡ／Ｄ変換器１８に与えられる。この信
号テムＭはインバータ１６５で反転され、アンド回路１
６６を動作不能にする。アンド回路１６６はデータレジ
スタ１００のデータをホールドするためのもので、オー
ルドデータＯＤＤをロー　ドするとき信号ＴｉＭＫよっ
てレジスタ１００のホールドを禁止する。信号Ｔ　ｉ　
Ｍ　Ｆｉ３段のｊ！延スフリップフロップシフトレジス
タ）１６７に入力される。このクリップ７０ツブ１６７
はタイミング信号６ｙ８で入力信号をロードし、信号ｔ
ｙ８に同期して出力を切換える。従って、その第１ステ
ージの出力信号７ｉＭＩＦｉ第１０図（Ｃ）に示すよう
に信号Ｍｌの立上シの第１乃至第８タイムスロツトの間
で＠１”となり、そのｊ１！２及び第３ステージ出力を
オア回路１６８でまとめ良信号Ｔ　ｉＭｚ十３は第１０
図（ｄ）のように信号ＴｊＭｌの立下り直後の第９乃至
第冴タイムスロットの間で＠１″となる。

第６図において、データレジスタ１００は１ビツト分の
全加算器１６４と共に８ビツトのシリアルカウンタを構
成している。ラッチ回路１６９は信号１　ｙ　８８のタ
イずングでレジスタ１００の各ノテージの出力（すなわ
ちカウント値）を並列的にラッチするためのものである
。信号１）’８８が発生する第１６第９．第１７　、第
６タイムスロツト４′・−おいてレジスタ１００の第１
ステージ乃至第８ステージにはＭＢｌｌからＬ８１１ｔ
でのデータが拳に並んでお９、これがラッチ回路１３９
にラッチされる。ＪＩＩＥＩＯ図（ｅ）　Ｋ示Ｉように
、信号Ｈ１の立上りの８タイムスーロツトにおいて社、
ラッチ１路１６９の内容はレジスタ１０１（第７図）の
データＶＢＲを示している。このラッチ回路１１１９の
内容は、カウント値（レジスタ１０００内答）の変化に
応じて８タイムスロツト毎に変化する。

ラッチ回路１６９の出力はＤ　／　Ａ変換回路１１９に
与えられ、アナログ電圧に変換される。比較器１１０は
入力ＡとＢを比較し、Ｂ≧ムのとき、つまりマルチプレ
クサ１６から入力ＩＩＫ与えられるアナログ電圧の値が
データレジスタ１００のデータの値と同じかそれよりも
大きいとき、′１２を出力する。この比較器１１０の出
力は遅砥フリップフロップ１４０に与えられ、信号１ｙ
８に同期して８タイムスロツト遅延して出力される。こ
のフリップフロップ１４０の出力はイン／（−夕１４１
で反転され、ダウンカウント用のアンド回路１４２に印
加される。また、フリップフロップ１４０の出力はイニ
シャルタッチ検出時におけるアンプカウント用のアンド
回路１４３に印加される。アンド回路１４４は通常のＡ
／Ｄ変換動作時におけるアップカウント用である。

第７図のインバータ１６０から第６図のム／Ｄ変換器１
８にイニシャルセンシング信号Ｉｓの反転信号Ｉｓが与
えられている。この信号Ｔ１はアンド回路１４２及び１
４４に加えられ、イニシャルタッチ検出時以外のときつ
ま９通常のＡ　／　Ｄ変換動作時にこれらの回路１４２
，１４４を動作可能にする。信号Ｉ８をインバータ１４
５で反転した信号Ｉｓがアンド回路１４６に印加されて
おり、イニシャルタッチ検出時にこの回路１４６を可能
にする。

通常のＡ　／　Ｄ変換動作時は、比較器１１０の比較結
果に無関係に、信号ＴｊＭ１のタイミングでデータレジ
スタ１００の内容を１カウントアツプブる。すなわち、
信号テＩＭＩと信号１ｙ８がアンド回路１４４に入力さ
れており、信号ＴｉＭ１が立上る第１タイムスロツトに
おいて該アンド回路１４４の出力が＠ｌ″となる。アン
ト°回路１４４の出力１１”はオア回路１４６を介して
加算器１６４０入カムに加わる。信号Ｔ　ｉ　Ｍ　１が
＠１″のと１！信号ＴｉＭｔ’ｉ’″０′であシ、デー
タレジスタ１００の出力がアンド回路１３６、オア回路
１６２Ｓを介して加算器１６４０人力Ｂに加わる。信号
ｌｙ８のタイミングではレジスタ１００にロードしたデ
ータｖＢＲの最下位ビットが加算器１５４０入力ＢＫ加
わる。従って、最下位ピッ）ｆ−−１”が加算される。

キャリイアウド信号がある場合はｌタイムスロット遅れ
てキャリイアウド出力Ｃ・＋１から＠１”が出力され、
アンド回路１４７を介して入力Ｃ１に加わる。最下位ビ
ットのタイミングでキャリイアウド信号が加算されるこ
とのないようにする丸めに、信号ｌｙ８によりてアント
。

回路１４７を動作不能にするようになって１する。

こうして、第１θ図（ｆ＞に示すテｔＭｌの区間で前回
のデータＶＩＲＫＩが加算される。この加算結果ｒＶＩ
ＩＲ＋ＩＪが次のＴｉＨ２の区間の間ラッチ回路１６９
にラッチされる（第１０図（ｅ））。

第１０図（ｆ）のＴｉＨ２（Ｄ区間では、デー！「ＶＢ
Ｒ＋ｌＪのアナログ電圧（ム）とボリュームｖ１の現在
のアナログ電圧（ＩＩ）とを比較器１１０で比較し、１
Ｂ≧Ａ」が成立し喪ときは加算も減算も行なわずに［Ｖ
ＩＲ＋ｌＪをレジスタ１０Ｇで保持する。他方、１Ｂ≧
ム」が成立しないときつまり［Ａ）ＢＪのときは、デー
タ（ＶＢＲ＋１ｊから１を減算する。ｊＡ＞ＢＪのとき
は遅に７リツプフロツプ１４０の出力が＠０”で６９、
インバータ１４１からアンド回路１４２に１１”が与え
られる。このアンド（ハ）路１４２にはオア囲路１３８
から信号ＴｉＭ２＋３が与えられており、区間ＴｉＭ２
及びＴｉＨ３（第１θ図（ｆ）参照）のとき動作可能と
なる。区間ＴｉＭ２においてアンド回路１４２の条件が
成立すると、区間ｒｉｗｚの間中（８タイムスロツトの
間）アンド回路１４２の出力が＠１”となる。このアン
ド回路１４２の出力”１”Ｈオア回路１４６を介して加
算器１６４０入力４に与えられる。従って、レジスタ１
００のデータＩＶＢＲ＋ＩＪの全ビットに＠ｌ”が加算
され、事実上の１カウントダウンが行なわれる。

従って、区間ＴｉＭ２の演算によってレジスタ１００に
得られるデータの値はｒｖｉＩｇ＋ｔＪｔえは［ＶＩＲ
（＝ＶＢＲ＋ｔ−ｔ　）Ｊのどちらかで６９、このデー
タは区間ＴｉＭ３においてラッチ回路１６９にラッチさ
れる（第１θ図（ｅ）参照）。

区間ＴｉＭ３ではラッチ回路１６９のデータ［ＶＩＩＲ
＋ＩＪｔたは「ｖＢＲ」とポリ＆−ＡＶＩの現在のアナ
ログ電圧とを比較器１１０で比較し、「Ｂ≧ム」が成立
したときは加算も減算も行なわずにレジスタ１００の現
在値ｒＶ　Ｉ　Ｒ＋　Ｉ　Ｊま九はｌ’−ＶＩＩＲＪを
保持する。他方、「ム＞Ｉｌ」のときは前述と同様にア
ンド回路１４２から＠１”を出力し、レジスタ１００の
データから１を減算する。この２１Ｈの減算によってレ
ジスタ１００のデータはｒｖｍｇ−１（＝ｖｍｇ＋ｌ−
１−１）Ｊとなる。

区間ＴｉＭ３が終了すると、信号ＴｉＭ２＋３が立下９
、アンド回路１４２が動作不能となる。

従って、以後のカウント動作は停止する。こうして、ム
／Ｄ変換動作はサンプリング信号Ｈ１の立上りの３区間
ＴｉＭｌ〜ＴｉＭ３　　（２４タイムスロツト）の間で
のみ行なわれる。

前回のＡ／Ｄ変換によって求めたデータＶＢＲの値（Ａ
）と今回サンプリングされたポリネームｖ１の設定値（
Ｂ）とが一致している場合、区間ＴｉＭｌ：におけるｌ
加算によってレジスタ１００の内容が［ｖｎｉ＋ＩＪと
なることにより、区間ＴｉＭ２における比較ではム）Ｂ
が成立し、１減算されてレジスタ１００の内容が「ＶＢ
Ｒ」となる。区間ＴｉＭ３における比較ではＡ＝Ｂが成
立し、１減算は行なわれない。従って、最終的にはがノ
回と同じデータ［Ｖ　Ｂ　ＲＪがデータレジスタ１００
にホールドされる。

前回のＡ　／　Ｄ変換によって求めたデータＶＢＲの値
（Ａ）よりも今回サンプリングされたボリュームｖ１の
設定値（Ｂ）の方が大きい場合、区間ＴｉＭｌにおける
１加算によってレジスタ１００の内容がｒｖｎＲ＋ＩＪ
となって電比＠器１１０ではＢ＝ＡまたはＢ）Ａのどち
らかが成立するだけである。従って、区間ＴｉＭ２及び
ＴｉＮ２で減算は行なわれず、最終的には［ＶＢＲ＋Ｉ
Ｊがレジスタ１００Ｋ：ホールドされる。

前回のム／Ｄ変換によりて求め九データＶＩＲの値（ム
）よりも今回゛サンプリングされ九ボリュームｖ１の設
定値（Ｂ）０方が小さい場合、区間ＴｉＭ２及びＴｉＮ
２では常にム〉３が球立する。

従って、ｌ加算の後に１減算が２度行なわれ、最終的に
は［ＶＩＩＲ−ＩＪがレジスタ１００にホールドされる
。

上述のように、１サンプリング周期（７１３１ｍ　ｓ　
）におけるディジタルデータの最大変化量は＋１に限定
されている。これは、ボリュームｖ１〜ｖ７によるアナ
關グ設定値が急激に変更され九ときこれにそのまま応答
し九のではクリック等不快な雑音をも九らす原因となる
のでこれを防止する九め、及び、雑音等によってアナロ
グ設定値が一時的に急激に変化し九ときこれに反応しな
いようにする一九め、等ＯＩＩ由による。１４Ｊンプリ
ング周期におけるディジタルデータの最大変化量は＋１
に限らず、要するに滑らかなＡ　／　Ｄ変換が行なえる
程度であればよい。

ま九、１回のＡ　／　Ｄ変換動作において３つの区間Ｔ
ｉＭ１　、ＴｉＮ２．ＴｉＮ２で加減算を行なうように
しているが、これ社ノイズ岬によって比較器１１０の出
力が不安定な場合にディジタルデータが乱りに変動する
ことを防止するのに役立つ。例えば、区間ＴｉＭ２でＢ
≧ムが成立したのに区間ＴｉＭ３では成立しないような
場合、区間ＴｉＭ１における「＋１」と区間ＴｉＭ３に
おける「−１」によって最終的にはディジタルデータは
変化しない。

尚、ラッチ回路１３９の全出力を入力し九アンド回路１
４８とノア囲路１４９（第６図）は最大カウント値と最
小カウント値を夫々検出する友めのものである。最大カ
ウント値になったときアン）’回路１４８の出力によっ
てアンド回路１４Ｓ。

１４４を動作不能にし、アップカウントを禁止する。最
小カウント値になり九ときはノア囲路１４９の１５力に
よってアンド回路１４２を動作不能にし、ダウンカウン
トを禁止する。

サンプリング信号［１が発生しているときの説ｖ！ＡＫ
戻ると、区間ＴｉＭ３の終了後はム／Ｄ変換結果である
ディジタルデータがアンド回路１６６、オア回路するる
、加算器１６４０人力ｌを介してデータレジスタ１００
で循環してホールドされる。

このレジスタ１００のデータはエニーディジタルデータ
ＮＤＤとして第７図の各制御回路１１１〜１１７のデマ
ルチプレクス用アンド−路１２６゜１２７に供給される
。信号Ｈ１が＠ｌ”のときは制御回路１１１のアンド回
路１２２が動作可能であるが、信号Ｎ７・西〒３２が′
″０″″の間は条件が成立せず、このアンド回路１２２
の出力は＠０″となっている。アンド回路１２２の出力
＠Ｏ”社インバータ１５０で反転され、ホールド用のア
ンド（ロ）路１２６に与えられる。レジスタ１０１０デ
ータｖｉｉ１ｉこＯアンド回路１２６及びオア１路１５
１を介して循環保持される。

信号Ｈ１の最後の８タイムスロツトにをいて信号Ｎ７・
２５　Ｔ　３２が１１′ｍとなると、アンド回路−２２
の条件が成立し、このアンド１路１２２かもアンド回路
１２６に＠１″が与えられる。同時に、アンド回路１２
２の出力”ｌ″は、次のサンプリング信号Ｈ２に対応す
る制御１回路１１２のマルチプレクス用アンド回１８１
２５に加えられると共にオア回路１３１に与えられる。

制御回路１１１では、アンド回路１２２の出力＠１”に
よってホールド用アンド回路１２８が動作不能となり、
アンド回路１２６が動作可能となる。従って、信号Ｈ１
のタイミングでＡ　／　Ｄ変換されたポリニームＶ１の
設定値を示すニューディジタルデータＮＤＤ＼ がアンド回路１２６で選択され、・オア回路１５１を介
してレジスター０１にロードされる。アンド回路１２２
は第５から第、３２タイムスロツトの関”１′″を出力
し、この間にデータレジスター００（第６図）から出力
されるデータＮＤＤは丁度下位ビットから最上位ビット
までの８ビツトがシリアルにｌＩ番に並んでいる。従っ
て、＃！２５タイムスロットから第３２タイムスロツト
の間でニューディジタルデータＮＤＤがレジスター０１
に順番にロードされることになシ、第１タイムスロツト
におけるレジスター０１の各ステージの重みは図中に６ 示すように第１ステージが最上位ピッ）　（ａ　Ｈｚ）
で６５、ステージが遂むにつれて下位ビットに移り、第
８ステージが最下位ピッ）（−Ｂ→ｈ）である。

一方、アイド回路１２２の出力＠ｌ”に対応してオア回
路１６１から信号ＴｉＭが出力され、かつアンド回路１
２５及びオア回路１３２を介してレジスター０２のデー
タＶＩＤがオールドディジタルデータＯＤＤとしてＡ　
／　Ｄ変換器１８（第６図）Ｋ与えられる。そして、ナ
ンプリング信号がＨｚに切換わると、前述と同様の手順
で、ポリニームｖ２に関するム／Ｄ変換が行なわれる。

以下、信号Ｈ２〜Ｈ７に対応して制御ｉ路１１２〜１１
７が前述と同様に動作し、各ボリュームＶる〜ｖ７に関
するム／Ｄ変換が順次行なわれる。こうして、各レジス
ター０１〜１０７ＫＦｉ、各ｌすｚ　　ＡＶ１〜Ｖ７０
出力に対応するディジタルデータが夫々記憶される。

尚、ディレィビブラート（ボリュームＶ４）に対応する
レジスター０４のデータ表示がＤＶＩＲとＤＥＬの２通
夛有る理由は、ボリュームｖ４をディレィビブラートの
開始時間設定とディレィビブラート深さ変化のエンベロ
ープの傾き設定の両方に兼用している丸めである。ＤＹ
ＥＲはディレィビブラートにおける深さの時間的変化の
速度を設定するためのディレィビブラートエンベロープ
レートデータであり、その重みはレジスター０４の各ス
テージブロック内の下側に示されている。

この重みの単位が（Ｈｚ）である理由社、エンベロープ
変化レートを周液数に換算し九速さで示した九めである
。すなわち、エンベロープの開始時から終了時までの時
間が周波数表示のτ周期に対応している。ＤＥＬはディ
レィビブラート開始時間データで６９、その重みはレジ
スター０４の各ステー・ジブロック内の上側に示されて
いる。この２つのデータＤＹＥＲ、Ｄ鳶りは勿論真理値
が具なっているわけではなく、利用する側での重みづ氏
゛ けが異なっている如けである。

スラースピード（ポリニームＶ５）ｆＬ）［めするレジ
スタ１０５のデータ表示が８１Ｍと８翼鳶の２通り有る
理由は、ダイナンツクレンジを広くとる丸めに８ビツト
のデータを仮数部と指数部に分けて利用する丸めである
。最下位ビットは利用せず、下位２ビツト目から５ビツ
ト目までを仮数部Ｍ１．Ｍ２．Ｍる。Ｍ４とし、上位３
ビツトを指数ｓｍｅｔ、Ｉｉ２，１！＋とする。８ＲＭ
はスラーレート仮数部のデータ表示であり、５１Ｒ１は
スラーレートの指数部のデータ表示である。

第４図のオア回路９０から出力され九イニシャルセンシ
ング信号１８は第７図の遅延フリップフロップ１５２に
入力される。２Ｒの遅延７リツグ７０ツブ１５２Ｆｉ信
号６ｙ８によりて入力信号をロードし、信号ｔｙｇＫ岡
期して出力状態を切換えるものである。遅延アリツブ７
０ツブ１５２の第１ステージの出力がアンド回路１５６
に加わり、かつインバータ１５５で反転されてアンド回
路１５４に加わる。第２ステージの出力はアンド回路１
５４に加わｐｌかつインバータ１３０で反転されてアン
ド回路１５６に加わる。このインノ（−タ１，３０の出
力が信号Ｔ１として第６図のム／Ｄ変掛１１８に与えら
れる。アンド回路１５６は信号Ｉ　’−’Ｓの立上りに
対応して８タイムスロツト幅のパル？を出力し、アンド
囲路１５４＃′ｉ偏号Ｉ８の立Ｙｊに対応して８タイム
スロツト幅のパルスを出力″する。アンド回路１５６及
び１５４の出力は−オア回路１３１に加えられ、信号Ｔ
＋Ｍとして第６図のム／Ｄ変換器１８に与えられる。信
号Ｉｓに対応して発生する信号ＴｓＭ及び１１の状態を
第１１図に示す。

第６図において、信号！８の立上りに対応して信号Ｔｉ
Ｍが＠ｌ”となる８タイムスロツトの間でアンド１路１
６６が動作不能にされ、データレジスタ１００の全ビッ
トが＠０″にクリアされる０オた、信−号１ｊが“０”
となることによって第７図の各制御回路１１１〜１１７
が動作不能にされ、各レジスタ１０１〜１０７はその記
憶データを循環保持する。かつ、第６図のアンド回路１
４２及び１４４が動作不能となり、アンド回路１４６が
動作可能となる。アンド回路１４６が可能化され九最初
の８タイムスロツトでは、信号ＴｉＭを８タイムスロツ
ト遅延し良信号ＴｉＭ１が１１′でめり、インバータ１
５６の出力＠０”によってアンド回路１４ｓの動作が禁
止される。これは信号■８の立上９時において各信号の
状態が安定するのを待つためであるが、この処理は特に
行なわなくてもよい。アンド回路１４６の他の入力には
信号１ｙ８と遅延７リツプ７０ツブ１４０の出力が加え
られる。従って、比較器１１０で「Ｂ≧ム」が成立すれ
ば、信号１ｙ８のタイミングでアンド回路１４るから＠
ｌ”が出力され、オア１路１４６を介して加算器１６４
の入カムに与えられる。前述の過少、この信号１ｙ８の
タイミングはデータレジスタ１００のデータの最下位ビ
ットのタイミングである。従って、アンド１路１４３か
ら信号１ｙ８のタイミングで１パルス与えられる毎に（
約４μＩＩＫ：）データレジスタ１００の内容が１カウ
ントアツプされる・ 前述の通９、イニシャルセンシング信号１８が発生して
いる間はマルチプレクサ１６でポリニームＶ８のアナロ
グ電圧を持続して選択する。従って、ボリュームｖ８で
感度調整され友タッチ検出信号が比較器１１００入力１
に専ら与えられる。

データレジスタ１００は初めにオール＠０″に、クリア
されるので、初めは比較器１１０で「Ｂ≧Ａ」が成立す
る。データレジスタ１００の値がタッチ検出信号の値に
一致するまで、信号ｌｙ＆が発生する毎に急速に骸レジ
スタ１０００内箒がカウントアツプされる。データレジ
スタ１０００カウント値がタッチ検出信号の値に一致す
ると、比較器１１０で［Ｂ＝ＡＪが成立する。これにも
とづきレジスタ１００の内容が更に１カウントアツプさ
れた後、比較器１１０で「１〈ム」が成立し、アンド回
路１４６が動作不能にされ、カウントが停止する。その
後、タッチ検出信号のレベルが下が□プたとしてもデー
タレジスタ１００のダウンカウントは行なわれないので
、ピーク値が保持されることＫなる。まえ、タッチ検出
信号がデータレジスタ１００の値よりも更に大きくなつ
九場合は比較器１１０で「Ｂ≧ム」が成立し、追加のカ
ウントアツプが行なわれる。こうして、イニシャルセン
シング信号！Ｓが発生している閏のタッチ検出信号のピ
ーク値に相当するディジタルデータがデータレジスタ１
００でホールドされる。このデータレジスタ１００にホ
ールドされたピーク値のデータはデータＮＤＤのライン
を介して第７図の制御回路１１８内のアンド回路１５７
に与えられる。

鍵押圧開始時から約ＩＱ　ｍ　ｓが経過してイニシャル
センシング信号１Ｂが立下ると、第７図のアンド回路１
５４の出力が第５乃至第諺タイムスロッ）Ｋｆｊ１期し
て８タイムスロツト間＠１″となる。

このアンド回路１５４の出力１１″社アンド回路１５８
に与えられる。アンド回路１５８の他の入力には、第４
図の７リツプフロツプＸＫＱの出力ＸＫＱ＆が２段の遅
延スリップ７０ツブ１５９を介して加えられる。この遅
延アリツブ７０ツブ１５９は遅延７リツプ７０ツブ１５
２０出力タイミングに同期させる丸めのものである。ア
ンド回路１５８はイニシャルタッチ検出時間終了時に何
らかの鍵が押圧されていること（ＸＫＱ８が１１″）を
条件に８タイムスロツトの間゛１”を出力する。

このアンド回路１５８の出力１１″によってアンド回路
１５７が動作可能となり、データレジスタ１００’（第
６図）にホールドされているタッチ検出信号のピーク値
データ（）ＪＤＤ）を通過させ、オア回路１６０を介し
てレジスタ１０８にロードする。ま九、アンド回路１５
４の出力＠１″に対応してオア回路する１から第６図の
インバータ１３５に与えられる信号’ｒｔＭＫよってデ
ータレジスタ１００にホールドしていえピーク値データ
がクリアされる。アンド回路１５４の出力が６１″とな
る８タイムスロツトの間にレジスタ１０８（第７図）Ｋ
ｌ”ｌ応するピーク値データのロードが完了し、該アン
ド回路１５４の出力が＠０″に立下るとアンド囲路１５
７に代わってアンド囲路１６１が動作可能となる。レジ
スタ１０８にロードされ九タッチ検出信号のピーク値デ
ータはこのアンド回路１６１を介して以後ホールドされ
る。こうして、１゛ニシヤルタツチ検出データがレジス
タ１０８にホールドされる。

尚、レジスタ１０８のデータ表示がムＰＩとＩＴＬの２
通り有る理由は、同じイニシャルタッチ検出データをア
タックピッチコンドロールドイニシャルタッチレベルコ
シトロールの両方Ｋｌ用するためである。ムＰＩは、ア
タックピッチ初期値設定データであり、その重みはレジ
スタ１０８の各ステージブロック内の上側に記されてい
る。下位３ビツトは切捨てられ、上位５ビツトが約１．
２セント乃至約１９セントのピッチずれに対応する。

ＩＴＬ＃′ｉ、イニシャルタッチレベル制御データであ
る。

第７図の各レジスタ１０１〜１０８に記憶され九データ
のうちピッチコントロール［１％のデータ、すなわちビ
ブラートレートデータＶＩＢ、ビブラート深さデータＶ
ＢＤ、アフタータッチビブラート深さデータｌ［ＶＩＩ
Ｄ、ディレィビブラートエンベローグレートデータＤＹ
ＥＲ，ディレィビブラート開始時間データＤＥＬ、スラ
ーレート仮数部データ１１１ｔＭ、スラーレート指数部
データ邸ＲＥ。

アタックピッチ初期値設定データＡＰＩは効果付与回路
２０（第２図）に供給される。レベルコントロール関係
のデータ、すなわちアフタータッチレベル制御データＡ
ＴＬ、サスティンレートデーｆｉ　Ｓ　Ｔ　Ｒ，イニシ
ャルタッチレベル制御データ■ＴＬは楽音信号発生部２
１（第２図）に供給される。

効果付与回路２０では、単音キーアサイナ１４Ａから与
えられるアタックピッチスタート信号ムＳまたはスラー
スタート信号８Ｓにもとづき、変調信号ＶＡＬを形成す
る良めの動作あるいはスラー効果を付与した楽音周波数
情報８ＫＣを形成するための動作を開始する。効果付与
回路２０の詳細説明は省略するが、その概略は次の通９
である。

アタックピッチスタート信号ムＳが与えられたときは、
上記アタックピッチ初期値設定データＡＰＩ及びアタッ
クピッチデータＲＯＭ２２から与えられる制御データム
ｐｓ、ムＰＲ，ＡＰＦ：Ｒに応じてアタックピッチ用の
変調信号ＶＡＬを形成する。

その後、ディレィビブラートが選択されているならば、
上記ディレィビブラート開始時間データＤＥＬ及びディ
レィビブラートエンベロープデータＤＶＥＲに応じてデ
ィレィビブラート用の変調信号ＶＡＬを形成する。ディ
レィビブラートの終了後は（ディレィビブラートが選択
されていないときはアタックピッチ終了直後に）、ノー
マルビブラート及びアフタータッチビブラートの丸めの
変調信号ＶＡＬを形成する。ノーマルビブラート用の変
調信号ＶＡＬは上記ビブラートレートデータＶ１８及び
ビブラート深さデータＶＢＤに応じて形成される。アフ
タータッチビブラート用の変調信号ＶムＬは上記データ
ＶＢＲとアフタータッチビブラート深さデータＫＶＢＤ
に応じて形成される。ノー１ルビブラートとアフタータ
ッチビジ２−トが同時に選択されている場合は、変調信
号ＶＡｌ、の周波数がデータＶＩＩＲによって決定され
、深さく振幅）がデータＶＩＩＤとＫＶＢＤの両方によ
って決定される。スラースタート信号Ｓ８が与えられた
ときはスラーレート用のデータＳ鼠麗、ＩＲＥと単音キ
ーアサイナ１４Ａから与えられるキーコ−ドＭＫＣに応
じて周波数情＠ＳＫＣの値を１音に対応する値から新音
に対応する値まで徐々に移行する制御を行なう。スラー
制御終了後は上述と同様にしてディレィビブラート、ノ
ーマルビブラート、アフタータッチビブラートのための
変＃信号ＶＡＬを形成する。

楽音信号発生部２１の詳細説明も省略するが、その概略
は次の通りである。単音モードのときは、効果付与（ロ
）路２０から与えられる周波数情＠５ＫＣ（これはキー
コードＭＫＣに対応している）にもとづき楽音信号を形
成する。複音モードのときは複音キーアサイナ１４Ｂか
ら与えられるキーコードＰＫＣにもとづき楽音信号を形
成する。同時に、そこで形成する楽音信号の音高音前記
変調信号ＶＡＬに応じて制御し、かつ前記アフタータッ
チレベル制御データＡＴＬ及びイニシャルタッチレベル
制御データＩＴＬに応じて該楽音信号の音電を制御する
３、更に、前記サスティンレートデータＳＴＨに応じて
該楽音信号の振幅エンベロープのザメテイン時間を制御
する。

尚、第６図のＡ／Ｄ変換器１８においては、ボリューム
■１乃至ｖ７に関するＡ／Ｄ変倶に関して、データの急
激な変化を防ぐために１サンプリング周期におけるデー
タ変化量は＋１１に限定されている。しかし、１サンプ
リング周期＋ＣおけるＩ−タ変化量を±Ｎ（Ｎは２以上
の所定数）以内に限定する、あるいはデータ変化量を全
く限定しないようにする、ことも可能であり、制御要素
の性質に応じて杆容し得る範囲に定めればよい。後者の
場合、第６図のアップカウント用のアンド回路１４４に
遅延フリップフロップ１４０の出力を入力し、かつアン
ド回路１４２．１４４から信号ＴｉＭ２＋３、ＴｉＭｌ
　を除去すればよい。また、前者の場合は、上述と同様
にアンド回路１４２．１４４の入力組合せを変更した上
で、遅延フリップフロップ１６７の連結数（シフトステ
ージ数）をＮに対応して増加し、その各ステージからＴ
ｉＭ信号の遅延信号が出力されている間のみアンド回路
１４２，１４４を動作可能にすればよい。

第６図及び第７図においてはシリアル処理式のＡ／Ｄ変
換部１７が示されているが、パラレル処理式のＡ／Ｄ変
換部１７もこれらの実施例と同様に構成することができ
る。

また、アナログ電圧マルチプレクサ１６における時分割
サンプリングはマイクロコンピュータプログラムによっ
て制御するようにしてもよい。その場合、時分割サンプ
リングタイミングは、常に規則的な順序であられれるよ
うになっている必要はなく、マイクロコンピュータの処
理の都合に応じて不規則もしくは不連続であってもよい
。そして、サンプリング周期が不規則な場合は各々のサ
ンプリング周期に応じてディジタルデータの変化量の制
限値を適宜自動変更することもマイクロコンピュータプ
ログラムによって可能である。

以上説明したようにこの発明によれば、複数種類のデ・
イジタルデータを可変設定する場合に、複数のアナログ
信号設定手段を具備し、これらのアナログ設定値を時分
割多重化して１台のアナログ／ディジタル変換手段でデ
ィジタルデータに変換するようにしたので、マニュアル
設定手段の構成が簡単化されると共にアナログ／ディジ
タル変換手段の構成も簡単化され、製造コスト、配線数
、取付スペース及び回路スペースの節約を達成すること
ができる。また、アナログ／ディジタル変換の際に、１
サンプリング期間におけるディジタルデータの変化量を
制限するようにしたので、ディジタルデータの急激な変
化が抑止され、酸子某嶺等に適用した場合に好ましい効
果を発揮する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明ｔ−ｉ子楽器に適用した場合の実施例全示す
電子楽器全体構成ブロック図、第３図は第２図の押鍵検
出部及びカウンタの詳細例を示す回路図、第４図は第２
図の単音キーアサイナの詳細例を示す回路図、第５図は
第２同各部で使用するタイミング信号の一例を示すタイ
ミングチャート、第６図は第２図のタッチセンサ、各種
効果設定操作子群、アナログ電圧マルチプレクサ及びＡ
　、′Ｄ変換器の部分の詳細例を示す回路図、第７図は
第２図のＡ／Ｄ変換部内の制御及び記憶部の詳細例を示
す回路向、第８図は第６図のアフタータッチセンサの出
力にもとづきイニシャルタッチ及びアフタータッチの両
方を検出することを示すための信号波形図、第９図は第
６図及び第７図の回路によるアナログ／ディジタル変換
のための時分割状態を示すタイミングチャート、第１０
図は第６図のＡ／Ｄｉ換器の通常の（イニシャルタッチ
検出時以外のときの）動作例を示すタイミングチャート
、第１１図は第６図及び第７図におけるイニシャルタッ
チ検出時の主な信号の発生状態を示すタイミングチャー
トである。 ＶＲＩ乃至Ｖ　Ｒｎ　ｅ　Ｖ　１　乃至Ｖ８−７ナログ
鑞圧設定用の゛ボリューム、２００．１６−・・アナロ
グ電圧マルチプレクサ、２０２．１８−Ａ／Ｄ変換器、
２０３−１乃至２０５−ｎｔｔｏｌ乃至１０８・・・ア
ナログ電圧設定用ボリュームに対応するメモリもしくは
レジスタ、２０４　、１１１乃至１１７・・・マルチプ
レクサ及びデマルチプレクス制御回路、２０５　、１０
０　・・・データレジスタ、２０６，１１９・・・Ｄ／
Ａ変換回路、２０７，１１０・・・比較器、２０８・・
・データレジスタ制御回路。 特許出願人　日本楽器製造株式会社

Claims (1)

1. 【特許請求の範囲】 １、　複数のアナログ信号設定手段と、前記各アナログ
   信号設定手段で設定されたアナログ信号を時分割でサン
   プリングし、多重化するアナログ信号多重化手段と、前
   記各アナログ信号設定手段に対応して設けられ、各々で
   設定されたアナログ信号に対応する値のディジタルデー
   タを夫々記憶す今ための複数の記憶手段と、前記アナロ
   グ信号多重化手段から出力逼れたアナログ信号をディジ
   タルデータに変換するアナログ／ディジタル変換手段と
   、前記アナログ信号多重化手段における時分割サンプリ
   ングに同期して前記アナリグ／ディジタル変換手段の動
   作を制御し、かつこのアナログ／ディジタル変換手段の
   出力ディジタルデータを前記時分割サンプリンゲタイミ
   ン・グに対応して前記記憶手段のいずれかに記憶させる
   制御手段とを具えるディジタルデータ設定装置。 ２、前記制御手段は、各サンプリングタイミングの始ま
   りもしくは直前でそのサンプリングタイミングに、対応
   する前記記憶手段の記憶データを夫々選択して多重化し
   、前記アナログ／ディジタル変換手段に送出する第１の
   制御手段と、第１の制御手段によるデータ送出タイミン
   グに同期して制御信号を前記アナログ／ディジタル変換
   手段に与える第２の制御手段と、各サンプリングタイミ
   ングに対応して前記アナログ／ディジタル変換手段から
   出力さｎるディジタルデータを該サンプリングタイミン
   グに対応する前記記憶手段に分配し記憶させる第３の制
   御手段とを含むものであり、前記アナログ／ディジタル
   変換手段は、前記第１の制御手段によって与えられたデ
   ィジタルデータを記憶するレジスタと、このレジスタの
   記憶データをアナログ信号に変換するディジタル／アナ
   ログ変鯖回路と、このディジタル／アナログ変換ｕ路の
   出力信号と前記アナログ信号多重化手段から出力された
   アナログ信号とを比較する比較器と、前記第２の制御手
   段から与えられる前記制御信号にもとづき制御動作を開
   始し、前記比較器の出力にル６じて前記レジスタに記憶
   したディジタルデータの値を増加もしくは減少する制御
   を行なう制御回路とを含むものである特許請求の範囲第
   １項記載のディジタルデータ設定装置。 ６、前記各記憶手段はその記憶データをシリアルに出力
   するものであり、前記第１の制御手段を介して前記アナ
   ログ／ディジタル変換手段に送出されるディジタルデー
   タはシリアル化されており、前記レジスタはその記憶デ
   ータを前記アナログ／ディジタル変換手段の出力として
   シリアルに出力するものであり、前記第３の制御手段を
   介して前記記憶手段に分配されるディジタルデータはシ
   リアル化されている特許請求の範囲第２項記載のディジ
   タルデータ設定装置。 ４、前記アナログ信号設定手段は、アナログ−圧設定期
   ボリュームから成るものである特許請求の範囲第１項乃
   至第３項のいずれかに記載のディジタルデータ設定装置
   。 ５、複数のアナログ信号設定手段と、前記各アナログ信
   号設定手段で設定されたアナログ信号を時分割でサンプ
   リングし、多重化するアナログ信号多重化手段と、前記
   各アナログ信号設定手段に対応して設けられ、各々で設
   定されたアナログ信号に対応する値のディジタルデータ
   を夫々記憶するための複数の記憶手段と、前記アナログ
   信号多重化手段から出力されたアナログ信号をディジタ
   ルデータに’ｆｌするアナログ／ディジタル変換手段と
   、このアナログ／ディジタル変換手段の出力ディジクル
   データを前記時分割サンプリングタイミングに対応して
   前記記憶手段のいずれかに記憶させる第１の制御手段と
   、前記記憶手段に記憶さ几ている前回のサンプリングタ
   イミングにおけるディジタルデータに対してその記憶手
   段に対応して今回求めるべきディジタルデータの変化量
   が所定値以内になるよう前記アナログ／ディジタル変換
   手段を制御４１−ｊる第２の制御手段とを具えるディジ
   タルデータ設定装置。 ６、前記アナログ／ディジタル変換手段は、各サンプリ
   ングタイミングの始まりもしくは直前でそのサンプリン
   グタイミングに対応する前記記憶手段の記憶データが転
   送されるレジスタと、このレジスタの記憶データをアナ
   ジグ信号に変換するディジタル／アナログ変換回路と、
   このディジタル／アナログ変換回路の出力信号と前記ア
   ナログ信号多重化手段から出力された′アナログ信号と
   を比較する比較器と、この比較器の出力に応じて前記レ
   ジスタに記憶したディジタルデータの値を増加または減
   少する演算回路とを含み、前記第２の制御手段は、前記
   演算回路を制御して１回のサンプリングタイミングにお
   ける最大増加量または減少量を所定値に制限するもので
   ある特許請求の範囲第５項記載のディジタルデータ設定
   装置。 Ｚ　前記第２の制御手段は、前記比較器の出力に無関係
   に前記レジスタの内容を所定値だけ増加する第１のステ
   ップと、その後前記比較器の出力が前記レジスタの内容
   の方が大きいことを示していることを条件に前記レジス
   タの内容を所定値だけ減少する第２のステップと、その
   後前記第２のステップと同じ制御を行なう第３のステッ
   プとを１回のサンプリングタイミングにおいて順次実行
   するものである特許請求の範囲第６項記載のディジタル
   データ設定装置。