JPS5870631A - 信号検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力信号の電圧を検出電圧と比較し、精度良く
検出できる集積化に適した信号検出回路に関するもので
ある。

第１図に従来の信号検出回路を示す。この回路はリミッ
タ等の波形整形回路に一般的に用いられてきた。ｌは信
号入力端子すなわち差動増幅器の逆相入力端子、コは差
動増幅器の正相入力端子、３は信号検出回路の出力端子
、≠は差動増幅器、ｉ　　Ａはそれぞれ第１及び第２の
抵抗、７は接地端子である。いま差動増幅器≠には正帰
還がかかっているので出力３は差動増幅器のハイレベル
の飽和電圧■。あるいはロウレベルの飽和［圧Ｖ。−と
なる。信号検出回路の検出電圧すなわち差動増幅器≠の
正相入力端子λの電圧は、出力３がＶ。＋のとき ＋ ｖＴｉｆ−−ニーｖｏ、出力Ｊ　カＶ、−ｏト＊　、ｒ
ｔ＋ｒ！ ｖＴＨ７≠ｒ−”−と与えられる。入力信号Ｖ□の電圧
が信号検出回路の検出電圧よシ大きい場合は、信号検出
回路の出力３は差動増幅器のロウレベルの飽和電圧ＶＯ
−となる。次に大刀信号Ｖ工、の電圧が信号検出回路の
検出電圧ＶＴＲ−より小さくなると、出力３Ｆｉ反転し
て、差動増幅器のハイレベルの飽和電圧Ｖ。＋となる。

したがって信号検出回路の検出電圧は、■、ヨとなシ、
入力信号ＶＩＭの電圧が信号検出回路の検出電圧ｖＴｉ
！＋より大きくなるまで、差動増幅器の出力３は反転せ
ず、＋ ＶＯのままの状態となる。次に入力信号ＶｒＭの電圧が
信号検出回路の検出電圧ｖＴＨ＋　より大きくなると、
差動増幅器の出力３は反転してＶ。−とな９、同様の動
作が繰り返される。第２図は、正弦波の入力信号を与え
た場合の信号検出回路の出力（差動出力回路の出力）波
形を示したものである。ここで入力信号の最大振幅電圧
が信号検出回路の検出電圧よシ小さい交流信号を与えた
場合、差動増幅器の出力３は初期の出力３の電圧ｖｏ＋
あるいはｖｏ′″のままの状態となる。前記のように、
従来の信号検出回路の検出電圧は差動増幅器の飽和電圧
と抵抗分割比で決められる。したがって従来の信号検出
回路には、差動増幅器の電源電圧を決めると、信号検出
回路のハイレベル側の検出電圧ｖＴＩＩ＋とロウレベル
側の検出電圧Ｖよ−を独立に設定できない欠点があった
。すなわち信号検出回路のハイレベル側の検出電圧を設
定した場合、差動増幅・器のハイレベルの飽和電圧値よ
シ抵抗分割比（第１及び第２の抵抗値）を決める。その
ためロウレベル側の検出電圧は既に決定した前記抵抗分
割比と差動増幅器のロウレベルの飽和電圧値によってみ
ずから決まってしまう。また従来の回路を集積化する場
合、次のような欠点管有していた。信号検出回路の検出
電圧の高精度化を得るため、高い比精度を持つ抵抗と設
計通シの正確な飽和電圧が得られる差動増幅器を必要と
した。更に、抵抗。

差動増幅器には経時変化の非常に小さい特性が要求され
た。また消費電力と占有面積低減の両立性の点でも問題
があった。すなわち抵抗を流れる電流を低減するために
は、高抵抗を必要とするが、高抵抗を集積化するには大
きな占有面積を要した。

以上述べた欠点を除去する丸め本願発明者は高精度、か
つ安定な基準電圧源を用いた信号検出回路を先に発明し
、出願した（特願昭６６−１／弘≠７２号）。この信号
検出回路を第３図に示す。

第３図のｌは信号入力端子すなわち差動増幅器の逆相入
力端子、コは差動増幅器の正相入力端子、３は信号検出
回路の出力端子、蓼は差動増幅器、ｔは第１の基準電圧
ｖｒｌ　　（ハイレベル側の基準電圧）の入力端子、り
は第２の基準電圧ｖｒＢ　（ロウレベル側の基準電圧）
の入力端子、ｔｏ、ｉｔはスイッチ、１２はインバータ
、／３ｄインバータの出力端子である。ここで■１、〉
ｖｒｓ　　である。

次に第３図の信号検出回路の動作を説明する。いま差動
増幅器≠の出力端子３がロウレベルとする。

スイッチｔｏ、ｉｔは制御端子３及び１３がハイレベル
のときオン、ロウレベルのときオフトスると、出力端子
３がロウレベルの場合、差動増幅器の正相入力端子コの
電圧は第２の基準電圧Ｖｒ、となる。すなわちこの場合
の信号検出回路の検出電圧は■１となる。入力信号■□
、の振幅電圧が信号検出回路の検出電圧ｖｒ、よシ大き
い場合は、差動項幅器の出力３はロウレベルの状態を保
つ。次に入力信号Ｖ工、の振幅電圧が検出電圧Ｖ４より
小さくなると、差動増幅器の出力３は反転し、ハイレベ
ルとなり、差動増幅器の正相入力端子コの電圧は第１の
基準電圧ｖｒ１となり、信号検出回路の検出電圧はｖｒ
ｌに変わる。ここで入力信号ｖｘＭの振幅電圧が検出電
圧ｖｒ０よシ大きくなるまで、差動増幅器の出力３はハ
イレベルの状態を保つ。次に入力信号の振幅電圧がｖｒ
ｏよシ大きくなると、差動増幅器の出力３は反転し、初
期のロウレベル状態にもどシ、以後同様に動作が繰シ返
される。

ここで入力信号の最大振幅電圧が差動増幅器の検出電圧
より小さい交流信号を与えた場合、差動増幅器の出力３
は初期のハイレベル出力あるいはロウレベル出力のｔま
の状態となる。

したがって、前述したような動作をするので、高精度か
つ安定な基準電圧をそのまま検出電圧として利用できる
。ここで高精度かつ安定な基準電圧は現在の集積回路技
術で十分実現可能であり、また差動増幅器、スイッチ、
信号反転回路は容易に集積化できる。更に第１図に示し
た従来回路のような抵抗素子を用いていないので、低消
費電力化に有利である。しかしこのような利点を持って
いるにもかかわらず、第３図の信号検出回路は差動増幅
器のオフセット電圧のため高精度に信号検出ができない
という欠点を有していた。すなわち差動増幅器は自己の
オフセット電圧のため信号電圧をオフセット電圧分シフ
トして検出電圧と比較するため、正確な信号検出ができ
ない。一般に差動増幅器は素子バラツキのためオフセッ
ト電圧を有しており、現在の集積回路技術ではこのオフ
セット電圧を完全にＯとすることは非常に困難である０ 本発明はこれらの欠点を除去する丸め、信号検出回路の
動作期間をオフセット補正動作と信号検出動作に分け、
サンプル値動作させたもので、以下図面について詳細に
説明する。

第参図は本発明の実施例であって、ｌは信号入力端子、
２は差動増幅器の正相入力端子、３は信号検出回路の出
力端子、昼は差動増幅器、ｒ＃′ｉ第１の基準電圧Ｖｒ
１　　（／・イレベル側の基準電圧）の入力端子、りは
第２の基準電圧ｖｒＳ（ロウレベル（１１１の基準電圧
）の入力端子、１０．／／はスイッチ、１２はインバー
タ、１３はインノく一夕の出力端子、／４は差動増幅器
の逆相入力端子、すなわち第１の容量１７の一端、１２
は差動増幅器の出力、１６は第１の容量１７の他端、／
７．／Ｉはそれぞれ第１及び笛２の容量、２０〜２ｊは
スイッチである。ここでＶ、、＞　Ｖ、である。次に本
発明の実施例である信号検出回路の動作を説明する。

スイッチ２０．２２．２１はクロックφ１で、スイッチ
２／、２３．２≠はクロックφヨで駆動される。クロッ
クφ１とφ家の位相関係は例えば嬉５図に示すように互
いにノ・イレペル状態（スイッチをオンさせる状態）が
重ならないように与えられる。まずクロックφ、がロウ
レベル、クロックφ２がハイレベル状態の場合について
説明する。

この場合、説明を簡単にするため理想的な特性をもつス
イッチを考えると、常にオン状態のスイッチの抵抗は０
．常にオフ状態のスイッチの抵抗は無限大と見なせるか
ら、第参図の回路は等価的に第６図のようになる。信号
検出回路の出力３は第２の容ｊｋｌにに蓄積された電荷
で決まる電圧、すなわちスイッチ２ｊがオフとなる直前
の電圧を保持している。ここで容量に電荷のリークがあ
っても、出力３の信号をディジタル的に取扱う場合には
、次の信号検出のサイクルまでに出力３の電圧レベルが
ディジタル信号のしきい値レベルより低下しなければ動
作上問題はない。差動増幅器の方は正相入力端子が接地
され、差動増幅器の出力／ｊから逆相入力端子ｌ≠へ帰
還された状態となっている。したがって、第１の容量１
７には差動増幅器のオフセット電圧Ｖｏ　ｆｆ　に相当
する電荷力；蓄積される。次にクロックφ、がノ翫イレ
ベル、クロックφ重がロウレベルの状態での動作につい
て説明する。この場合、Ｂｇｃ図の回路は等価的に第７
図のようになる。入力信号端子と逆相入力端子間に接続
されたｔｓｌの容量及び出力端子３と接地間に設けられ
た第λの容量を除くと、第３図の信号検出回路と動作的
に等価なものとなる。ここで出力端子３に設けられた第
λの容量は電圧を保持するための容量であり、信号検出
回路の動作には影舎を与えない。はじめに入力信号は第
１の容量にょシオフセット電圧分が付加されて差動増幅
器の逆相入力端子ｌ参へ伝達されゐ。次に差動増幅器内
では逆相入力端子に入力された信号はオフセット電圧分
をキャンセルする方向にシフトされて検出電圧と比較さ
れる。したがってこのような回路動作をするので、正確
な電圧比較ができる。以上述べた回路動作以外は第３図
の回路動作と一一であるので説明は省略する。次に再び
クロックφ１がロウレベル、クロックφ！カハイレベル
ニナルト、前記と同様に出力端子３は検出動作終了直前
の電圧を保持し、オフセット電圧補正の動作が行われ、
以後同様の動作が繰シ返される。したがってこのような
動作をするので、差動増幅器のオフセット電圧の影餐が
ない正確な検出動作ができる。本発明の回路では、入力
信号はサンプル値的に取扱われろ。すなわちオフセット
補正動作期間（クロックφ１がロウレベル、クロックφ
、がハイレベル状ｍ）内では、信号検出は行われず、出
力端子３は前回の信号検出動作終了時の状態を保つ。し
たがってこの場合、入力信号周波数に対して十分高い周
波数でクロックφ１．φ、を駆動する必要がある。

第を図は本発明の第λの実施例であシ、第≠図と同一部
分には同一符号を示す。２乙はスイッチ、２７．２１は
インバータである。第≠図の容量をスイッチとインバー
タで構成されるラッチ回路で置換えた以外は第ｆ図と全
く同一の構成である。

すなわちこのような構成となっているので、第ｖ図のよ
うな電荷のリークの問題がなく、電圧を保持できる。電
圧保持回路以外の動作は前述した第参図と全く同一であ
るので省略する。

第り図は本発明の第３の実施例であり、第ｒ図と同一部
分には同一符号を示す。λ′は第１６るいは第２の基準
電圧を出力として取り出した端子を示し、２りはバッフ
ァ回路、ｓｏ、、ｉｔはそれぞれバッファ回路を駆動す
るための第３及び第Ｖの基準電圧を示す。バッファ回路
、ラッチ回路を除いた第り図の回路動作は前述した第参
図の回路動作と全く同じであり、詳細は省略する。バッ
ファ回路２ｙＦｉ第３の基準電圧ｖｒ２１及び第弘の基
準電圧Ｖｒ４で駆動され、バッファ回路の出力振幅電圧
はハイレベル側がｖｒ３、ロウレベル側がｖｒ４となる
ように動作する。ただしｖｒＢ　＞　Ｖｒ４とする。す
なわちこのようなバッファ回路はＯＭＯＳ回路で簡単に
実現できる。したがってこのように信号検出回路が構成
されているので、高精度、安定な第３及び第りの基準電
圧を用いることにより、バッファ回路の出力１７からは
一定振幅の波形整形された出力が得られる。また２′か
らも一定振幅の波形整形された出力が得られる。

以上説明したように、高精度かつ安定な基準電圧をその
まま信号検出回路の検出電圧として用いることができる
利点がある。また、信号検出回路の動作期間をオフセッ
ト補正動作と信号検出動作に分け、サンプル値動作をさ
せたので、差動増幅器のオフセット電圧を補正でき、高
精度な信号検出動作が得られる利点がある。更に本発明
の回路を用いて第２図のように構成することによシ、高
精度かつ安定な波形整形回路全書ることができる。

また、従来回路のように抵抗成分がないので低消費電力
の信号検出回路を集積化できる利点がある。本発明を用
いた波形整形回路は、ＰＢ　　（プッ７−ボタン）受信
器のリミッタ、ディテクタ回路に応用でき、高性能なＰ
Ｂ受信器を実現できるとともに、ＰＢ受信器のＬＳＩ化
に有効な回路であるＯ

【図面の簡単な説明】

第１図は従来の信号検出回路、第２図は正弦波の入力信
号を与えた場合の従来の信号検出回路の出力波形、第３
図は従来の信号検出回路、第≠図は本発明の第１の実施
例でちる信号検出回路、第５図は本発明の信号検出回路
に用いる駆動クロックの位相関係、第６．第７図はそれ
ぞれオフセント補正時及び信号検出時における第μ図の
信号検出回路の等価回路、第ど、第り図はそれぞれ本発
明の第２及び第３の実施例である信号検出回路を示す。 ｌ・・・信号入力端子、２・・・差動増＠器の正相入力
端子、２′・・・第１あるいは第λの基準電圧を出力と
して取り出した端子、３・・・信号検出回路の出力端子
、≠・・・差動増幅器、ｊ、６・・・抵抗、７・・・接
地端子、ｇ・・・第１の基準電圧、り・・・第２の基準
電圧、ｔｏ、ｉｔ・・・スイッ’ｆ−１／２・・・イン
バータ、／３・・・インバータの出力端子、ｌｑ・・・
差動増幅器の逆相入力端子（第１の容量の一端）、ｌｊ
・・・差動増幅器の出力、／Ｇ・・・第１の容量の他端
、／７．　ｔｒ・・・＠ｌ及びＷＪ２の容置、２０−２
１．・・・スイッチ、２７．２１・・・インバータ、コ
タ・・・バッファ回路、３０・・・第３の基準電圧、３
／・・・＠≠の基準電圧。 第１図

Claims (3)

【特許請求の範囲】
1. （１）差動増幅器の逆相入力端子に容量の一端を接続し
   た差動増幅器と、該容量の地竜に入力信号あるいは接地
   電位のどちらか一方を選択し接続する第１及び第２のス
   イッチと、λつの異なる基準電圧のどちらか一方の電圧
   を選択し出力する第３及び第弘のスイッチと、該差動増
   幅器の正相入力端子に該第３及び第Ｖのスイッチにより
   得られた出力電圧あるいは接地電位のどちらか一方を選
   択し接続する蕗！及び第６のスイッチと、該差動増幅器
   の出力端子と逆相入力端子間に接続された第７のスイッ
   チと、該差動増幅器の出力端子に接続された第ｒのスイ
   ッチと、該第ざのスイッチから得られる出力情報を記憶
   、保持する機能を有する回路と、該記憶、保持する機能
   を有する回路の出力がハイレベルのとき該２つの異なる
   基準電圧のうちハイレベル側の基準電圧を選択するよう
   Ｋ、該配憶、保持する機能を有する回路の出力がロウレ
   ベルのとき該２つの異なる基準電圧のうちロウレベル側
   の基準電圧を選択するように該第３及び第μのスイッチ
   を制御する回路と、該第１．第２及び第ｊないし第ｔの
   スイッチを周期性のあるクロックで駆動する手段とを具
   備したことを特徴とする信号検出回路。
2. （２）記憶、保持する機能を有する回路を容量素子で構
   成したことを特徴とする特許請求の範囲第１項記載の信
   号検出回路。
3. （３）　　記憶参保持する機能を有する回路をインバー
   タとスイッチで構成したことを特徴とする特許請求の範
   囲第１項記載の信号検出回路。