JPS5875123A - カメラの情報設定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はカメラ等におけるシャッター秒時、絞り値等の
撮影情報の設定装置で、特に情報？設定並びに変更を押
ブタンスイッチ等の操作により電気的に行５よ５Ｋした
撮影情報設定装置Ｋｌｌするものである。

露光制御回路を備えたカメラにおいては、従来は回路の
可変素子に撮影情報を設定するには、例えばシャッター
ダイヤル、絞りリング等の如き機械的情報設定機構の手
動操作によりこれらに連動する可変素子の位置を変えて
行っていた。従って撮影にあたりカメラ本体またはレン
ズに配設された上記の如き情報設定機構なそれぞれ別個
に操作する必要があり迅速壽操影の際には不便なもので
あった。

本発明は上記Ｏ如きシャッター秒時、絞り値醇の撮影情
報をシャッターダイヤル、絞りリング等の機械的設定手
段な用いずに１例えばカメラの適白な個所虻配般した押
ボタン等の操作により自由に選択設定並びに表示し得る
よう＆Ｃした撮影情報設定装置を提供するもので、ＩＩ
ＩＰＫ上記押ボタン等の操作手段が操作されている際に
、上記設定値がカメラの制御可能な露出値の上限値に達
した場合においては、上記設定値を上記上限値からカメ
ラの制御可能な露出値の下限値にプリセットし、又操作
手段の操作中に上記設定値がカメラの制御可能な露出値
の下限値に達した場合には上記設定値を上記下限値から
上記上限値にプリセットするととｋより、迅速な情報の
設定及び該設定を防止させたものである。

以下図面によって本発明の詳細な説明する０第１図は本
発明による電子的撮影情報設定表示方式の一実施例を示
すブロック回路図である０図はカメ゛うにおける撮影情
報設定並びに表示用装置をブロック的に図示したもので
、図における各入力並びに出力端子はデジタル制御式カ
メラの各部からの入力信号並びに出力信号の伝達端艷を
示す。図において各端子に付されたＶｃはカメラの電源
の一極を示してお沙、その他極はアース誉号で示しであ
る部分に接続されている□Ｉａは設定値をアップまたは
ダウンさせる方向を切換えるだめの回路の入力端子でス
イッチＳｗｌのオンで論理″１″を伝達路９へ送出し、
オフで′θ″を送出する。この９からの入力でアップ・
ダウンカウンタ−２が′１′の時はアップ方向へ１．Ｎ
Ｏ”の時はダウン方向へステップカウントされる。端子
Ｉｂは前記カウントのクロックパルスを制御するための
端子で、　　　１スイツチＳＷ２のオンで伝達路１７へ
″Ｏ″信号、オフで″′ｌｎ信号が送出される。クロッ
クパルスは７のクロックパルス発生装置で発生され、そ
の周期で設定値その他がステーツブ的に変化する。この
′７で発生されたクロックパルスはクロック入力制御装
置゛ｉを介してアップ・ダウンカウンタ−２のＣＰ大入
力印加され線路９からのアップ・ダウン方向指示に従っ
てステップ的にカウントされる。ｉ九Ｉ　ｂからのクロ
ック入力制御信号は線路１７を通してカウンター制゛御
装置４並びに表示用制御装置５へも伝達される。端子Ｉ
ｃはアップ・ダウンカウンタ−２の電源回路を構成し、
これに挿入されているタイマー８の自己保持作用で、装
置の電源がオフされても一定時間カウン゛ター２への給
電が保持されるようになっている。３は中央制御装置（
ＣＰＵ）で受光素子を含む測光装置よりの輝度情報、端
子Ｉｄよりの優先指令信号並びにカウンター２の出力信
号１５がそれぞれ入力され、輝度情報及びカウンター２
にて設定された露出情報の露出演算を行ないその出力と
してシャッター制御。

絞り制御部への制御信号並びに図示の如き各種信号が表
示制御装置５へ送出される。なおＩｄ回路のスイッチＳ
ｗ３は優先モード切換スイツ゛チで８ｗ３がオンの時は
シャッター優先、オフの時は絞り優先モードでカメラが
作動する０ＣＰＵ３カーら表示制御装置５へ送られる信
号のうち線路１０および１１を通るシャッター桁信号お
よび絞り桁信号は、端子Ｉｅからの信号で制御されるゲ
ートを介して伝達され、８ｗ４のオン、オフにより表示
の停止または点滅が行なわれる。なお演算出力値がカメ
ラの露出値に対する制御限界に達した事等の各種の警告
を表示するための警告信号（１”信号）、は線路１２に
より直接表示制御装置５へ送られ、表示セグメント信号
はＣ’ＰＵから直接表示装置６へ送られる。アップ・ダ
ウンカウンタ−２の出力１５はＣＰＵへ入力されると共
にカウンター制御回路４へも入力され、また回路４は前
記クロック入力制御装置ｌへのクロック制御信号１７を
印加されて、その出力へカウンター制御信号を出力−し
これがアップ・ダウンカウンタ−２のパラレルプリセッ
ト可能入力端子へ送られる。また４の出力１．６はクロ
ック入力制御装置ｌ並びに表示制御装置５へも送られ、
これらの制御動作をオン・オフする。表示制御装置５は
図示の如くクロックパルス発生器７からのクロックパル
スと前記カウンター制御装置４からの信号１６並びに線
路１７からの信号が入力され、ｃＰＵがらの各穐指令１
０，１１．および１４によって各種の表示のだめの制御
作用を行ない、−ｆ：の出力へ／ヤツター秒時信号１８
．絞り信号１９を出力する。これらの表示信号は表示装
置６へ入力され、ＣＰＵからの表示セグメント指令によ
って各種の情報表示を例えばファインダー内等に表示す
る。なお表示装置は公知のセグメント及びディジットド
ライバー並びに７セグメントＬＥＤその他の表示素子の
組合せにより構成されている。

以上本発明による電子的撮影情報設定並びに表示装置の
概要を示す第１図についてその構成並びに動作の概略を
説明したが、つぎに第１図の各ブロックを構成する装置
の実施例について第２図以下によって詳細に説明する。

なお以下の図面において第１図と同じ部分は同一符号で
示しである。

第２図は第１図におけるクロック入力制御装置ｌの一実
施例を示す回路構成図であり、第３図は第２図の装置の
タイミングチャートの一例を示す曲線図である。図にお
いて、７のクロックパルス発生器からのパルスは第３図
（イ）に示すような波形となる。２３は例えばフリップ
フロップの如き回路で構成さｉる分周器でその出力へは
第３図（ロ）の如き波形の信号が得られる。クロックは
すべてパルスの立下りで同期され、カウンター２１の出
力Ｑ、がインバーター２７を介してＡＮＤゲート２４へ
戻されているので２１は％　Ｑ４を出力すると同時に、
クロック入力を禁止する。第３図（ハ）はクロック入力
制御装置ｌの入力を示しスイッチＳｗ２がオフの時”１
”、オンの時″０″となる。またこの信号がカウンター
２１のリセット入力およびＯＲゲート２５゜ＡＮＤゲー
ト２６を介してアップ・ダウンカウンタ−２のＣＰ大入
力なる。カウンター２１のｑ出力はＡＮＤゲート２２の
第２人力となシ、前記クロックの分局出力とＡＮＤされ
て０Ｒ２５゜ＡＮＤ２６を介してアップ・ダウンカウン
タ−２のＣＰへ入力されアップ・ダウンカウンタ−２０
カウントをｉステップ変化させる。なおＡＮＤ２６の第
２人力として第１図に４で糸したカウンター制御装置か
らの制御信号が入力され、カウンター２へのクロックの
オン、オフ制御が行なわれる。第３図の（ホ）はクロッ
ク入力制御用スイッチＳ　ｗ　２のオフ時間が長い場合
で、この時はカウンター２１のＱ４出力が”１”（図（
へ））になると第３図（ト）に示すようにただちにアッ
プ・ダウンカウンタ−２０カウントが開始される。これ
によシ設定値の継続操作に際し、第２ステツプ以後の各
ステップ間の時間が短縮される。

第４図は第１−におけるカウンター制御装置４の一実施
例を示す回路構成図である。図において２のアップ・ダ
ウンカウンタ−の出力Ｃ１〜Ｃ１は線路１５によりＣＰ
Ｕ３へ入力されると共にカウンター制御装置のＯＲゲー
ト２８．２９へ送られる。ＯＲゲー）２８．２９の出力
は線路９よりのアップ・ダウン方向切換信号と共ＫＯＲ
ゲート３０．３１へ入力し、ＯＲゲー）３０゜３１の出
力がＡＮＤゲート３３でＡＮＤされて３４のＯＲゲート
を介してカウンター制御出力として線路１６へ出力され
る。なお線路１７からはクロック入力制御用の信号（第
３図（ハ）または（ホ））が０Ｒ３４へ入力されている
。今アップ・ダウンカウンタ−２の出力がｌ’−０００
００Ｊすなわち設定範囲の上限に達したとし、線路９か
らの方向指令がダウンを示す”０”であるとすると、０
Ｒ２８の出力は６０”、ｏＲ２９の出力は１”となる。

この時０Ｒ３０および３１へ入力される信号は３ｏでは
ｏ”、０″。

３１では１″、″１″となり０Ｒ３０の出力はθ″とな
り、０Ｒ３１の出力は１″となるのでＡＮＤ３３の出力
は０”となり、線路１７からの信号がｌ　ＯＢとなった
時カウンター制御出力１６は”０”となって、これがク
ロック入力制御装置１へ送られ、クビックのアップ・ダ
ウンカウンタ−２への入力が停止される。またカウンタ
ー２の出力がＩ−１，０，０，０，ＩＪすなわち設定範
囲の下限に達した時、線路９からの指令がアップを示す
ｌ”であるとすると、ＯＲゲート２８の出力は１”、２
９の出力は０”となり、上記の場合と同様にしてカウン
ター制御出力１６は０”となってクロックが停止される
ことになる。その他の場合は倒れもカウンター制御出力
は′１″であり線路９からのアップまたはダウン指令に
よってクロックがステラ第　　１　　表 ＣＰＵにおける対応 アップダウンカウンタ出力　　シャッター優先　絞り優
先０５　　Ｃ４Ｃ３Ｃ２Ｃ１ 第１表はアップダウンカウンター２の出力とＣＰＨにお
けるシャッター優先または絞り優先の制御出力の対応を
示すもので５ビツトのカウンターの出力Ｃ３〜Ｃ１の組
合せのうち１８個を用いて実際の撮影に必要なシャッタ
ー秒時または絞り値のステップ変化を得ている。

第５図は第１図における表示制御装置５の一実施例を示
す回路構成図である。図示の如く装置はＡＮＤ、ＯＲ，
ＮＡＮＤゲートおよびインバーターによって構成され、
クロックパルス発生器７からはクロックパルス、線路１
６からはカウンター制御出力、１７からはクロック入力
制御装置、線路１０，１１，１２および１４からはＣＰ
Ｕからの７ヤツタ一桁、絞シ桁、警告および優先設定の
各指令信号がそれぞれ装置５へ入力され、５からの出力
は線路１８および１９によって表示装置へ伝達されてシ
ャッター秒時、絞り値等の表示を行なう。

図の装置の動作の一例を説明すると、第１図のＣＰＵ３
へ入力されるカウンター出力が適正露光設定範囲にある
と１６からの入力は′１″であり、またＣＰＵからの警
告人力１２は０”となる。今優先設定をシャッター優先
モードとした場合を考えると線路１４は”ｌ”となり、
これら入力によりＡＮＤゲート３０および３１の出力は
共に′０°”となり、ＡＮＤゲート３４の出力は′Ｏ”
となり、線路１６が′１”であるからＮＡＮＤゲート３
３の出力は′１″となる０またＮＡＮＤゲート３２の出
力も１”となり、ＡＮＤゲート３６の入力はシャッター
桁信号１０以外すべてｌ”となるのでＡＮＤ３５の出力
１．８へはＣＰＵのシャッター桁信号゛１０が出力さｆ
Ｌ％これが表示装置６へ送られてシャッター秒時の表示
が行なわれる。同様にして絞り優先モードの場合は上記
と同じようにしてＡＮＤゲート４６の入力が絞り桁信号
１１以外ずべて６１”となりＡＮＤゲート４５の出力１
９へはＣＰＵの絞り桁信号１１が出力される。

つぎにアップ・ダウンカウンタ２の設定値が。

設定範囲の限界値に達したとき１６は′０”とな７す、
０．Ｒ回路５０の出力がクロック発生器７の出力つまり
クロック周期でＯ”、′１”に変化するので、これに応
じて表示制御装置の出力１８．１９の信号も“０”、”
１″を周期的にくり返すため、表示装置６による表示が
点滅をくり返すことになる。以上の如く第５図の表示制
御装置における各入力線路すなわち１７゜１２．１６並
びに１４の信号の組合せが種々に変化するとこれらによ
りＣＰＵからのシャッター桁信号１０または絞り桁信号
が表示制御装置５で種々の形に制御されて出力１８また
は１９に生ずることになる０これらの出力に応じて表示
装置６の表示が種々に変化する。

第　　２　　表 Ｘは任意 第２表は上記の如き表示制御装置への各種論理入力に対
応し牟表示の変化を表示したものである。図において出
力１８および１９０列における数字はシャッター桁を１
０、絞り桁を１１で示し、数字を円でかこんだものは連
続点灯、卓印で囲んだものは点滅を表わしている。なお
「０」は消灯を示す。

つぎに第２表に示した第５図の表示制御装置の各種動作
のうち２，３の例について説明する。

第２表の第２行、第３行に示したロジックｒ００１１Ｊ
　ｒｏｏｌｏＪは、優先設定情報の設定中における情報
表示の制御を示すものでＪＯＯＩＩＪはシャッター優先
で設定中における設定値並びに演算結果が何れも制御範
囲内にある場合である。この場合は第５図における各入
力信号は、１７が０″、１２が０″、１６が１″。

１４が′１′となる。ＮＡＮＤ３３の出力は′１″。

ＮＡＮＤ３２はクロック７が１”を出力していれば′１
”を出力する。また０Ｒ５０の出力も′１″であるから
ＡＮＤ３６はシャッター桁信号１０を除く他の入力がす
べて１”となシ信号ｌＯは３６を通るｏＡＮＤ３５も入
力が′１″。

１”となるので信号１０は装置の出力１８へ送出される
。つぎにＮＡＮＤ４３は“０”を出力し、ＮＡＮＤ４２
は”ｌ”を出力す不。これによりＡＮＤ４６は絞り桁信
号を通すがＡＮＤ４５−六オフされているので信号１１
は出力１９へは表われない。従ってこの場合の表示は１
８からのシャッター桁信号１０（設定値）のみが表示さ
れ演算結果の絞り桁信号１１は表示されないことになる
。

つぎに優先設定情報の設定が停止され、この時の設定値
および演算値が何れも制御範囲内にある場合は、第２表
の第１行に示されたロジック「ｌＯ１×」となる。×は
任意に取り得るから、今シャッター優先で情報設定され
た場合を取るとロジックは「１０　’１１　Ｊとなり、
この場合はＮＡＮＤ３３およびＮＡＮＤ４３は共に′１
”を出力し、またクロック７がらの入力が′１”または
１０″であってもＮＡＮＤ３２およびＮＡＮＤ４２は共
に１”を出力する。従ってＡＮＤ３６゜３５およびＡＮ
’Ｄ４６，４５はすべてオン状態となりＣＰＵからのシ
ャッター桁信号１０（設定値）並びに絞り桁信号１１（
演算値）は共に表示装置へ出力１８および１９で送られ
ることになり、これらの２つの情報が表示される。

つぎに第２表の第４行および第５行のロジック「０００
１」および「００００」は優先情報の設定中に設定値が
制御範囲を越した場合であり、この場合は前記第２．第
３行のロジックの１６の入力が０″になる。シャッター
桁信号ｌＯ並びに絞り桁信号１１が共に出力１８．１９
に生じ、かつクロック７からの入力の１”の時とＯ”の
時とでＡＮＤ３６および４６がオン、オフ状態をくり返
すことになり、従って１８゜１９による表示は点滅表示
となる。すなわちこの場合は設定値（限界値）と演算値
が共に点滅表示される。

つぎに第２表の第７行、第９行のロジックｒｏ１ｔｔ、
、１　、ｌ’−０１１０Ｊは優先情報の設定中に演算結
果による演算値が制御範囲の限界値を越した場合であり
、この時はＣＰＵからの警告信号１２が１”になる。今
シャッター優先の場合「０１１１」を取るとＮＡＮＤ３
３，４３は共に１”を出力する。またＮＡＮＤ３２は常
に１”を出力するがＮＡＮＤ４２はクロック７の出力が
”ｌ”の時はＯ”出力が′０”の時は１”を出力する。

従ってＡＮＤ３６．３５を通る設定値（シャッター桁信
号）は常に出力１８に生じるが％　ＡＮＤ４６．４５を
通る演算値（絞り桁信号）はクロック７の周期で点滅す
ることになる。

以上の如く第５図の表示制御装置に第２表の如き各ロジ
ックを与えることにより表示装置の表示″に示すように
種々に変化させることができる。

第６図ａおよびｂは第５図の表示制御装置における各種
動作のうち特定のものに対する論理回路の構成を例示し
たもので、この様な構成とする事により図゛ａでは表示
制御出力として設定　　　　１値が設定限界値に達しだ
場合に、その設定限界値並びに演算値を第５図実施例と
異なって連続点燈により表示する場合であり、図すは設
定値がその限界値に達した時、少なくとも設定値例をセ
ブンセグメントの点滅により表示する場合である。第６
図ａにおいては設定値が限界値となったことを警告する
ライン１６の信号がＯ”信号になるのでｓ　ＮＡＮＤ３
３並びに４３は共に出力が７１”にな、９、ＣＰＵから
のシャッター桁入力“１０並びに絞り招入力１１は何れ
も出力１８．１９として表示装置６へ送出される。すな
わち入力１０．１１のうち一方は設定値であシ他方は演
算値であるから、この回路構成では設定限界値と演算値
が共に出力することになる。

第６図すは設定値がその限界値に達した時１６は′０”
、１７はインバーター５２を介して′１″となり、この
１６０線路にクロック信号発生器７からのオン、オフ信
号がＯＲゲートを介して入力されているので、１４がｌ
”つまりシャッター優先の場合、７０周期でＡＮＤ３５
’の出力がオン−オフし線路１０からの設定値が点滅表
示され他方１１からの演算値はＡＮＤゲート４５′でオ
フされる。

つぎに第７図は第１図におけるカウンター制御装置の他
の実施例を示す回路構成図で、第１図の４よりの出力２
０、すなわちアップ・ダウンカウンタ−２のパラレルプ
リセット入力可能端子へ信号を送り得るようにしたもの
である。

図においてはカウンター２が今［１，０，０，０，ＩＪ
の設定限界値に達している状態であるとすると、線路９
がアップカウント指令″′１”であると次の状態では［
１，０，０，１，ＯＪでありＮＡＮＤゲート６２の出力
は６０”となり、０Ｒ６４の出力も′０”となる。これ
に線路１７からのクロック入力制御信号が０″であるか
らＮ０Ｒ６６の出力が′１”となってこれがカウンター
２のリセット端子に送られ、カウンターはすべてリセッ
トされる。

上記とは反対＜カウｙターフ５ｆ今Ｊ０，０，０，０．
ＯＪの設定限界値の状態であるとすると９からダウン指
令″０”が入力され、この状態でカウンターが１パルス
ダウンカウントすることによりＮ０Ｒ６５の出力は１”
となり、これがカウンター２のパラレルプリセット入力
可能端子へ入力してカウンター２はプリセット人力Ｐ、
〜ｐＳの値ｌｘ、０．ｏ、ｏ、ｔＪ　が入力される。

第８図は本発明による撮影情報設定表示方式の他の実施
例を示すブロック回路図で、第１図と同じ部分は同一符
号で示してあり、また各入力回路のスイッチ類は省略し
である。図の実施例においては第１図と異なる点はＣＰ
Ｕ３からの演算値が制御範囲を越えたときの警告信号１
２がインバーター７１およびＡＮＤゲート７２を介して
表示制御装置５およびクロック入力制御装置１へ伝達さ
れていることである。図の如き回路配置によると演算値
が制御範囲をはずれたことの警告１２は設定値が、限界
値範囲に到達したときの信号１６と全く等価なものとみ
なすことができる。すなわち演算値が制御範囲外を警告
する場合はＣＰＵ３の警告出力１２は”１”であり、こ
れがインバーター７１を、介してＡＮＤゲート７２へ０
”−を入力し、ＡＮＤ７２の出力は０”となりこれが表
示制御装置５へ入力して警告表示を行なう。その他の回
路の動作については第１図並びに第２図以下の詳細図で
詳細に説明したので、ここでは省略する。なお第８図に
おける表示制御装置として第６図ａの回路を用いれば優
先設定値と演算値とが同時に表示され、第６図（ｂ）回
路で演算値の制御範囲外表示を設定値並びに演算値、両
者の点滅表示により行なうことができる。この場合クロ
ック入力制御信号１７は常に１”にしておく必要があり
、ＮＡＮＤ回路３０’、４０’の出力は１″であるから
１６′が０”になることにより、クロック信号７の周期
により１０、及び１１の信号は、１８．１９にそれぞれ
、点滅信号として出力される。

つぎに第９図は本発明による撮影情報設定表示方式の他
の実施例を示す要部ブロック回路図である。図の実施例
では被写体輝度情報をＡ−Ｄ変換器でデジタル情報とし
、これをＣＰＵ３へ入力と同時にアップ・ダウンカウン
タ−２のプリセット人力Ｐ、〜Ｐ１へ入力するようにし
である。

このようにすると装置の電源を投入した時に測光回路か
らのデジタル情報が、ただちにカウンター２ヘプリセツ
トされることに【なる。図の単安定マルチバイブレータ
回路は、電源投入時のみに動作し、・カウンターのパラ
レルプリセット入力可能端子に入力するようにする。

第１０図は本発明の他の実施例による要部ブロック回路
図でありこの回路ではアップ・ダウンカウンタ−２のプ
リセット人力Ｐ、〜Ｐ、が［０゜０．１，０，０］の状
態にセットされている。すなわち本回路の状態で装置の
電源を投入すると、カウンタ−２ヘパラレルプリセツト
入力可能信号が入力している場合は、上記の論理値［０
゜０．１．０．ＯＪに自動的にカウンターがプリセット
されることになる。すなわちシャッター優先の場合はこ
のプリセット値［０，０，１，０，ＯＪは１／１２５秒
であり、絞り優先の場合はＦｉｌであるから、第１０図
の回路によると装置の電源投入時には、常用頻度の高い
シャッター速度または絞り値がカウンター２ヘプリセツ
トされるようすることができる。

第１１図も本発明による方式の他の実施例を示す要部ブ
ロック回路図であり、図の回路ではＣＰＵ３の出力Ｒ３
〜Ｒ８がアップ・ダウンカウンタ−２のプリセット人力
Ｐ、〜Ｐ、へそれぞれ送られ、また優先切換信号回路よ
り単安定回路を介してカウンター２のパラレルプリセッ
ト入力可能端子へ信号が入力されている。この回路を用
いると、はじめカウンター２へ手動操作等で設定された
設定値に従ってＣＰＵで演算されて演算値が、優先モー
ドの切換動作（８ｗ３による）で、ＣＰＵの演算出力端
子Ｒ，−Ｒ，からカウンターの゛プリセット入力端子Ｐ
、〜Ｐ、へ送られ、カウンター２の設定値が優先切換時
にＣＰＵからの演算値に置き換えられることになる。す
なわち、カメラをシャッター優先モードで使用し、測光
回路等からの情報で得られた絞り値で、つぎの撮影を絞
り優先モードで行ないたい場合には、本回路により単゛
に優先切換スイッチＳ　ｗ　３を切換操作することによ
り、先に得られた絞り値が自動的にカウンターにセット
されることになり、急速な優先モードの切換えがなし得
ることになる０ つぎに第１２図は本発明による方式の一応用例を示すブ
ロック回路図で、装置のカウンターメモリーとして不揮
発性メモリーを利用した場合の一実施例である。不揮発
性メモリーとしては、最近開発されたＭＮＯＳ（金属窒
化物・酸化物による半導体素子）を用いる。図において
、２′はＭＮＯＳを用いて構成した不揮発性カウンター
メモリーであり、これへのクロック信号はクロッ〉入力
制御装置１から線路ａ−で入力され、る。

この人力クロックは遅延回路を介して外部パルス発生器
を駆動し、カウンターの過渡現象が終って安全状態にな
った時に線路ｖＭへ＋２５Ｖのパルスを送出する。この
パルスによってカウンター内のメモリートランジス２夕
の閾値は一２ｖに設定される。ついでＶＭのパルス電圧
は一２５Ｖに復する。このとき２進カウンターの状態に
対応してメモリートランジスタの一部は閾値が一１ｏｖ
に変化する。これによってカウンターの計数値はメモリ
ートランジスタに保持されることになる。その他の回路
構成並びに動作は第１図以下で説明したものと同じであ
るから説明を一省略する。

つぎに第１３図は本発明による撮影情報設定表示方式を
用いてカメラの一実施例の外観を氷す斜視図で、図示の
如く第１図における各操作スイッチＳｗｌ乃至Ｓ　ｗ　
４はカメラ本体の上面および前面に配置され、撮影動作
に最適の配置を行なうことが望ましい。

第１４図および第１５図は本発明の方式におけるカメラ
本体に設けられた操作ボタン（またはレバー）と本体内
部の各スイッチとの構成の一実施例を示す斜視図である
。図において、１０１は情報設定用の操作ボタンであり
、１０２のスイッチ基板に不図示の機構で回動可能に支
　　　　１持されている。Ｓ　ｗ　１およびＳ　ｗ　２
は第１図に示したアップ・ダウン方向指令スイッチおよ
びクロック入力制御用スイッチであり、ボタン１０１の
右まだは左突起を押し込むことにより設定情報のアップ
またｆはダウンステップ動作が行なわれる。１０３は表
示制御用のスイッチＳ　ｗ　４を操作する押ボタンであ
る。第１５図の配置ではこの表示制御用スイッチＳ　ｗ
　４がボタン１０３の操作による方法と、設定用ボタン
１０１による方法の何れからでも作動し得るようにした
もので、ボタン１０１の第１ストロークで表示用スイッ
チＳｗ４をオンし、また１０１の第２ストロークでＳｗ
ｌ、８ｗ２をオンするように構成されている。

以上の如く本発明による撮影情報設定表示方式において
は、カメラの適当な個所に配置されたブツシュボタン等
の操作手段憶より設定情報をステップ的に変化させ、演
算器より得られる演算値と共に表示装置により表示する
ものであり、その各種優先撮影モード並びに制御動作範
囲外れの場合の設定動作並びに警告表示等についても適
切な動作表示をなし得るものであるからデジタル制御の
カメラに適用してその効果は大なるものである。

【図面の簡単な説明】

第１図は本発明による撮影情報設定表示方式の一実施例
を示すブロック回路図、第２図は第１図におけるクロッ
ク入力制御装置の一実施例を示す回路構成図、第３図は
第２図の回路のタイミングチャートの一例を示す曲線図
、第４−図は第１図におけるカウンター制御装置の一実
施例を示す回路構成図、第５図は第１図における表示制
御装置の一実施例を示す回路構成図、第６図は第５図の
表示制御装置のうち特定の動作に対する論理回路の構成
図、第７図はカウンター制御装置の他の実施例を示す回
路構成図、第８図は本発明の方式の他の実施例を示すブ
ロック回路図、第９図、第１０図および第１１図は本発
明による方式の他の実施例で特にカウンターに特定の動
作を行なわせるだめの要部回路構成図、第１２図と本発
明の方式の一応用例を示すブロック回路図、第１３図は
本発明の方式によるカメラの外観を示す斜視図、第１４
図　第１５図はカメラの外面に設けた操作ボタンと各切
換スイッチの構成の実施例を示す斜視図である。 １・・・クロック入力制御装置、２・・・アップ・ダウ
ンカウンタ−１３・・中央制御装置（ＣＰＵ）。 ４・　カウンター制御装置、５・・・表示制御装置。 ６・・表示装置、７・・クロック信号発生器。 ８・・自己保持用タイマー。 特許出願人　　キャノン株式会社 造な　　　　　　・　、、１ ｃｐ八Ｕ 手続補正書（自発） 昭和５７年ｌＯ月９日　、 特許庁長官若杉和犬殿 １、事件の表示 昭和５０年特許願第１１０７２７号の分割出願である昭
和５７年９月１０日提出の特許願（８）２、発明の名称 カメラの情報設定装置 ３、補正をする者 事件との関係　　特許出願人 住　所　　東京都大田区下丸子３−３０．−．２−　　
　　、、、、−名称　（１００）キャノン株式会社　、
　　・・代表者賀来龍三部 ４、代理人 居　所　〒１４６東京都大田区下丸子３−３０−２６、
補正の対象 明細書全文 図　　面 ７　補正の内容 （１）　　明細書を別紙のとおりに訂正する。 （２）図面１、第１図、第２図を別紙のとおりに訂正す
る。　。 （８）　　図面、第４図、第５図、第６図（ａ）、第６
図（ｂ）、第８図、第９図、第１０図、第１１図。 第１２図、第１３図、第１’　４図、第１５図を削除す
る。 （４）図面、第７図を別紙の朱書きの如く訂正する０ 明　　　細　　　書 １８″　発明の名称 カメラの情報設定装置 ２、特許請求の範囲 定装置。 タル信号の形成及び更新動作を行なうデジタル信号。 ３、発明の詳細な説明 本発明はカメラ等におけるシャッター秒時。 絞り値等の撮影情報の設定装置で、特に情報の設定並び
に変更を押ボタンスイッチ等の操・作により電気的に行
うようにした撮影情報設定装置に関するものである。 露光制御回路を備えたカメラにおいては、従来は回路の
可変素子に撮影情報を設定するには、例えばシャッター
ダイヤル、絞りリング等の如き機械的情報設定機構の手
動操作によりこ扛らに連動する可変素子の位置を変えて
行っていた。 従って％該従来力式によるとあまり操作性が良くないば
か、りでなくスペースも取る等の欠点を有していた。上
記欠点を解消する方法としては、カメラの適当な個所に
配設した押ボタン等の操作により、計数回路等のデジタ
ル信号形成手段ｌパルスを供給し、上記計数回路にて計
数動作を行なわせてデジタル信号の形成及び更新を行な
い、露出情報を計数回路の計数値（デジタル値）として
設定する方法が考えられる。 しかしながら、該方法によると押ボタンが押下されてい
る限り計数回路の内容が更新されるため、計数回路に設
定可能な露出値を越えた値に相応するデジタル値が設定
されるおそれがある。即ち、上記計数回路として５ビツ
トのカウンターを使用したとすると、上記計数回路には
ｒ　Ｏ，０，０，０，ＯＪ〜ｒ　１．−１．１．１．　
Ｉ　Ｊまでの３２通りの露出値に相応するデジタル値乞
設定することが出来る。今ｒ　Ｏ，０，０，０，ＯＪを
頭秒を表わすデジタル値であるとして、３２通りのデジ
タル値を一段ごとのシャッター秒時値にふり分けると」
−秒から１２０時間までの極めて長時間ｔ（０００ 亘る秒時が設定可能となる。しかしながら、カメラはそ
の制御可能な限界値を有しており、例えばその最高速秒
時が面秒であり、又最低速秒時が６０秒である様な場合
にはデジタル値どしてｒ　Ｏ，Ｏ，Ｏ，Ｏ，Ｏ，Ｊから
ｒ　１，０，０．０．　ｌ　Ｊまでの１８通りのデジタ
ル値が設定出来れば良く、−Ｌ実行し得ない。 本発明は上記の事項に鑑みなされたもので、押ボタンの
押下にてデジタル信号形成手段によるデジシル信号の更
新が行なわｉている顔中において、デジタル信号が上記
最低速秒時又は最大開口絞りを表わすカメラの設定可能
な露出Ｑｔｉの上限値に達した際には、自動的に上記デ
ジタル値を最高速秒時又は最小開口絞りを表わすカメラ
の露出値の下限値に移行させ、この状態から上記下限値
方向へのデジタル値の更新を続行し、押ボタンが操作さ
れている間、常に設定デジタル値が上記最低秒時又は最
大開口絞り値（上限値）と、上記最高秒時又は最小開口
絞り値（下たものである。 尚、上記の場合はデジタル信号が下限値から上限値方向
への更新が々される場合であるが、上限値から下限値方
向への更新が行なわれる時においては、デジタル信号が
下限値に達した際に自動的に上記デジタル値を上限値に
移行させ、設定を防止したものである。 以下図面によって本発明の詳細な説明する。 第１図は本発明のカメラの・情報設定システムの一実施
例を示すブロック回路図である。図はカメラにおける撮
影情報設定並びに表示用装置をブロック的に図示したも
ので、図における各人力並びに出力端子はデジタル制御
式カメラの各部からの入力信号並びに出力信号の伝達端
子を示す。図において各端子に付されたＶｃはカメラの
電源の一極を示しており、その他極はアース符号で示し
である部分に接続されている。Ｉａは設定値をアップ又
はダウンさせる方向を切換えるための回路の入力端乎で
スイッチＳＷ１　のオンで論理”１１を伝達路９へ送出
し、オフで”０”を送出する。該スイッチＳＷ１は不図
示のアップ・ダウンモード切換手段に連動している。こ
の９からの入力でデジタル信号形成手段を構成するアッ
プ・ダウンカウンタ−２がｌ”の時はアップ方向へ、”
０”の時はダウン方向へステンプカウントされる。端子
Ｉｂは前記カウントのクロックパルスを制御するための
端子で、スイッチＳＷ２のオンで伝達路１７へ０”信号
、オフで１”信号が送出される・該５イ′チＳＷ、　　
　　　　。 は操作ボタンの押下に連動してオンとなる。クロックパ
ルスは７のクロックパルス発生回路で発生され、その周
期で設定値その他がステップ的に変化する。この７で発
生さ扛たクロックパルスはクロック入力制御回路ｔ’６
介してアップ・ダウンカウンタ−２のＣＰ入カへ印加さ
れ線路９からのアップ・ダウン力向指示に従ってステッ
プ的にカウントさｎる。またＩｂからのクロック入力制
御信号は線路１７を通してカウンター制御回路４並びに
表示用制御回路５へも伝達される。端子Ｉｃはアップ・
ダウンカウンタ−２の電源回路を構成し、これに挿入さ
れているタイマー８の自己保持作用で、装置の電源がオ
フさ扛ても一定時間カウンター２への給−が保持される
ようになっている。 ３は露出演算回路としての中央制御装置（ＣＰＵ）で受
光素子を含む測光装置よりの輝度情報％端子Ｉｄよりの
優先指令信号並びにカウンター２の出力信号１５がそｎ
ぞれ入力され、輝度情報及びカウンター２にで設定さｎ
た露出情報の露出演算を行ない、その出力としてシャッ
ター制御、絞り制御部への制御信号並びに図示の如き各
種信号が表示制御回路５へ送出される。なおＩｄ回路の
スイッツチＳＷ、は優先モード切換スイッチで８ｗ３が
オンの時はシャッター優先、オフの時は絞り優先モード
でカメラが作動する。０ＰＵ３がら表示制御回路５へ送
られる信号のうち線路１０およびｌ　ｉを通る設定値及
び演算値としてのシャッター秒時及び絞り値のシャッタ
ー桁信号及び紋り桁信号は、端子Ｉｅからの信号で制御
さｔｚるケートを介、シて伝達さｎ、ｓｗ、のオン、オ
フＶζより表示の停止または点滅が行なわれる。なお演
算出力値がカメラの露出値に対する制御限界に達した事
等の各種の警告を表示するための警告信号（”１′”信
号）は線路１２により直接表示制御回路５へ送られ、表
示セグメント信号はＣＰＵから直接表示回路６へ送られ
る。アップ・ダウンカウンタ−２の出力１５はＣＰＵへ
入力されると共にカウンター制御回路４へも入力され、
また回路４は前記クロック入力制御回路ｌへのクロック
制御信号１７を印加されて、その出力へカウンター制御
信号を出力しこれがアップ・ダウンカウンタ−２のパラ
レルプリセット可能入力端子へ送られる。表示制御回路
５は図示の如くクロックパルス発生器７′からのクロッ
クパルスと線路１７からの信号が入力され、ＣＰＵから
の各種指令１０．１１および１４によって各種の表示の
ための制御作用を行ない、その出力へ設定値及び演算値
としてのシャッター秒時桁信号１０．絞り桁、信号１１
を出力する。これらの表示信号は表示回路６へ入力され
、ＣＰＵからの表示セグメント指令によって各種の情報
表示を例えばファインダー内等に表示する。なお表示回
路は公知のセグメント及びディジットドライバー並びに
７セグメントＬＥＤその他の表示素子の組合せにより構
成さｎている。 以上システムの概要を示す第１図についてその構成並び
に動作の概略を説明したが、つき゛に第１図の要部ブロ
ックを構成する回路の実施例について第２図以下によっ
て詳細に説明する〇々お以下の図面において第１図と同
じ部分は同一符号で示しである。 第２図は第１図におけるり・ロック入力制御回路ｌの一
実施例を示す回路構成図であり、第３図は第２図の装置
のタイミングチャートの一例を示す曲線図である。図に
おいて、７のクロックパルス発生器からのパルスは第３
図（イ）に示すような波形となる。２３ｆ″ｉ例えばフ
リップフロップの如き回路で構成さｎる分周器でその出
力へは第３図（ロ）の如き波形の信号が得らｔ′Ｌる。 クロックはすべてパルスの立下りで同期さｎ１カウンタ
ー２１の出力Ｑ、がインバーター２７を介してＡＮＤＮ
Ｏゲートへ戻されているので２１はｓ　Ｑ４を出力する
２同時に、クロック入力を禁止する。第３図（ハ）はク
ロック入力制御回路１の入力を示しスイッチＳＷ２がオ
フの時”１”、オンの時″Ｏ”となる。またこの信号が
カウンター２１のリセット入力およびＯＲゲート２５を
介してアップ・ダウンカウンタ−２のＣＰ大入力なる。 カウンター２１のＱ４出力はＡＮＤＮＯゲートの第２人
力となり、前記クロックの分用出力とＡＮＤされてＯＲ
，２５’に介してアップ・ダウンカウンタ−２のＣＰへ
入力されアップ・ダウンカウンタ−２０カウントを１ス
テツフ＆化させる。第３図の（ホ）はクロック入力制御
用スイッチＳＷ２のオン時間が長い場合で、この時はカ
ウンター２１ＯＱ、出力が”ｌ”（図（へ））Ｋなると
第３図（ト）に示すようにただちにアップ・ダウンカウ
ンタ−２のカウントが開始される。これにより設定値の
継続操作に際し、第２ステツプ以後の各ステップ間の時
間が短縮され、操作スイッチＳＷ２を操作状態（オン）
Ｋ保持しておけばデジタル信号形成手段としてのカウン
ターの内容は順次更新され、その出力としてのデジタル
値が順次更新されることとなる。第４図は第１図におけ
るカウンター制御回路の一実施例を示す回路図で、６１
．６２はカウンター２の内容を検出するＮＡＮＤゲート
、６３．６４．６７はＯＲゲート及びインバーターで、
これらのＯＲゲート及びインバーターは線路９からのア
ップ又はダウン指令に応じて上記ＮＡＮＤゲートのいず
れか一力を選択する選択手段を構成する。６５゜６６は
ＮＯＲゲートで、該ＮＯＲゲート６５′の出力は前記カ
ウンターのパラレルプリセット入力可能端子に接続し、
該ゲート６５からの”ｌ　ＩＩＫよりカウンター２のプ
リセット人力Ｐ、〜Ｐ、ＶＣ印加されている情報をプリ
セットする。又上記ＮＯＲゲート６６の出力はカウンタ
ー２のリセット端子に接続しており、該ゲート６６から
の１″によりカウンターをリセットする。該第４図の動
作をカウンタ１２の内容とシ゛ヤツター秒時値又は絞り
値との対応を示す第１表を用いて説明する。今、第２図
のスイッチＳＷ２がオンとなっており、クロックがカウ
ンター２に供給され情報設定がなされているものとする
。？ｉｏ１、スイッチＳＷ、がオンに設定され線路９か
らはアップカウント指令″′ｌ”が出力さ扛カウンター
はアップカウントモードにあるとする。 第　　１　　表 アップダウンカウンタ出力　　シャッター値　　絞り値
０５　０４　　Ｃ３０２０１ ０００００２０００２２ ００００１１０００１９ ｏ　　　ｏ　　　ｏ　　　ｉ　　　ｏ　　　　　ｓｏｏ
　　　　　　１６０　　０　　０　　１　　１　　　　
２５０　　　　　１３０　　０　　１　　０　　０　　
　　１２５　　　　　１１ダ００１０１６０　　９．５ ウ　　　ｏｏ、ｔｔｏ　　　　　　３０　　　　　　　
　　　ｓ、。 ン ノ ッ　　　０１０１１１　　　　　　　　　　３．５プ　
　０１１００２−　　　　　　２．８０１１０１４−　
　　　　　２．５ ０１１１０８−　　　　　　２．０ ０　　１　　１　　１　　１　　　　１５−　　　　　
１．８１　　０　　０　　０　　０　　　　３０−　　
　　　１．４１０００１６０−　　　　　１．２ 上記情報設定の過程においてカウンター２の内容がカメ
ラの制御可能なシャッター秒時の最低速秒時６０秒又は
絞りの最大開口値ＰＩ、２（上限値）を表わすｒ　１．
０．０，０．　ｌ　Ｊ　Ｋ達したとする０上記の如くカ
ウンターはアップカウントモードであるため、上記上限
値のカウントに続く次のカウントが行なわれるとカウン
ターの内容は［１゜上記の如くスイッチＳＷ、がオンと
なっているたとなってこｎがカウンター２のリセット］
子に送られカウンターの内容はリセットされ、カウンタ
ー２つ内容がｒ　０．０．　Ｏ，’Ｏ，Ｏｊとな親核「
０゜０、　Ｏ，０，ＯＪはシャッターとしては最高速秒
時２０００秒、絞りとしては最小開口値Ｆ２２を衣わし
、読値はカメラの制御可能な下限値を示しているため、
カウンターのカウント値が上限値までカウントアツプさ
れた後にはカウンターは下限値に移行し、この状態から
カウントアツプされる。 又、上記とは反対にスイッチＳＷ１がオフに設定され、
９からダウンカラシト指令″０”が出力されている場合
は、上記カウンター２はスイッチＳＷ、のオンによって
クロックをカウントダウンし、カウントダウンモードで
情報設定を行なう。この状態、上記下限値としてのｒＯ
，０，０，Ｏ，ＯＪに達した後の次のカウントダウン動
作でカランこれがカウンター２のパラレルプリセット入
力可能端子に入力して、カウンター２はプリセット人力
Ｐ、〜Ｐ、に印加さｎる信号ｒ　１．０．　Ｏ，Ｏ，ｌ
　Ｊが入力され、この状態からダウンカウントされる。 上記ｒ　１，０，０，０．　ｌ　Ｊは上記上限値を示す
ため、ダウンカウントモードではカウンターのカウント
値が下限値に達した後には上限値へ移行し、この状態か
らダウンカウントされることとなる。 この様に、本発明では情報設定に際し、カウンターの内
容は上及び下限値の間を循環する様になっているので、
撮影者はカメラの情報設定値の限界を全く気にかけずに
単にスイッチＳＷ２をオンに保持し続けるだけで、情報
値を設定可能範囲内の値に設定することが出来る。 同、実施例では上限値シャッター６０秒、絞りＦｌ、２
とし、下限値を□抄及びＦ２２とし０００ たが上下限値としては、これにかぎら扛るものでないこ
とはもちろんである。又、下限値設定方法としてカウン
ターをリセットしているが。 プリセット入力端子に上限値用信号源と下限値用信号源
とを接続して、上限値用信号源をダウンカウントモード
（９からの”Ｏ”Ｋよって）の時選択し、又下限値用信
号源をアップカランプリセット入力可能端子に接続する
ことにより、上又は下限値を設定する様にしてもよい。 以上の如く５本発明に係る情報設定装置に６つては押ボ
タンの押下にてデジタル値を形成し。 該デジタル値を押ボタンが押下さ扛ている間順次更新す
ることにより、情報設定動作を行なわせると共に上記設
定情報としてのデジタル値が設定限界の上限又は下限値
に達した時には、自動的に上記デジタル値を下限又は上
限値に移行して、この状態から更新動作を行なわせたも
のであるので、撮影者は情報設定可能な範囲を全土する
ことが出来ると共に迅速なる情報設定が第１図は本発明
による撮影情報設定装置の一実施例を示すブロック回路
図、第２図は第１図におけるクロック入力制御回路の一
実施例を示す回路構成図、第３図は第２図の回路のタイ
ミングチャートの一例を示す曲線図、第４図は第１図に
おけるカウンター制御回路の一実施例を示す回路構成図
である。 ｌ・・・クロック入力制御回路、２・・・アップ・ダウ
ンカウンタ−１３・・・中央制御装置（ＣＰＵ）。 ４・・・カウンター制御回路、５・・・表示制御回路。 ６・・・表示回路、７・・・クロック信号発生器、８・
・・自己保持用タイマー。

Claims (1)

1. 【特許請求の範囲】 露出情報設定のＩＩＫ操作される操作スイッチと、諒ス
   イッチめ操作にてデジタル信号を形成し、前記スイッチ
   が操作状態にある時、前記デジタル信号を順次更新する
   デジタル信号形成手段と、前記デジタル信号形成手段に
   て形成されるデジタル信号を検知し、該デジタル信号に
   相応する設定露出２の信号を出力する検知回路と、該検
   ＩｆＩｎ路から？　ＩＩ’　１の信号に応答し【デジタ
   ル信号形成手段のデジタル信号を前記下限値に相応する
   デジタル信号に変更すると共に前記第２の信号に応答し
   て前記デジタル信号を前記上限値に相応するデジタル信
   号に変更させる制御回路を真備することを特徴とするカ
   メラの情報設定装置。