JPS587564A - 波形測定装置 - Google Patents
波形測定装置Info
- Publication number
- JPS587564A JPS587564A JP10493881A JP10493881A JPS587564A JP S587564 A JPS587564 A JP S587564A JP 10493881 A JP10493881 A JP 10493881A JP 10493881 A JP10493881 A JP 10493881A JP S587564 A JPS587564 A JP S587564A
- Authority
- JP
- Japan
- Prior art keywords
- signals
- signal
- display
- cursor
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/20—Cathode-ray oscilloscopes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Controls And Circuits For Display Device (AREA)
- Radar Systems Or Details Thereof (AREA)
- Holo Graphy (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は波形測定装置、特に入力アナログ信号をデジタ
ル化して記憶手段に記憶し、記憶されたデジタル信号を
アナログ波形に変換して表示する波形測定装置に関する
。
ル化して記憶手段に記憶し、記憶されたデジタル信号を
アナログ波形に変換して表示する波形測定装置に関する
。
入力アナログ信号をデジタル信号に変換して記憶し、記
憶されているデジタル信号を再びアナログ信号に変換し
てアナログ波遵として表示する方デジタル化された入力
信号をコンピュータ等のデジタル装置で所望演算処理で
きるので、非常に有用である。この方法を用いた波形測
定装置は、例えば、トランジェント・レコーダ、波形デ
ジタイザ、デジタル・ストレージ・オシロスコープ等と
呼ばれている。Ｘ及びＹ軸成分或いは２種類のアナログ
信号の位相情報を含むグラクイック（或いはキャラクタ
）信号を測定するためには、２アナログ入力信号をそれ
ぞれＸ−Ｙ軸に印加する所謂Ｘ−Ｙモードで表示すれば
非常に便利である。
憶されているデジタル信号を再びアナログ信号に変換し
てアナログ波遵として表示する方デジタル化された入力
信号をコンピュータ等のデジタル装置で所望演算処理で
きるので、非常に有用である。この方法を用いた波形測
定装置は、例えば、トランジェント・レコーダ、波形デ
ジタイザ、デジタル・ストレージ・オシロスコープ等と
呼ばれている。Ｘ及びＹ軸成分或いは２種類のアナログ
信号の位相情報を含むグラクイック（或いはキャラクタ
）信号を測定するためには、２アナログ入力信号をそれ
ぞれＸ−Ｙ軸に印加する所謂Ｘ−Ｙモードで表示すれば
非常に便利である。
従来の・波形測定装置は、２アナログ入力信号をデジタ
ル化して記憶手段の所定の記憶領域に記憶し、記憶した
２デジタル信号を夫々デジタル・アナログ変換してアナ
ログ信号を出力し、夫々陰極線管（ＣＲＴ）等の表示装
置のＸ及びＹ輪偏向手段に夫々印加してＸ−Ｙ表示を行
っている。しかし、ｘ−ｙ表示のみから、２人力信号及
びＸ−Ｙ表示間の時間関係をｌ！繊するのは困難である
。このため、２人力信号をＹ−Ｔ（Ｙ：振幅、Ｔ：時間
）表示モードで同時に表示して、２人力信号間の時間関
係を分析できるようにしているが、Ｙ −Ｔ表示からＸ
−Ｙ表示を連想するのは容易でないという問題がある。
ル化して記憶手段の所定の記憶領域に記憶し、記憶した
２デジタル信号を夫々デジタル・アナログ変換してアナ
ログ信号を出力し、夫々陰極線管（ＣＲＴ）等の表示装
置のＸ及びＹ輪偏向手段に夫々印加してＸ−Ｙ表示を行
っている。しかし、ｘ−ｙ表示のみから、２人力信号及
びＸ−Ｙ表示間の時間関係をｌ！繊するのは困難である
。このため、２人力信号をＹ−Ｔ（Ｙ：振幅、Ｔ：時間
）表示モードで同時に表示して、２人力信号間の時間関
係を分析できるようにしているが、Ｙ −Ｔ表示からＸ
−Ｙ表示を連想するのは容易でないという問題がある。
更に、Ｙ−Ｔ表示の時間軸（水平軸）を拡張できるよう
にした従来の波形測定装置では、拡大後の波形と拡大前
の波形（全体波形）の時間関係を簡単Ｋｌ［識できない
という欠点があった。
にした従来の波形測定装置では、拡大後の波形と拡大前
の波形（全体波形）の時間関係を簡単Ｋｌ［識できない
という欠点があった。
したがって、本発明の目的は、上述の従来例の問題を克
服した波形測定装置を提供することである。
服した波形測定装置を提供することである。
本発明の他の目的は、２アナログ入力信号のＸ−Ｙ表示
及び２アナログ入力信号の内の少なくとも１人力信号の
Ｙ−Ｔ表示間の時間関係を簡単に認識できる波形測定装
置を提供することである。
及び２アナログ入力信号の内の少なくとも１人力信号の
Ｙ−Ｔ表示間の時間関係を簡単に認識できる波形測定装
置を提供することである。
本発明の更に他の目的は、Ｙ−Ｔ表示モードにおいて時
間軸を拡大した表示波形と全体表示波形間の時間関係を
簡単Ｋｌｌ識できる波形測定装置を提供することである
。
間軸を拡大した表示波形と全体表示波形間の時間関係を
簡単Ｋｌｌ識できる波形測定装置を提供することである
。
以下、添付の図面を参照して本発明の好適な一実施例を
説明する。第１図は本発明に係る実施例のブロック図で
ある。本実施例は２チヤンネルの波形測定装置であり、
チャンネル１０入力端子１０に印加され九アナログ信号
は、プログラマブル減衰器１２及び緩衝増幅器１４を介
してアナログ・デジタル（Ａ／Ｄ）変換器１６に加えら
れる。
説明する。第１図は本発明に係る実施例のブロック図で
ある。本実施例は２チヤンネルの波形測定装置であり、
チャンネル１０入力端子１０に印加され九アナログ信号
は、プログラマブル減衰器１２及び緩衝増幅器１４を介
してアナログ・デジタル（Ａ／Ｄ）変換器１６に加えら
れる。
同様に１チヤンネル２の入力端子１８に印加されたアナ
ログ信号は、プログラマブル減衰器２０及び緩衝増幅器
２２を介してＡ／Ｄ変換器２４に加えられる。プログラ
マブル減衰器１２．２０の減衰比は、データ、アドレス
、制御信号等のラインを含むメイン・バス３０からのコ
マンド（命令）信号によって制御される。トリガ回路１
５は増幅器１４．２２の出力を受けてトリガ点を検出す
る。
ログ信号は、プログラマブル減衰器２０及び緩衝増幅器
２２を介してＡ／Ｄ変換器２４に加えられる。プログラ
マブル減衰器１２．２０の減衰比は、データ、アドレス
、制御信号等のラインを含むメイン・バス３０からのコ
マンド（命令）信号によって制御される。トリガ回路１
５は増幅器１４．２２の出力を受けてトリガ点を検出す
る。
トリガ回路１５はプログラマブル・カウンタを有し、こ
のカウンタはトリガ点を検出するとクロック信号のカウ
ントを開始するので、遅延トリガ（ブリ・トリガ）が可
能である。トリガ回路１５は、バス３０からトリガ・レ
ベル・データ及び遅延時間データ（プログラマブル・カ
ウンタ用）を受け、トリガ信号をバス３０に出力する。
のカウンタはトリガ点を検出するとクロック信号のカウ
ントを開始するので、遅延トリガ（ブリ・トリガ）が可
能である。トリガ回路１５は、バス３０からトリガ・レ
ベル・データ及び遅延時間データ（プログラマブル・カ
ウンタ用）を受け、トリガ信号をバス３０に出力する。
Ａ／Ｄ変換器１６，２４は夫々アナログ入力信号を８ビ
ツトのデジタル信号に変換し、変換された２種類のデジ
タル信号は夫々記憶回路（例えばＲＡＭ（ランダム・ア
クセス・メモリ））２６．２８に入力される。賞、ＲＡ
Ｍ２６．２８としては例えば１個のＲＡＭの半分を夫々
当てればよい。ＲＡＭ２６は、更に１バス３Ｇからデー
タ信号及び書込み／読出しくＷ／Ｒ）制御信号を受け、
８ビツトのデジタル出力をバス３０及びマルチプレクサ
３２に出力する。一方、ＲＡＭ２８は、更に、バス３０
からデータ信号及びＷ／Ｒ制御信号を受け、８ビツトの
デジタル出力をバス３０及びマルチプレクサ３２．３４
に出力する。マルチプレクサ３２．３４はバス３０から
選択制御信号を受け、夫々出力をデジタル・アナログ（
Ｄ／Ａ）変換器３６．３８に印加する。加算回路４０は
、Ｄ／Ａ変換器３６の出力を、バス３０からオフセット
・データを受けるＤ／Ａ変換器４２の出力に加算する。
ツトのデジタル信号に変換し、変換された２種類のデジ
タル信号は夫々記憶回路（例えばＲＡＭ（ランダム・ア
クセス・メモリ））２６．２８に入力される。賞、ＲＡ
Ｍ２６．２８としては例えば１個のＲＡＭの半分を夫々
当てればよい。ＲＡＭ２６は、更に１バス３Ｇからデー
タ信号及び書込み／読出しくＷ／Ｒ）制御信号を受け、
８ビツトのデジタル出力をバス３０及びマルチプレクサ
３２に出力する。一方、ＲＡＭ２８は、更に、バス３０
からデータ信号及びＷ／Ｒ制御信号を受け、８ビツトの
デジタル出力をバス３０及びマルチプレクサ３２．３４
に出力する。マルチプレクサ３２．３４はバス３０から
選択制御信号を受け、夫々出力をデジタル・アナログ（
Ｄ／Ａ）変換器３６．３８に印加する。加算回路４０は
、Ｄ／Ａ変換器３６の出力を、バス３０からオフセット
・データを受けるＤ／Ａ変換器４２の出力に加算する。
加算回路４０の出力は、ブツシュ・プル出力増幅器４４
を介して表示装置のＹ軸（本実施例では、陰極線管、（
ＣＲＴ）４６の垂直偏向板）Ｋ加えられる。Ｄ／Ａ変換
器３８の出力は、ブツシュ・プル出力増幅器４８を介し
てＣＲＴ４６の水平偏向板に加えられる。
を介して表示装置のＹ軸（本実施例では、陰極線管、（
ＣＲＴ）４６の垂直偏向板）Ｋ加えられる。Ｄ／Ａ変換
器３８の出力は、ブツシュ・プル出力増幅器４８を介し
てＣＲＴ４６の水平偏向板に加えられる。
１０ビツトのアドレス・カウンタ５０はそのプリセット
端でバス３０からのデータ信号を受妙、ＲＡＭ２６及び
２８はバス３０或いはカウンタ５０から１０ビット会ア
ドレス信号を受ける。マルチプレクサ３４／Ｉ′ｉ、更
に１１０ビツト・カウンタ５２の出力及びバス３０から
の２ビツトのデータを受ける。クロック発生器５４は、
バス３０からのデータに従って周波数が決定されるクロ
ック信号を、トリガ回路１５内のカウンタ、Ａ／Ｄ変換
器１６及び２４、カウンタ５０及び５２、ｚ軸層幅器５
６に加え、Ｚ軸層幅器５６の出力はＣＲＴ４６の制御グ
リッドに印加される。マイクロプロセツサ等の中央処理
装置（ＣＰＵ）５Ｂ、ＣＰＵ、ＲＡＭ６０、ＲＯＭ（リ
ード１１＃７９ ＝６メモリ）６２、キーボード６４等
はバス３０に１１続している。ＲＡＭ６０はＣＰＵ５８
の一時記憶手段として動作し、ＲＯＭ６２はＣＰＵ５８
を制御するファームウェアを記憶している。キーボード
６４に入力されたオペレータの指示信号は、ＣＰＵ５８
を介して、減衰器１２及び２０の減衰比、トリガ回路１
５のトリガ・レベル及びトリガ時点、クロック発生器５
４のクロック周波数、ＲＡＭ２６及び２８のＷ／Ｒモー
ド、マルチプレクサ３２及び３４等を制御する。
端でバス３０からのデータ信号を受妙、ＲＡＭ２６及び
２８はバス３０或いはカウンタ５０から１０ビット会ア
ドレス信号を受ける。マルチプレクサ３４／Ｉ′ｉ、更
に１１０ビツト・カウンタ５２の出力及びバス３０から
の２ビツトのデータを受ける。クロック発生器５４は、
バス３０からのデータに従って周波数が決定されるクロ
ック信号を、トリガ回路１５内のカウンタ、Ａ／Ｄ変換
器１６及び２４、カウンタ５０及び５２、ｚ軸層幅器５
６に加え、Ｚ軸層幅器５６の出力はＣＲＴ４６の制御グ
リッドに印加される。マイクロプロセツサ等の中央処理
装置（ＣＰＵ）５Ｂ、ＣＰＵ、ＲＡＭ６０、ＲＯＭ（リ
ード１１＃７９ ＝６メモリ）６２、キーボード６４等
はバス３０に１１続している。ＲＡＭ６０はＣＰＵ５８
の一時記憶手段として動作し、ＲＯＭ６２はＣＰＵ５８
を制御するファームウェアを記憶している。キーボード
６４に入力されたオペレータの指示信号は、ＣＰＵ５８
を介して、減衰器１２及び２０の減衰比、トリガ回路１
５のトリガ・レベル及びトリガ時点、クロック発生器５
４のクロック周波数、ＲＡＭ２６及び２８のＷ／Ｒモー
ド、マルチプレクサ３２及び３４等を制御する。
次に１第１図に示した波形測定装置の動作について説明
する。書込みモードては、オペレータはキーボード６４
を介して、減衰器１２及び２０の減衰比、トリガ回路１
５のトリガ・レベル及びトリガ時点、クロック発生ＩＷ
５４のクロック周波数を設定し、一方、ＲＡＭ２６及び
２８はバス３０から書込み命令信号を受ける。入力端子
１０及び１８に印加されたアナログ入力信号は、所望の
振見られる。Ａ／Ｄ変換器１６及び２４は、夫々緩衝増
幅器１４及び２２のアナログ出力を８ビツト・デジタル
信号に変換し、変換速度はクロック発生器５４から出、
力するクロック信号の周波数で定まる。カウンタ５０は
クロック信号を計数してアドレス信号を発生するが、カ
ウンタ５０に加、ｔられるクロック信号は、Ａ／Ｄ変換
器１６及び２４に印加されるクロック信号と同期してい
ることに留意されたい。ＲＡＭ２６及び２８は、カウン
タ５０からのアドレス信号に従って夫々Ａ／Ｄ変換器１
６及び２４から出力される８ビット−デジタル信号を記
憶する。第２Ａ図及び第２Ｂ図は夫々ＲＡＭ２６及び２
８の記憶領域の割当てを示す図であり、Ｗは波形信号（
即ち、Ａ／Ｄ変換器１６及び２４の出力）記憶領域、Ｃ
Ｕはカーソルの記憶領域、ＣＨはキャラクタの記憶領域
を示す。記憶領域ｃＨはバス３０からのキャラクタ情報
を記憶し、このキャラクタ情報は、減衰比、クロック周
波数（ｔｉｍｅ／ｄｉマ）等の設定条件（値）を含んで
いる。
する。書込みモードては、オペレータはキーボード６４
を介して、減衰器１２及び２０の減衰比、トリガ回路１
５のトリガ・レベル及びトリガ時点、クロック発生ＩＷ
５４のクロック周波数を設定し、一方、ＲＡＭ２６及び
２８はバス３０から書込み命令信号を受ける。入力端子
１０及び１８に印加されたアナログ入力信号は、所望の
振見られる。Ａ／Ｄ変換器１６及び２４は、夫々緩衝増
幅器１４及び２２のアナログ出力を８ビツト・デジタル
信号に変換し、変換速度はクロック発生器５４から出、
力するクロック信号の周波数で定まる。カウンタ５０は
クロック信号を計数してアドレス信号を発生するが、カ
ウンタ５０に加、ｔられるクロック信号は、Ａ／Ｄ変換
器１６及び２４に印加されるクロック信号と同期してい
ることに留意されたい。ＲＡＭ２６及び２８は、カウン
タ５０からのアドレス信号に従って夫々Ａ／Ｄ変換器１
６及び２４から出力される８ビット−デジタル信号を記
憶する。第２Ａ図及び第２Ｂ図は夫々ＲＡＭ２６及び２
８の記憶領域の割当てを示す図であり、Ｗは波形信号（
即ち、Ａ／Ｄ変換器１６及び２４の出力）記憶領域、Ｃ
Ｕはカーソルの記憶領域、ＣＨはキャラクタの記憶領域
を示す。記憶領域ｃＨはバス３０からのキャラクタ情報
を記憶し、このキャラクタ情報は、減衰比、クロック周
波数（ｔｉｍｅ／ｄｉマ）等の設定条件（値）を含んで
いる。
一方、表示モードを選択すると、ＣＰＵ５８ａバス３０
を介して読出し制御信号をＲＡＭ２６゜２８に出力する
。Ｙ−Ｔ表示モードでは、マルチプレクサ３４は、クロ
ック発生器５４から出力するクロック信号を計数して１
０ビット−デジタル信号を発生するカウンタ５２の出力
を選択する。
を介して読出し制御信号をＲＡＭ２６゜２８に出力する
。Ｙ−Ｔ表示モードでは、マルチプレクサ３４は、クロ
ック発生器５４から出力するクロック信号を計数して１
０ビット−デジタル信号を発生するカウンタ５２の出力
を選択する。
マルチプレクサ３４に接続したＤ／Ａ変換器３８は、上
述の１０ビツト・デジタル信号をアナログ信号に変換し
て傾斜信号、即ち掃引信号を発生する。換言すれば、カ
ウンタ５２及びＤ／Ａ変換器３８は掃引信号発生手段を
構成する。マルチプレクサ３２は、掃引信号の第１周期
ではＲＡＭ２６を選択し、掃引信号の第２周期ではＲＡ
Ｍ２８を選択する。マルチプレクサ３２のデジタル信号
出力はＤ／Ａ変換器３６によってアナログ信号に変換さ
れ、加算回路４０及び出力増幅器４４を介してＣＲＴ４
６に印加される。Ｄ／Ａ変換器４２は、バス３０からの
命令信号に応じてオフセット信号を発生し、ＲＡＭ２６
及び２８に記憶されている波形を、本実施例では第３図
に示すように、夫々ＣＲＴ４６のスクリーンの上部及び
下部に表示する。第３図において、ＣＨｌ及びＣＨ２は
夫々ＲＡＭ２６及び２８に記憶されている波形を示し、
キャラクタ情報の表示線省略している。伺、上述の動作
はＣＰＵ５Ｂ及びＲＯＭ６２内のファームウェアに従っ
て制御される。
述の１０ビツト・デジタル信号をアナログ信号に変換し
て傾斜信号、即ち掃引信号を発生する。換言すれば、カ
ウンタ５２及びＤ／Ａ変換器３８は掃引信号発生手段を
構成する。マルチプレクサ３２は、掃引信号の第１周期
ではＲＡＭ２６を選択し、掃引信号の第２周期ではＲＡ
Ｍ２８を選択する。マルチプレクサ３２のデジタル信号
出力はＤ／Ａ変換器３６によってアナログ信号に変換さ
れ、加算回路４０及び出力増幅器４４を介してＣＲＴ４
６に印加される。Ｄ／Ａ変換器４２は、バス３０からの
命令信号に応じてオフセット信号を発生し、ＲＡＭ２６
及び２８に記憶されている波形を、本実施例では第３図
に示すように、夫々ＣＲＴ４６のスクリーンの上部及び
下部に表示する。第３図において、ＣＨｌ及びＣＨ２は
夫々ＲＡＭ２６及び２８に記憶されている波形を示し、
キャラクタ情報の表示線省略している。伺、上述の動作
はＣＰＵ５Ｂ及びＲＯＭ６２内のファームウェアに従っ
て制御される。
Ｘ−Ｙ表示モードでは、マルチプレクサ３２゜３４は夫
々ＲＡＭ２６．２８を選択し、即ちＲＡＭ２６．２８に
記憶されている波形を夫々Ｘ軸及びＹ軸信号としてＣＲ
Ｔ４６に印加し、Ｄ／Ａ変換器４２はオフセット信号を
出力する。
々ＲＡＭ２６．２８を選択し、即ちＲＡＭ２６．２８に
記憶されている波形を夫々Ｘ軸及びＹ軸信号としてＣＲ
Ｔ４６に印加し、Ｄ／Ａ変換器４２はオフセット信号を
出力する。
オペレータが、チャンネル１のＸ−Ｙ表示及びＹ−丁表
示間の時間関係を認識したい場合には、後述するように
、Ｘ−Ｙ表示、Ｙ−Ｔ表示及びカーソル（マーカ）を同
時にＣＲＴ４６のスクリーン上に表示する。オペレータ
がキーボード６４を介してカーソル点を選択すると、選
択されたカーソル点の１０ビツト・アドレス信号（波形
の時間軸に相当する）がＲＡＭ６０に記憶される。選択
シタカーソル点に相当するＲＡＭ２ｇの８ビツト・デー
タ信号はＲＡＭ２６の記憶領域ＣＵＫ転送され、ＲＡＭ
６０に記憶されている１０ビット−カーソル・アドレス
信号の８ビツトが、ＣＰＵ５８に制御されて第２Ａ図及
び第２Ｂ図に示し九ＲＡＭ２ｇの記憶領域ＣＵＫ転送さ
れる。同、記憶領域ＣＵの記憶容量は１語（８ビツト）
であるととに留意されたい。
示間の時間関係を認識したい場合には、後述するように
、Ｘ−Ｙ表示、Ｙ−Ｔ表示及びカーソル（マーカ）を同
時にＣＲＴ４６のスクリーン上に表示する。オペレータ
がキーボード６４を介してカーソル点を選択すると、選
択されたカーソル点の１０ビツト・アドレス信号（波形
の時間軸に相当する）がＲＡＭ６０に記憶される。選択
シタカーソル点に相当するＲＡＭ２ｇの８ビツト・デー
タ信号はＲＡＭ２６の記憶領域ＣＵＫ転送され、ＲＡＭ
６０に記憶されている１０ビット−カーソル・アドレス
信号の８ビツトが、ＣＰＵ５８に制御されて第２Ａ図及
び第２Ｂ図に示し九ＲＡＭ２ｇの記憶領域ＣＵＫ転送さ
れる。同、記憶領域ＣＵの記憶容量は１語（８ビツト）
であるととに留意されたい。
第４図は夫々出力増幅器４４．４８に印加されるＸ軸及
びＹ軸信号を説明する丸めのタイム・チャートである０
時点−でマルチプレクサ３２．３４は夫々ＲＡＭ２６．
２８を選択する。ＲＡＭ２６の記憶領域Ｗは順次番地付
け（アドレス）され、カウンタ５２はクロック信号を計
数して掃引信号を発生するので、ＲＡＭ２６内の波形（
ＣＨｌ ）のＹ−Ｔ表示が第５図に示すよう１（ＣＲ’
ｒ４６のスクリーン上に現われる。時点１１からｔ、の
期間は次のステップに移るまでの休止期間である０時点
ｔ、でアドレスｅカウンタ５０はＲＡＭ２６，２８の記
憶領域ＣＵを指定し、マルチプレクサ３４はＲＡＭ２８
及びバス３０を選択する。このようにして、Ｄ／Ａ変換
器３６はカーソル点の波形データを受け、Ｄ／Ａ変換器
３８はＲＡＭ２８から１０ビツトｅカーンル・アドレス
信号の８ビツトを受叶ると共にバス３０を介してＲＡＭ
６０から残りの２ビツトを受ける。Ｄ／Ａ変換器３６，
３８は期間ｔ、〜ｔ、内にカーソル情報を出力し、この
カーソル情報に従ってｃａ’ｒ＋ｓのスクリーン上の対
応位置を電子ビームが衝撃して輝度変調されたカーソル
６６（第５図）を表示する。期間ｔ、〜ｔ４は次のステ
ップに移るまでの休止期間である。１ｉ４、ＲＡＭ２６
，２８の記憶領域ＣＨＫ記憶されているキャラクタ情報
もＣＲＴ４６に表示可能であるが、本発明とは直接関係
がないので動作説明は省略する。
びＹ軸信号を説明する丸めのタイム・チャートである０
時点−でマルチプレクサ３２．３４は夫々ＲＡＭ２６．
２８を選択する。ＲＡＭ２６の記憶領域Ｗは順次番地付
け（アドレス）され、カウンタ５２はクロック信号を計
数して掃引信号を発生するので、ＲＡＭ２６内の波形（
ＣＨｌ ）のＹ−Ｔ表示が第５図に示すよう１（ＣＲ’
ｒ４６のスクリーン上に現われる。時点１１からｔ、の
期間は次のステップに移るまでの休止期間である０時点
ｔ、でアドレスｅカウンタ５０はＲＡＭ２６，２８の記
憶領域ＣＵを指定し、マルチプレクサ３４はＲＡＭ２８
及びバス３０を選択する。このようにして、Ｄ／Ａ変換
器３６はカーソル点の波形データを受け、Ｄ／Ａ変換器
３８はＲＡＭ２８から１０ビツトｅカーンル・アドレス
信号の８ビツトを受叶ると共にバス３０を介してＲＡＭ
６０から残りの２ビツトを受ける。Ｄ／Ａ変換器３６，
３８は期間ｔ、〜ｔ、内にカーソル情報を出力し、この
カーソル情報に従ってｃａ’ｒ＋ｓのスクリーン上の対
応位置を電子ビームが衝撃して輝度変調されたカーソル
６６（第５図）を表示する。期間ｔ、〜ｔ４は次のステ
ップに移るまでの休止期間である。１ｉ４、ＲＡＭ２６
，２８の記憶領域ＣＨＫ記憶されているキャラクタ情報
もＣＲＴ４６に表示可能であるが、本発明とは直接関係
がないので動作説明は省略する。
時点ｔ４で、アドレスｅカウンタ５Ｇは順次ＲＡＭ２６
．２８の記憶領域Ｗの指定を開始し、第５図に示すよう
ＫｃＲＴ４６のスクリーン上ＫＸ−Ｙ表示を行う。上述
したように、ＲＡＭ２８．２６内の波形信号は夫々Ｘ軸
及びＹ軸信号である。
．２８の記憶領域Ｗの指定を開始し、第５図に示すよう
ＫｃＲＴ４６のスクリーン上ＫＸ−Ｙ表示を行う。上述
したように、ＲＡＭ２８．２６内の波形信号は夫々Ｘ軸
及びＹ軸信号である。
Ｄ／Ａ変換器４２はオフセット信号を加算回路４０に印
加してＸ−Ｙ表示の垂直位置を制御する。
加してＸ−Ｙ表示の垂直位置を制御する。
ＲＡＭ２６，２８の記憶領域Ｗの内容は時点ｔ、で総て
読出され、次の時点Ｌｓｔで社次のステップのための休
止期間である。時点ｔ、で、ＣＰＵ５８はＲＡＭ６０内
のカーソル・アドレス信号に従ってアドレス・カウンタ
５０をプリセットし、カウンタ５０ＦｉＲＡＭ２６．２
８の記憶領域Ｗ内のカーソル点のアドレスを指定する。
読出され、次の時点Ｌｓｔで社次のステップのための休
止期間である。時点ｔ、で、ＣＰＵ５８はＲＡＭ６０内
のカーソル・アドレス信号に従ってアドレス・カウンタ
５０をプリセットし、カウンタ５０ＦｉＲＡＭ２６．２
８の記憶領域Ｗ内のカーソル点のアドレスを指定する。
Ｄ／Ａ変換器３６゜３８は期間ｔ、〜ｔ、内にカーソル
情報を出力し、このカーソル情報に従って電子ビームが
ＣＲＴ４６のスクリーン上の対応する位置を衝撃して輝
度変調され九カーソル６８（第５図）を表示する。チャ
ンネル１０Ｙ−Ｔ表示のカーソル点６６は、チャンネル
１及び２のＸ−Ｙ表示のカーソル点６８と同一のタイミ
ング位置であるととく留意されたい。上述の動作はＣＰ
Ｕ５８及びＲＯＭ６２内のファームウェアに従って制御
される。オペレータがカーソル位置を変えたい場合には
、キーボード６４を介してＲＡＭ６０内のカーソル−ア
ドレス信号を書き換え、その後は上述の動作が繰り返さ
れる。
情報を出力し、このカーソル情報に従って電子ビームが
ＣＲＴ４６のスクリーン上の対応する位置を衝撃して輝
度変調され九カーソル６８（第５図）を表示する。チャ
ンネル１０Ｙ−Ｔ表示のカーソル点６６は、チャンネル
１及び２のＸ−Ｙ表示のカーソル点６８と同一のタイミ
ング位置であるととく留意されたい。上述の動作はＣＰ
Ｕ５８及びＲＯＭ６２内のファームウェアに従って制御
される。オペレータがカーソル位置を変えたい場合には
、キーボード６４を介してＲＡＭ６０内のカーソル−ア
ドレス信号を書き換え、その後は上述の動作が繰り返さ
れる。
第６図は時間軸拡大モードにおけるＣＲＴ４６のスクリ
ーン上の表示の一例を示す図であ抄、この場合に＃ｉＲ
ＡＭ２６はデジタル化された三角波形を記憶している。
ーン上の表示の一例を示す図であ抄、この場合に＃ｉＲ
ＡＭ２６はデジタル化された三角波形を記憶している。
拡大されていない波嬢７０及びカーソル７２は、上述し
九Ｙ−Ｔ表示で表示される。拡大した波形７４を表示す
るには、クロック発生器５４からのクロック信号をバス
３０からの命令信号に応じてよシ高い周波数信号に変え
る・拡大比は波形７Ｇ及び７４の読出しクロック周波数
の比で定まり、カーソル７６は上述した動作と同一の動
作によって表示される。淘、カーソル７６のタイミング
はカーソル７２のタイミングに相当することに留意され
たい。カーソル７２はキーボード６４に入力されるカー
ソル命令に従って移動する。しかし、カウンタ５０の最
初のアドレスは、波形７４に対するカーソル位置に従っ
てＣＰＵ５ｇによってプリセツ゛トされるので、カーソ
ル７６は予め設定された時間軸上の位置に固定される・
換言すれば、波形７４がカーソル命令に従って水平に移
動する。
九Ｙ−Ｔ表示で表示される。拡大した波形７４を表示す
るには、クロック発生器５４からのクロック信号をバス
３０からの命令信号に応じてよシ高い周波数信号に変え
る・拡大比は波形７Ｇ及び７４の読出しクロック周波数
の比で定まり、カーソル７６は上述した動作と同一の動
作によって表示される。淘、カーソル７６のタイミング
はカーソル７２のタイミングに相当することに留意され
たい。カーソル７２はキーボード６４に入力されるカー
ソル命令に従って移動する。しかし、カウンタ５０の最
初のアドレスは、波形７４に対するカーソル位置に従っ
てＣＰＵ５ｇによってプリセツ゛トされるので、カーソ
ル７６は予め設定された時間軸上の位置に固定される・
換言すれば、波形７４がカーソル命令に従って水平に移
動する。
以上の説明から明らかなように、本発明に係る波形測定
装置は、２人力信号のＸ−Ｙ表示及び２人力信号の少な
くとも１方の入力信号のＹ−Ｔ表示を行うことができる
。更に１本発明によれば、カーソル（マーカ）をＸ−Ｙ
表示及びＹ−Ｔ表示の同一時間位置に表示できるので、
Ｘ−Ｙ表示及びＹ−Ｔ表示間の時間関係を容易Ｋｌ！識
でき、Ｙ−Ｔ表示における時間軸拡大波形と非拡大波形
間の時間関係も容易に認識できる。賞、上述の動作はＣ
ＰＯ５８及びファームウェアによって制御される。
装置は、２人力信号のＸ−Ｙ表示及び２人力信号の少な
くとも１方の入力信号のＹ−Ｔ表示を行うことができる
。更に１本発明によれば、カーソル（マーカ）をＸ−Ｙ
表示及びＹ−Ｔ表示の同一時間位置に表示できるので、
Ｘ−Ｙ表示及びＹ−Ｔ表示間の時間関係を容易Ｋｌ！識
でき、Ｙ−Ｔ表示における時間軸拡大波形と非拡大波形
間の時間関係も容易に認識できる。賞、上述の動作はＣ
ＰＯ５８及びファームウェアによって制御される。
以上の説明は本発明の好適実施例についてのみ行ったも
のであり、本発明の要旨を逸脱することなく種々の変形
変更が可能である。例えば、輝度変調されたカーソルは
、ＣＲＴ４６のビーム強度を制御して表示できる。即事
、アドレス・カウンタ５０がカーソル・アドレスを指定
した際、ＣＰＵ５８がカーソル・アドレスを検知してビ
ーム強度い。この動作はデジタル比較器等の回路によっ
て制御可能である。本実施例では輝度変調された点状の
カーソルについて説明したが、これに限らず線状カーソ
ル或いはスパイク状カーソルとしてもよい。線状カーソ
ル − は、掃引信号及びカーソル・ア
ドレス信号（Ｙ−Ｔ表示の場合）或いはカーソル・アド
レスの波形データ（ｘ−ｙ表示の場合）を用いて発生さ
せることができ、一方、スパイク状カーソル（カーソル
・スパイク）は、カーソル表示時点で加算回路４０にス
パイクを印加して発生させることができる０本実施例で
は表示装置としてＣＲＴを用い九が、平板状の表示面を
有する表示パネル等を用いてもよい。Ｙ−Ｔ表示及びＸ
−Ｙ表示の時間関係を観測すると同時忙、ＲＡＭ２６及
び２Ｂ、或いはＲＡＭ２８のみに記憶されている波形を
Ｙ−Ｔ表示モードで表示することも可能である。第１図
の実施例では、Ｄ／Ａ変換器３６．３８はマルチプレク
ｔ３２．３４の後段に設けられているが、マルチプレク
サ３２．３４をアナログ・マルチプレクサに変更してそ
の前段に設けてもよい。この場合、新たＫＤ／Ａ変換器
或いはマルチプレクサをカウンタ５２用として加える必
要がある。ＲＡＭ２６゜２８のＩＷ＃（ワード）を１０
ビツトとするか、或いはカウンタ５２が８ビツトの信号
を出力するように変更すれば、本実施例のように、２ビ
ツト・パスを介してバス３Ｇとマルチプレクサ３４を接
続する必要はない。賞、他の所望のビット構成の信号を
本発明に用いることができることは勿論である。更に、
Ａ／Ｄ変換器１６，２４の代りに１個のＡ／Ｄ変換器を
共通して用い、２人力信号を交互ＫＡ／Ｄ変換するよう
Ｋしてもよい。
のであり、本発明の要旨を逸脱することなく種々の変形
変更が可能である。例えば、輝度変調されたカーソルは
、ＣＲＴ４６のビーム強度を制御して表示できる。即事
、アドレス・カウンタ５０がカーソル・アドレスを指定
した際、ＣＰＵ５８がカーソル・アドレスを検知してビ
ーム強度い。この動作はデジタル比較器等の回路によっ
て制御可能である。本実施例では輝度変調された点状の
カーソルについて説明したが、これに限らず線状カーソ
ル或いはスパイク状カーソルとしてもよい。線状カーソ
ル − は、掃引信号及びカーソル・ア
ドレス信号（Ｙ−Ｔ表示の場合）或いはカーソル・アド
レスの波形データ（ｘ−ｙ表示の場合）を用いて発生さ
せることができ、一方、スパイク状カーソル（カーソル
・スパイク）は、カーソル表示時点で加算回路４０にス
パイクを印加して発生させることができる０本実施例で
は表示装置としてＣＲＴを用い九が、平板状の表示面を
有する表示パネル等を用いてもよい。Ｙ−Ｔ表示及びＸ
−Ｙ表示の時間関係を観測すると同時忙、ＲＡＭ２６及
び２Ｂ、或いはＲＡＭ２８のみに記憶されている波形を
Ｙ−Ｔ表示モードで表示することも可能である。第１図
の実施例では、Ｄ／Ａ変換器３６．３８はマルチプレク
ｔ３２．３４の後段に設けられているが、マルチプレク
サ３２．３４をアナログ・マルチプレクサに変更してそ
の前段に設けてもよい。この場合、新たＫＤ／Ａ変換器
或いはマルチプレクサをカウンタ５２用として加える必
要がある。ＲＡＭ２６゜２８のＩＷ＃（ワード）を１０
ビツトとするか、或いはカウンタ５２が８ビツトの信号
を出力するように変更すれば、本実施例のように、２ビ
ツト・パスを介してバス３Ｇとマルチプレクサ３４を接
続する必要はない。賞、他の所望のビット構成の信号を
本発明に用いることができることは勿論である。更に、
Ａ／Ｄ変換器１６，２４の代りに１個のＡ／Ｄ変換器を
共通して用い、２人力信号を交互ＫＡ／Ｄ変換するよう
Ｋしてもよい。
第１図は本発明の実施例のブロック図、ｔｘ２図は第１
図の記憶手段の記憶領域の割当てを示す図、第３図、ａ
Ｓ図、第６図は夫々第１図に示した表示装置による表示
例を示した図、第４図は第１図の装置の動作を説明する
ためのタイム・チャートである。 １６．２４−・・アナログ・デジタル変換手段２６．２
８−・・記憶手段 ３６．３８・−・デジタル・アナログ変換手段３８及び
５２・・・掃引信号発生手段 特許出願人 テクトロニクス・インコーポレイテッド代理人 弁理士
森 崎 唆 明 σ・ｌ ＲＡＭ ２６ ＲＡＭ ２８ｒ２Ａ
、Ｇフ２Ｂ ！・
図の記憶手段の記憶領域の割当てを示す図、第３図、ａ
Ｓ図、第６図は夫々第１図に示した表示装置による表示
例を示した図、第４図は第１図の装置の動作を説明する
ためのタイム・チャートである。 １６．２４−・・アナログ・デジタル変換手段２６．２
８−・・記憶手段 ３６．３８・−・デジタル・アナログ変換手段３８及び
５２・・・掃引信号発生手段 特許出願人 テクトロニクス・インコーポレイテッド代理人 弁理士
森 崎 唆 明 σ・ｌ ＲＡＭ ２６ ＲＡＭ ２８ｒ２Ａ
、Ｇフ２Ｂ ！・
Claims (1)
- 第１及び第２アナログ入力信号を夫々第１及び第２デジ
タル信号に変換するアナログ・デジタル変換手段と、上
記第１及び第２デジタル信号を記憶する記憶手段と、記
憶された上記第１及び第２デジタル信号を夫々第１及び
第２アナログ出力信４ｔｃ変換するデジタル・アナログ
変換手段と、掃引信号を発生する掃引信号発生手段とを
臭え、上記第１及び第２アナログ出力信号をｘ−ｙｔた
はＹ−Ｔモードで表示し更にマーカ信号を挿入すること
を特徴とする波形測定装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10493881A JPS587564A (ja) | 1981-07-03 | 1981-07-03 | 波形測定装置 |
| GB08217934A GB2103459B (en) | 1981-07-03 | 1982-06-21 | Waveform measurement and display apparatus |
| NL8202611A NL187135C (nl) | 1981-07-03 | 1982-06-28 | Inrichting voor het meten en weergeven van golfvormen. |
| CA000406135A CA1190336A (en) | 1981-07-03 | 1982-06-28 | Waveform measurement and display apparatus |
| DE19823224836 DE3224836C2 (de) | 1981-07-03 | 1982-07-02 | Einrichtung zur Anzeige von Wellenformen |
| FR8211766A FR2509051B1 (fr) | 1981-07-03 | 1982-07-05 | Appareil de mesure et d'affichage d'une forme d'onde |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10493881A JPS587564A (ja) | 1981-07-03 | 1981-07-03 | 波形測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS587564A true JPS587564A (ja) | 1983-01-17 |
| JPS6112548B2 JPS6112548B2 (ja) | 1986-04-09 |
Family
ID=14394026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10493881A Granted JPS587564A (ja) | 1981-07-03 | 1981-07-03 | 波形測定装置 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPS587564A (ja) |
| CA (1) | CA1190336A (ja) |
| DE (1) | DE3224836C2 (ja) |
| FR (1) | FR2509051B1 (ja) |
| GB (1) | GB2103459B (ja) |
| NL (1) | NL187135C (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006029838A (ja) * | 2004-07-13 | 2006-02-02 | Yokogawa Electric Corp | 波形測定装置 |
| JP2007263573A (ja) * | 2006-03-27 | 2007-10-11 | Yokogawa Electric Corp | Ｘｙ波形表示装置 |
| JP2010127626A (ja) * | 2008-11-25 | 2010-06-10 | Yokogawa Electric Corp | 波形測定装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2119607B (en) * | 1982-03-11 | 1986-02-12 | Lucas Ind Plc | Multi-channel display apparatus |
| US4540938A (en) * | 1983-01-21 | 1985-09-10 | Tektronix, Inc. | Displaying waveforms |
| US4897794A (en) * | 1987-07-21 | 1990-01-30 | Egg Co., Ltd. | Impulse coil tester |
| CN100409307C (zh) | 2005-01-18 | 2008-08-06 | 深圳迈瑞生物医疗电子股份有限公司 | 多通道波形显示方法 |
| DE102013214819A1 (de) | 2012-09-10 | 2014-05-15 | Rohde & Schwarz Gmbh & Co. Kg | Linie zur Markierung von gemeinsamen Zeitpunkten |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE910318C (de) * | 1940-08-03 | 1954-04-29 | Aeg | Schaltungsanordnung fuer Kathodenstrahloszillographen, bei der bestimmte Teile des Messvorganges gedehnt aufgezeichnet werden |
| US3765009A (en) * | 1972-03-01 | 1973-10-09 | Gte Sylvania Inc | Apparatus for displaying waveforms of time-varying signals emloying a television type display |
| DE2401397A1 (de) * | 1974-01-12 | 1975-07-24 | Hartmann & Braun Ag | Verfahren zum kennzeichnen von auf dem schirm eines sichtgeraetes dargestellten messwertkurven |
-
1981
- 1981-07-03 JP JP10493881A patent/JPS587564A/ja active Granted
-
1982
- 1982-06-21 GB GB08217934A patent/GB2103459B/en not_active Expired
- 1982-06-28 NL NL8202611A patent/NL187135C/xx not_active IP Right Cessation
- 1982-06-28 CA CA000406135A patent/CA1190336A/en not_active Expired
- 1982-07-02 DE DE19823224836 patent/DE3224836C2/de not_active Expired
- 1982-07-05 FR FR8211766A patent/FR2509051B1/fr not_active Expired
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006029838A (ja) * | 2004-07-13 | 2006-02-02 | Yokogawa Electric Corp | 波形測定装置 |
| JP2007263573A (ja) * | 2006-03-27 | 2007-10-11 | Yokogawa Electric Corp | Ｘｙ波形表示装置 |
| JP2010127626A (ja) * | 2008-11-25 | 2010-06-10 | Yokogawa Electric Corp | 波形測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2103459A (en) | 1983-02-16 |
| DE3224836C2 (de) | 1984-08-16 |
| NL187135C (nl) | 1991-06-03 |
| JPS6112548B2 (ja) | 1986-04-09 |
| GB2103459B (en) | 1985-01-09 |
| CA1190336A (en) | 1985-07-09 |
| NL8202611A (nl) | 1983-02-01 |
| FR2509051A1 (fr) | 1983-01-07 |
| NL187135B (nl) | 1991-01-02 |
| DE3224836A1 (de) | 1983-01-20 |
| FR2509051B1 (fr) | 1985-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4634970A (en) | Digital waveform processing oscilloscope with distributed data multiple plane display system | |
| US4068310A (en) | Display enhancement technique for video moving trace display | |
| JPS5847661B2 (ja) | 波形記憶装置 | |
| JPS6330580B2 (ja) | ||
| US6473701B1 (en) | Alternate triggering in digital oscilloscopes | |
| JP2627691B2 (ja) | 表示装置 | |
| JPS587564A (ja) | 波形測定装置 | |
| US4251814A (en) | Time dot display for a digital oscilloscope | |
| US4780712A (en) | Polar coordinate display device employing raster scan scheme | |
| JPS61295723A (ja) | 波形デ−タ圧縮回路 | |
| US4647922A (en) | Digital oscilloscope display system employing interpolated information | |
| US4529930A (en) | Programmable delay for digitizer circuits | |
| JP2775133B2 (ja) | 波形表示方法 | |
| JPS5876997A (ja) | 信号測定装置 | |
| JPH0123743B2 (ja) | ||
| JPH03243863A (ja) | 波形表示装置 | |
| JPH0150863B2 (ja) | ||
| US5406309A (en) | Video simulation of CRT response | |
| JPH04143666A (ja) | 信号表示装置 | |
| JPS6251430B2 (ja) | ||
| JPS61262668A (ja) | 波形記憶装置用波形縮小方法 | |
| JPS6137680B2 (ja) | ||
| JPH0778511B2 (ja) | 信号処理方法 | |
| JPH06324082A (ja) | デジタル・ストレージ・オシロスコープ | |
| JPS641744B2 (ja) |