JPS5876956A - バッファ記憶付きディスク・システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多重レベルの記は階層に係り、更に詳細に説明
すれば記１階層の上位レベルに置かれたデータを１倒す
ることに係る。

米国特許第３５６９９３８号に記述されているように、
周辺システムの記隠階鳴は見かけ上の記はを与えるため
に長年にわたって１史用されてきた。

この米国特許は、要求時ベーシング・システムにキャッ
シュ記［Ｔｈ設けると、周辺システムの記憶１！！ＩＩ
が大容量を有するように見え、しかも通常のバッキング
記はより高速のアクセス能力を有するように見えること
を教示している。またこの米国特許は、バッキング記憶
が磁気テープ又は磁気ディスク記ｌ！装置の如き持久性
配慮であるのに対し、キャッシュ記ｌは磁気コア記憶の
如き非持久注記１であることを教示する。技術が競歩し
た現在では、キャッシュ記１として半導体記憶を１吏用
することができる。米国特許第３８３９７０４号は、他
の形式の記ｌＮ層を記述している。、記慮階簀の重要な
側面は、データの保全性（ｉｎｔｅｇｒｉｔ３’　）で
ある。即ち、中央処理ユニソ）　（’ＣＰ　’Ｕ　）又
は他のデータ処狸装置の如きユーザから受叡られるデー
タは、正しい状態で又はエラーが任在しうるという指示
を伴なって、供給ユニットへ戻されねばならない。この
点について配慮階層の分野で普通に使用されている技法
は、上位レベルから下位レベル（持久注配慮）へデータ
を移動するとともに、上位レベルにおけるデータを制限
して池のデータを記ｌすることができるようにする、と
いうものである。米国特許第４０２０４６６号は上位レ
ベルカラ下位レベルのバッキング記憶へ変更データをコ
ピーすることをホし、−米国特許第４０７７０５９号は
予定の条件下でコピー・バックを強制することを示して
いる。このようなコピー・バック動作は大量のデータを
対象として行なわれることがあるが、このような場合に
は使用ユニットによるデータのアクセスが妨げられるの
で、記隠階問題ハ、上Ｍレベルから下位レベルへコピー
・バンクする必要があるのは変更データだけであること
を教示する、米国特許第３５８８８３９号によって部分
的に解決された。

配慮階層は種々の形式を有する。たとえば１前掲の米国
特許第３５６９９３８号では、拳−のキャッシュ記憶が
複数の使用ユニットヲサービスしている。米国特許第５
７５５５６０号は、性能同上のために各プロセッサにそ
れ自体のキャッシュ記憶を設けることをホしている。記
１階１の性ｆ４Ｑに影響するものとしては、キャツ／ユ
記はへ予？のデータを置くために１吏用されるアルゴリ
ズム及び他の制限がある。この意味で、米国特許第３８
９８６２４号はバッキング記憶からキャッシュ記はへデ
ータ全７エツチするに要する時間を、ＣＰＵで実行され
ているプログラムに従って操作員が選択しうろことを示
している。このようにして、ＣＰＵによって必要とされ
るデータだけをキャッシュ記１１叩ち配慮階層の上位レ
ベルに置くことが望まれるのである。この方式は一層有
用なデータが上位レベルの記憶位置に記臣されることを
許容する。これらのすべての動作は著しく複雑である。

従って、配慮階層の最良の管＠様式を評価するために、
種々の記憶階層用評価プログラムが（史用された。米国
特許第３．９６４０２８号及び第４０６８３０４号は、
これらの目標を達成するために記（支）階層の注ｑ目ヲ
モニタすることをボしているさらに、データの保全性を
維持しつつ最適の性能を保証するために、種々の型式の
記は階層において多くのことがなきれねばならない。記
慮階１に関する多くの作業は、ＣＰＵへ啜続されたキャ
ソ７ユ記ｌと主記憶との組合せについてけなわれた。

キャッシュ記はと主起ｌとの組合せについて得られた諸
原典は、前掲の米国特許第５５６９９５８号で最初に示
唆されたように、キャツンユ記し橡付きの周辺システム
に直接的に関係している。もちろん、過去においては磁
気テープ及び磁気ディスク記ｌからのデータをバッファ
するために主記憶が筒用された。即ち、主記憶はＣＰＵ
の作業記臣として使用されたたけでなく、周辺デバイス
のバッファとしても１史用されたのである。

前述の注９ｇモニタによって明らかになったことは、デ
ータ処＠全体の注ｑ目及び保全性の観点からすれば、使
用ユニットとバッキング記しｈとの間に設けられたキャ
ッシュ層重を常時使用することは必ずしも最良の方策で
はない、ということである。

たとズば、米国特許第４０７５６８６号は特殊命令によ
ってキャッンユ記憶を選択的にオン（非バイパス）及び
オフ（バイパス）状態に切換えることを教示している。

′また、バッキング記はは複数のセグメントへ分割され
、そのうち幾つかのセグメントは逐次的な人出カ動作に
ついてバイパスされｆｃｏまたこの特許は、成るコマン
ドについてはキャッシュ記はヲ「炉用しないことが望ま
しいことを教示している。他の米国特許第４２６８９０
７号は、データのフェッチを摺電する成るコマンドにつ
いて指示フラグが予定の状態ヘセットされることを教示
している。このような指示フラグが予定の状態ヘセット
されていると、置換回路は後続する予定のコマンドに応
答してキャソ／ユ記ｔＭ　ｋバイパスし、かくてキャツ
ンユ記憶に規に記はすれている多数のデータ命令の置換
を防＋ｈする。池の米国特許第４１８９７７０号は、オ
ペランドについてはキ、ヤツシュ記（支）をバイパスす
るけれども、命令についてはキャッシュ記ｌを使用する
ことを教示する。

直接アクセス記ｔｔｉ＆（ＤＡＳＤ）とも呼ばれるディ
スク記ｌは、データ処理のために大容量のランダム・ア
クセス式持久記順ヲ与えるｖＦｇｆ、に提案されている
ように、このＤＡＳＤにキャッシュ記はを付加すると、
一層優れた注りし及びスループットを有する記１階層が
提供されるたけでなく、データ記憶のコスト及び電力量
が減少し、容積拳位当りの記１効率が増大する。このよ
うな回能改善がｏＴｑヒとなるのは、主として（ＤＡ　
Ｓｔ）を直接的にアクセスするのではすく）キャツノユ
記−Ｑこ置かれたデータのコピーをアクセスすることに
よって満足されるようなデータ起重アクセスの数が最大
になるためである。この記は１＠層の管１則は、キャツ
／ユ記慮ヲｉ〜して満足されうるアクセス回数の比率を
増大するように、キャッシュ記ｌヘデータ全動的に記入
し且つキャッシュ記…からデータを動的に削除すること
を含む。ＤＡＳＤへの成るコマンドは、キャッシュ記は
が存在するか否かに拘わりなく、周辺デバイスへのアク
セスを必要とする。このようなコマンドには、ＩＰＬ（
初期プログラム・ローダ）を読出すもの、ホーム・アド
レスを瞥込むもの、カウント・キー・データを瞥込むも
の、等が含まれる。このようなりＡＳＤに関係するコマ
ンドを使用すると、ユーザはり、ＡＳＤをアクセスし、
オリエンテーションと呼ばれるディスク回転との同ＫＡ
を獲得し、次いでＤＡＳＤと直妥的に動作することがで
きる。キャッシュ記憶が使用される場合、一般に当該要
求に関する、ＤＡＳＤ記録表面の１Ｕ転オリエッチ−／
ヨンを必要とする探索コ、マントの如きコマンドはキャ
ッシュ記＠を探索し、そしてあたかも該キャッシュ記憶
がＤＡＳＤである。かのように処理を行なうことができ
るので、これによって性ｔｉｌｆ改善することができる
のである。ここで注意すべきは、ホストのプログラムは
ＤＡＳＤのアクセスを最適ｆヒするようにＤＡＳＤヘッ
ドのシーク及び待ち時間特注を織込んで作成されている
、ということである。

本発明はキャッシュ・ミスが生ずるたびにこのことを利
用するようにしている。さもなければ、高性ｑこのＤＡ
ＳＤにおける探索中にオリエンテーションが失われるよ
うな場合に、キャッシュ記憶（特にメガ・バイト級の容
量を有するキャッシュ記＠）における割当スペースを位
置付けるのに相当な時間が必要となる。従って、このよ
うな場合には、付加されたキャッシュ記ｌによってＤＡ
ＳＤの性ｑヒが改善されるのではなく、かえってＤＡＳ
Ｄの性能が低下することになる。本発明は全体的な性能
の改善を保証するものである３、多重トラック・コマン
ドについてに、コマンド・チェーンはレコードに対する
読出し／」込み１−の現在の相対的位置に敏感（ｓｅｎ
ｓｉｔｉｖｅ　）である。オリエンテーションの感知性
（ｓｅｎｓｉｔｉｖｉｔｙ）が生ずる場合、このような
コマンドは所謂ホーム・アドレス、隣接してアドレスき
れるトランク又は次のトラックのレコード０又はレコー
ド１に７１シて処理されねばならないので、オリエンテ
ーションが失われ且つ必要とされるときは時間損失とい
うペナルティが課せられる。この時間損失はＤＡＳＤの
待ち時間周期に等しい。従って、多重トラック動作でハ
、キャッシュ配慮に配慮されたデータのコピーについて
そのキャッシュ・ディレクトリが探索されるとき、成る
動作条件の下で、ＤＡｓＤディスクを２回転することが
必要になることがある。

ＦＶｒ謂シーク・コマンド、即ち多重ディスク式ＤＡＳ
Ｄにおける変換器相互間で電子的スイッチングを行なわ
しめるようなコマンドは、回転ディスクに関する読出し
／霞込み１ｍの現位置に敏感である。本発明の入出力コ
マンド・チェーン及びＤＡＳＤ上でアクセスされるデー
タは、次のアクセス・トラックに関するオリエンテーシ
ョンが一定時間内に確立されるように、即ちオリエンテ
ーションを失うことなく電子的なトラ□ツク・スイッチ
ングを許容する如きディスク上のデータの（ロ）転オ７
セツトが存在するように、構成されている。この一定時
間は既知のデバイス特注から決定され、通常はキャッシ
ュ記１を備えていないデバイスがスイッチング動作を行
なうに必要な時間に接近している。多・重トラック動作
における周辺システムの動作特性に起因して、このよう
な時間損失が拡大されることがある。というのは、遂行
中の他の動作が多重トラック動作において反復的なアク
セスを必要とすることがあるからである。従って、オリ
エンテーションの賛失を防止しつつデータの保全性を維
持するように動作する、キャッシュ記憶付きＤＡＳＤを
提供することが望ましい。

〔発明の要約〕

本発明の目的は、キャッシュ記憶付き周辺サブシステム
を提供することにあり、特に周辺デバイスとキャッシュ
記憶の相互作用が保全性及び性能について最適ｒヒされ
るようなキャッシュ記憶付き周辺サブシステムを提供す
ることにある。

本発明に従ったキャッシュ記憶付き周辺−システムは複
数の周辺デバイスを有し、該デバイスはキャッシュ記ｌ
を共有するように接続される１、キャッシュ配慮はディ
レクトリ手段を通してアクセスｏＪ）ｌ：であり、そし
て該ディレクトリ手段はキャッシュ記憶のスペースが任
意の周辺デバイスのアドレス０Ｊ能な部分へ割当てられ
ているか否がという指示を含む。キャッ／ユ記慮付き周
辺システムと使用ユニットとの間のデータ転送が起動さ
れる場合、まずこのデータ転送に関しキャッシュ記憶の
スペースが割当てられているが否が全決定するためにデ
ィックトリ手段が調べられる。もしこのようなスペース
が割当てられているならば、キャッシュ記ｌと使用ユニ
ットの間でデータ転送が行なわれる。一方、もしこのよ
うなスペースがキャッシュ配慮に割当てられていなけれ
ば、当該データ転送は周辺デバイスとの間で直接的に開
始される。

周辺デバイ、スのアクセスを必要とする任意のデータ転
送に続いて、このようなデータ転送に対するチェーンさ
れた一連のデータ転送がこの周辺デバイスについて継続
的に行なわれる。このことは、このような後続のチェー
ン式データ転送において転送される任意のデータについ
てキャッシュ記憶にスペースが割当てられているとして
も、そうである。

本発明の・特電の態様では１周辺デバイスはディスク記
憶（ＤＡＳ　Ｄ　）であって、そのアドレス可能な各シ
リンダはそれぞれのディスク、４１“録表面に１組のト
ラックを有する。また本発明は、データ信号のチェーン
を１つのシリンダに制限すること金含んでいる。異なる
シリンダをアクセスする場合、スペースが割当てられて
いるか否かを決定するためにキャッシュ記憶が再びアク
セスされる。

バッファ記憶付き周辺システムをｍ−洗練すると、デー
タをキャッシュ記１へ固定することが６■能である。本
発明によれば、任意のチェーン式データ転送を完了した
後、所与の周辺デバイスに対する任意のデータ転送が固
定された任意のデル夕に関係しているか否かを決定する
ために、キャッシュ記憶が調べられる。このようなデー
タ転送の任意の一致を検出すると、＠核周辺デバイス上
の更新されたレコードがキャッシュ記憶へ転送され、か
くてキャッシュ記１にある固定データとディスク起重に
あるデータとの間の一致が保証される。

Ｄ　Ａ　Ｓ　ＤＫ置かれたデ〜りが更新されるのに対し
、キャッシュ記ｌ装置かれた対応するデ〜りのコピーが
更新されない場合、キャッシュ記■に記はされてはいる
が固定ちれてぃな員ような後者のデータを更新するかわ
りに、該データが無効ｒｔｓ、即ち実質的に削除される
゛。

〔詳細な説明〕

添付の図面では、同一の参照番号は同一の陰成要素を示
していることに注意されたい。第１図を参照するに、中
央焼塊ユニット（ＣＰＵ）の如きｆｅ用ユニット１０は
Ｉｖｉ！１１を介して記憶ディレクタ１２へ接続される
。記憶ディレクタ１２は、使用ユニット、１０のデータ
を記憶するような記は装置を動作させるために、プログ
ラム可能なプロセッサを含む。記憶ディレクタ１２は＃
１３を介してＤＡＳＤ　　１４へ陸続される。記はディ
レクタ１２を介してＤＡＳＤ　　１４と使用ユニット１
０との間で行なわれるすべてのデータ転送は、使用ユニ
ット１０から線１１を介して記はディレクタ１２へ供給
される人出力（周辺）コマンドによって劃−される。記
ｌディレクタ１２は受信された周辺コマンドを解読して
一連のデバイス・コマンドを発生するとともに、これら
のデバイス・コマンドを既知の手順により線１３を介し
てＤＡＳＤ１４へ転送する。記はディレクタ１２には、
１つ又はそれ以上のＤＡＳＤ　　Ｉ’ｌ従銃することが
できる。

図示の如く記憶ディレクタ１２及びＤＡＳＤ１４を含む
周辺システムの注ｑＣを増強するために、キャッシュ記
［１５が＠１６を介して記はディレクタ１２へ接続され
る１、キャッシュ記憶１５は、メガ°・バイト級の高速
ランダム・アクセス式記憶ユニットであることが望まし
い。Ｉ）ＡＳＤ　　１４及びキャッシュ記憶１５に対し
独立のアクセスを゛　有する記はディレクタ１２は、こ
れらのユニットについて独立に動作することができる。

Ｉ）　Ａ　Ｓ　Ｄ１４からの予定のデータは、１史用ユ
ニツト１０によるアクセス時間を減少させるために、キ
ャッシュ記１１５へ移動（１０モート）される。本発明
によれば、記はディレクタ１２、キャッシュ記憶１５及
びＤＡＳＤ　　１４を含む周辺システムの動作は、キャ
ッシュ・ミス時にキャッシュ記憶１５に対して行なわれ
るｆｌｔｌＪ限されたバイパス・アクセスによって増強
される。データを要求又は供給する所与の周辺コマンド
に応じてこのようなデータに対するスペースがキャッシ
ュ記憶１５で割当てられていないことが判明した場合、
ＤＡＳＤ　　１４の所与のシリンダでデータをアドレス
するような周辺コマンド・チェーンの残りのものは使用
ユニット１０、記憶ディレクタ１２及びＤＡＳＤ１４の
間で直接的に処理される。これらの周辺コマンドによっ
て参照されるデータについてキャッジ”記［１，５中の
スペースが割当てられている場合であっても、このよう
なバイパスが行なわれる。

この方式の利点は、使用ユニット１ｏに関するＤＡＳＤ
　　１４のオリエンテーションが維持される、というこ
とである１゜ ＤＡＳＤ　　１４におけるシリンダ・データは、国際標
準ｒｌｌＳ＠１ｌｌ（ｔｓｏ）に従ッテ、ＤＡ　５Ｄ１
４の回転軸から等距離にある１組のトラックに保持され
た・データとして定義される。またシリンダは、ＤＡＳ
Ｄ　　１４の変換器アクセス酸ｌＩを再配置することな
くアクセス可能なりＡＳＤ　　１４のすべてのトラック
、即ち電子的スイッチングを通して１グループとしてア
クセス可能なすべてのトラックとして定義される（米国
特許第３５ｏ３０６０跨参照）。

データの保全性は、キャッシュ記１１５に配慮されたデ
ータとＤＡＳＤ　　１４に６Ｃ庫されたデータが一致す
ることを必快とする。記ｌディレクタ１２はフラグ・フ
リップフロップ２０を宮み、該フリップフロップはＤＡ
ＳＤ　　１４の各々ごとにデータへのアクセスがキャッ
シュ６己億１５又はＤＡＳＤ　　１４のどちらｔｉｆｆ
ｉして行なわれるかということを指示する１、フリップ
フロップ２０がＣ（キャッシュ）状態へセットされる場
合はキャッシュ記＠１５がアクセスされ、フリップフロ
ッグ２０がＤ（直Ｗ）状態ヘセットされる場合はＤＡＳ
Ｄ　　１４がアクセスされる。キャッシュ・ミスが生ず
ると、即ち当該周辺システムと授受すべきデータがキャ
ッシュ記憶１５に存在゛しなければ、記憶ディレクタ１
２は線２１を介してフリップフロップ２０をＤ状態ヘセ
ットする。後述する如き他の条件下では、フリップフロ
ップ２ｏはＣ状態ヘセットされる。フリップフロップ２
ｏの状態は、線２２を介して起用ディレクタ１２へ供給
される。

従って、使用ユニット１０が当該周辺システムからのデ
ータを要求する場合、記ｌディレクタ１２はそのコマン
ドを解読した陵にアドレスされたＤＡＳＤ　　１４に対
するフリップフロップ２ｏの状態を調べる。もしフリッ
プフロップ２Ｏ−１）ＥＣ状態にあれば、キャッシュ・
スペースの割当てについてディレクトリ（続出）が探索
され、かくてキャッシュ記憶１５にスペースが割当てら
れている場合には、データ転送がキャッシュ起重１５に
対し直接的に行なわれ、ＤＡＳＤ　　１４のアクセスが
回避される。一方、フリップフロップ２０がＤ状態にあ
る場合には、ＤＡＳＤ　　１４がアクセスされる。後述
するように、本発明はデータの保全性及び性能全改善す
るようにフリップフロップ２０を制（財）する、ことに
係る。

瞥込み動作の間にキャッシュ記憶１５がバイパスされて
いる場合、ＤＡＳＤ　　１４中のデータがキャッシュ記
１１５中のデータに比較して一箸新しいこと、即ち両デ
ータの間に一致関係が存在しないことがあｈうる。この
問題を減少させるために、記憶ディレクタ１２はＤＡＳ
Ｄ　　１４に対するこのような直接アクセスの間にテノ
（イヌ・アクセス・タリー２３、即ち線２４を介してア
クセスされるデータ処理用テーブルを提供する。このテ
ーブルは直接モード、即ちフリップフロップ２０がＤ状
態にある間にＤＡＳＤ　　１４で更新される各トラック
を識別する。このＤＡＳＤ　　１４のトラックが更新さ
れたという事実は、デ・（イヌ・アクセス・タリー２６
に記録される。周辺コマンドのチェーンを完了すると、
線２４を介してデ・（イス・アクセス・タリー２３がア
クセスされ、そしてキャッジ；記は１５に記憶されたデ
ータのエントリとディレクトリ（後出）で比較される。

すべての比較一致、即ちＤＡＳＤ　　１４中で更新され
且つキャッシュ記（支）１５でスペースを割当てられて
いるようなすべてのトラックは、本発明の１側面に従っ
て処理される。キャツンユ記憶１５に固定されているト
ラック又はレコードがＤＡＳＤ１４で更新された場合は
、ＤＡＳＤ　　１４に記憶されたデータのコピーがキャ
ッシュ記憶１５へ移動（プロモート）される。キャッシ
ュ記憶１５に固定されていないがＤＡＳＤ　　１４で更
新されたすべてのトラック又はレコードは、ディレクト
リ（後出）中の該当工、ントリを消去することによって
キャッシュ記憶１５から消去される。

第２図の流れ図は、本発明を実現するためにプログラム
ｆヒプロセッサによって行なわれる諸動作を示す。この
ようなプロセッサは劃−記はを含み、使用ユニット１０
からコマンドを受信することによってデータ記はのアク
セスを開始させる。第２図を参゛照するに、ステップ３
０でこのコマンドを解読した後、データ転送コマンドを
受取るように当該周辺システムを準備させるため幾つか
の準備コマンド（ＰＲＥＰ）がステップ３１で受信され
る。図示さ・れた周辺システムでは、これらの準備コマ
ンドはアクセス変換器機溝をアドレスされたトラックへ
移動させるようなシーク・コマンド及びアドレスされた
ＤＡＳＤ　　１４Ｔｈ選択するようなコマンドを含む。

このような既知の準備ステップに続いて、データ処理動
作−のループ３２が遂行される。ループ３２中の第１ス
テンプ３３は、ＤＡＳＤ　　１４の探索を指令し且つこ
れに続いて読出しくＲ）又は誓込み（Ｗ）データ転盗動
作を指令するために、周辺コマンドを受信することであ
る。ステップ３４では、キャッシュ記（支）１５又はア
ドレスされたＤＡＳＤ　　１４のどちらがアクセスさる
べきかを決定するために、紀Ｎディレクタ１２が該当す
るフリップフロップ２０の状態を調べる。通常は、性能
の点で、キャッシュ記［１５をアクセスすることが望ま
しい。フリップフロップ２０がＣ状態ヘセソトされてい
る場合、経路３５を介してステップ３６に至り、そこで
ディレクトリ（後出）を調べることにより転送を指令さ
れタテータについてキャッシュ記［１５にスペースが割
当てられているか否かを決定する。このようなスペース
が割当てられているものと仮定すると、所謂キャッシュ
・ヒツトが生ずる。次いで、ステップ３７でキャッシュ
記−１５がアクセスされ、かくてデータ処理動作がｈな
われる。この動作を完了すると、記憶ディレクタ１２は
ステップ３８でシステム・ステータスを調べることによ
り、動作変更があったか否かを決定する。この変更は、
公知のチェーン終了信号によって指示することができる
。たとえば、このようなチェーン終了を指示するには、
最終的なステータス時間、即ちコマンド実行の完了時に
、周知のサービス・アウト信号が活動的である間にサプ
レス・アウト信号を除去すればよい。他の動作変更、即
ち変換器アクセス、機震の移動を指令するシーク・コマ
ンドや変換器アクセスｓｍの移動を必要とするシリンダ
終了指示等は、変換器間の電子的スイノチンダからノ′
クセス機溝の機械的運動へのアクセス変更を指示する。

当該シリンダ中の諸トラックをアドレスする場合及びコ
マンド・チェーン内では、アクセス要求の運動を必要と
する動作は生じない、かくて、周辺システムは動作ルー
プ５２を反復するためにステップ３３にボす如き付７１
［１的な読出し／書込みコマンドを受信する。これらの
コマンドは、読出し又は書込みのためにキャッシュ記憶
１５で直接的に実行することができる。

ＤＡＳＤ　　１４がアクセスされるのは、ステップ３４
で感知されるようにフリップフロップ２０がＤ状態ヘセ
ットされている場合又はス、テップ５６でキャッシュ・
ミスが生ずる場合（ｕｌ」ち、キャッシュ記［１５でス
ペースが割当てらｔしていない場合）である。このよう
な場合、ｄピＬはデーｆレクタ１２／ｒｉ経路４０ケ介
してステップ４１に至り、そこでＤＡＳＤ　　１４’ｉ
アクセスする。もちろん、このアクセスはＤＡＳＤ　　
１４．Ｒは１吏用ユニツト１０ヘデータを転送すること
を含む。書込み動作が完了する場合、記１でディレクタ
１２はステップ４２でデバイス・アクセス・タリー２３
を更新することにより、ステップ３８における変更＠高
時にこれを使用できるようにする。読喉り動作について
はいかなる活動も行なわれないが、読出しアクセスを別
個に又は本発明の目的を達成するように１込みタリーを
使用して記録することができる。

ステップ３８で変更を検出した場合、配慮ディレクタ１
２はステップ４３で後述する如き一致検査及び制ｉＩ］
を行なう。このような一致検食は、不一致を生ぜしめる
ようなりＡＳＤ　　１４への任意の１込みを決定するた
めに、デバイス・アクセス・タリー２３をキャツンユ装
置１５のディレクトリ（後出）と比較することを含む。

このような動作の完了時に、記はディレクタ１２は、同
一のコマンド・チェーン又は別個のコマンド・チェーン
のいずれかに含まれる付υ口的な周辺コマンドをステッ
プ４４で受信するように復帰する。

第３図は２つの記憶ディレクタ１２を利用した本発明の
他の実施態様を示す。記憶ディレクタ１２の各々は参照
番号５０を付された複数のチャネル・アダプタ（ＣＡＡ
ないしＣＡＨ）を含み、該アダプタはそれぞれの記ｌア
ダフータ１２を該当する線１１を介して複数の使用ユニ
ット１０へそれぞれ接続する。各記ｌディレクタ１２は
プログラムｆヒプロセッサ５１を含み、その処理ユニッ
ト（図示せず）は記はディレクタ１１Ｈ５を遂行するた
めの計算機プログラムを保持する劃−記憶（図不せず）
を有する。プログラム比プロセッサ５１は、周辺コマン
ドを受信し且つその評ｆｆｆｉ　ｋ　ｆｊなうようなア
ドレス及びコマンド評価手段（ＡＣＥ）５２を構成する
諸プログラムを含んでいる。このような＠能は、キャッ
シュ記憶１５が付いていないＤＡＳＤ　　１４の記はデ
ィレクタ１２でも遂行される。ｔｉプログラムｆヒプロ
セッサ５１は直接アクセス側副（Ｄｐ、ｃ　）　５５を
含み、これはＡＣＥ５２によって評価及び解読されたコ
マンドに応答して１吏用ユニツト１０とアドレスさり、
た１つ０ＤＡＳＤ　　１４との間のデータ転送を制御す
るとともに、周知のＤＡＳＤアクセス及び制（財）機能
を遂行するためにＤＡＳＤ　　１４へデバイス・コマン
ドを供給する。さらにプログラム比プロセッサ５１は、
キャッシュ記μｓ１５をアクセスするためのキャッシュ
・アクセス制−（ｃＡ’ｃ）５４Ｗｒ含んでいる。ＤＡ
ＳＤ　　１４の各々に対するフリップフロップ２０は、
キャッシュ記は１５又はＤＡＳＤ　　１４のどちらをア
クセスすべきかを決定するため及びキャッシュ・ミス時
にフリップフロップ２０ｅＤ状態にセットするために　
ＤＡＣ５３及びＣＡＣ５４によってそれぞれアクセスさ
れる。配慮ディＶクタ１２からＤＡＳＤ　　１４への接
続は、公知のデバイス・アダプタ及びデータ流設計技法
を使用して溝成されるようなりＡＳＤ回路５５を介して
行なわれる。キャッシュｇＴｈ億１５のアクセスは、ア
ドレス及びアクセス要求を発生するための諸回路を含む
ようなメモリ回路５６を介して行なわれる。キャッシュ
記憶１５は、以下でシステム記はとも呼ばれる大容量ラ
ンダム・アクセス配置５７の一部である。キャッシュ記
は１５のディレクトリ５８も、７ステム記憶Ｍ　５７　
ニ記巾されている。ディレクトリ５８は、ＤＡＳ　Ｄ１
４のアドレス晴造に基づく公知の・・ソシング技法ｔ−
使用してアクセスされる。キャッシュ記１１５に記ｌさ
れた各データ電位、１０ちトラック又はレコードは、デ
ータ処理分野では周知のように、ディレクトリ５８に該
当エントリを有する。さらに使用ユニット１０は、記１
ディレクタ１２に対し、データ全キャッシュ配慮１５中
に固定するように指令することができる。固定されたす
べてのトラック及びレコードについては、ディレクトリ
５８中に記憶されたキャッシュ固定リスト６０（便宜士
別＠に示されている）は、２つΩ記はディレクタ１２に
対し、キャッシュ記憶１５に記ｌされたどのデータが固
定さるべきかを指σくする。このキャッシュ固定リスト
６０Ｆｉ、第４図に関連して以下で詳述するように、一
致検査及び制御ステップ（第２図のステップ４３に相当
）で使用される。記はディレクタ１２の各々はそれ自体
のデバイス・アクセス・クリ−２３を有する。

ＤＡＳＤ　　ｉ４へのアクセスは所謂ストリング方式を
通して行なわれる。即ち、複数のＤＡＳＤ１４は参照番
号６５を付されたデバイス・コントローラ（ＤＣＡない
しＤＣＤ）を介して記はディレクタ１２へ挺続される。

記憶ディレクタ１２の各々ハ、チーシー・チェーン式デ
バイヌｍ［１３ｔ−ｆしてデバイス・コントローラ６５
へ接続される。これに代わって、公知の星形接続を使用
することもできる。第３図に図示された本発明の実施態
様の動作は、第４図の流れ図を参照すると−１明瞭に理
解することができる。

第４図のステップ７０において、プログラム化プロセッ
サ５１は記ｌアクセス要求を受信する。

この要求は、公知の技法ヲ使用して第３図のＡＣＥ　　
５２で解読及び評価される。ステップ７１において、プ
ログラム化プロセッサ５１のＤＡＣ５３は、キャッシュ
叩ｔ！１５又はＤＡＳＤ　　１４のどちらがアクセスさ
るべきかを決定するために、該当するフリップフロップ
２０の状態を調べる。

もしこのスリップフロップ２０がＣ状態にセ、ットされ
ているならば、プログラム１ヒプロセツサ５１はステッ
プ７２でブイレフ？　ＩＪ　５８　ｋ探索し、かくて受
信コマンドで要求されたトラック又はレコードがキャッ
シュ記憶１５に配慮されているか否かを決定す・る。キ
ャッシュ記憶又は池のメモリの内容を決定するためにブ
イレフ）　ＩＪを探索することは周知であるから、この
点については詳細な説明を省略する。ここで、成るコマ
ンド１ＤＡｓＤ１４への直接的な接続を必要とすること
に注意されたい。従って、このような周辺コマンド全検
出すると、ＡＣＥ　５２はアドレスされたＤＡＳＤ１４
に対するフリップ２０ツブ２０’ｉＤ状態へセットする
。たとえば、このような周辺コマンドには、ＤＡＳＤ　
　１４ｉ再修Ｅ　（ｒｅｃａｌｌｒａｔｅ　）するよう
なものがある。探索コマンド及び等ＩＤ探索コマンドは
、キャッシュ記憶１５についてディレクトリ７２内で遂
行することができる。Ｊ即ち、これらのコマンドはＤＡ
ＳＤ　　１４を含まずに仮想式に遂行される。本発明の
実施態様では、ディレクトリ５８はトラック中のレコー
ドを別々に識別せず、トラックのみを識別するにすぎな
いが、これは何らかの制限を意図するものではない。デ
ィレクトリ５８の探索を完了すると、プログラムｆヒプ
ロセッサ５１はステップ７３においてキャッシュ・ヒツ
トが生じたか否がを決定する。もしキャッシュ・ヒツト
が生じたならば、プログラムｆヒプロセッサ５１は経路
７５を介してステップ７４に至シ、そこで公知のデータ
転送技法を使用してキャッシュ記１！ｉ１５から使用ユ
ニット１ｏヘデータを転送する。この転送が完了すると
、プログラム「ヒプロセッサ５１は公知の技法を使用し
て次の周辺コマンドを受信するために経路８５全通して
復帰する。次いで、ステップ７０ＶＣおいて第２の記１
アクセス要求が受信され、かくてキャッシュ記ｔ！１５
’ｉアクセヌするために前述の動作が反復される。

ステップ７３においてキャッシュ・ミスが生ずる場合、
ステップ７６で該当するノリツブフロップ２０がＤ状態
ヘセットされる。この結果、使用ユニット１０は諸トラ
ックのシリンダにおいてＤＡＳＤ　　１４と直接的にデ
ータを転送し、そして任意のデータ転送のためにキャッ
シュ起用１５にスペースが割当てられているか否かに拘
わりなく、’ｌのコマンド・チェーンについてデータ転
送を継続する。・アドレスされたＤＡＳＤ　　１４に対
するフリップフロップ２０がＤ状態ヘセットされると、
その後に受信される任意のコマンドは経路７７を介して
ステップ７８に至り、−７＞−＜てＤ　Ａ　Ｓ　Ｉ）１
４をアクセスし且つｉ込みコマンドのためのアクセスを
記録する（読出しコマンドの記録は行なわれないが、こ
れは何らの制限をも巖図するものではない。）。データ
転送のためにＤＡＳＤ　　１４をアクセスした後、キャ
ッシュ置換市１　ｔｉｌｌのために最も長い間部用され
なかった連医化リストが周知の様式で更新される。アド
レスされたＤＡＳＤ１４について譬ｉΔまれるべきトラ
ック／レコードのアドレスは譬込みのたびにデバイス・
アクセス・タリー２３に記録されるが、これは後述する
事後チェーン／事後シリンダ動作のためである。ステッ
プ７８を実行することによってコマンド実行ステップ７
９において最終ステータｚを使用ユニット１０へ報告す
る。

この最終ステータスを記録した後、プログラム「ヒプロ
セッサ５１は第２図のステップ３８及び第４図の一連の
ブランチ動作８０で決定される如き動作変更が存在する
か否かを決定する。これらの検査を遂行することができ
るのは、使用・ユニット１０へ最終ステータスを送信す
るとき、又は次の周辺コマンドを受信してこのコマンド
を実行する前である、一連のブランチ動作８０のうち、
ステップ８１はチェーンの終り（ＥＯＣＨ）を検査する
ためのものであり、これは最終ステータス時間における
周知のサプレス・アウト信号の不在によってｓ出される
。ステップ８２はシリンダの終り（ＥＯＣＹＬ）、即ち
所与のシリンダにある１組のトラック全部（たとえば、
トラック１ないし１７）が予定のアドレス・スペースヲ
有するか否カｔ−検査するためのものである。ステップ
７８において所与のトラックに対するアクセスが完了し
た場合、アドレスの増分方向、１０ちトラック・アドレ
スの増大又は減少方向に依存して、次のトラックは隣接
シリンダ又は当該シリンダのどちらかにある。もしアク
セスすべき次のトラックが隣接シリンダ内に・あること
が予想されるならば、プログラム化プロセッサ５１はス
テップ８２においてシリンダの終りを指示する（変更は
ステップ３８で指示される）。ステップ８３は境界外（
ＯＯＢ）ｔ−１１’ｆするためのものである。現在のＤ
ＡＳＤシステムでは、使用ユニット１０からエクステン
ト定義コマンドを与えることは普通の事柄である。

エクステント定義コマンドはアドレス範囲を確立するこ
とによシ、許容されたアクセスの限界を定義する。従っ
て、もしプログラム「ヒプロセッサ５１がステップ７８
でこのようなコマンドを処理している間に処理中のアド
レスが定義されたエクステントの境界にあることを指示
するならば、境界外条件が生ずることＫなる。即ち、所
望される次のアクセスは先に定義されたエクステント外
にあり、従って動作変更が生ずるのである。ステップ８
４は、ステップ７０で解読された受信コマンドがデバイ
スに関係するコマンドであるか否かを検査するためのも
のである。この型のコマンドは、現在のＤＡＳＤで使用
されているような再修整コマンドを含む。

もしステップ８１ないし８４の全部がこのような変更を
指示しないならば、プログラム「ヒプロセッサ５１は次
の周辺コマンドを受信するために経路８５に沿って進行
する。もしステップ８１ないし８４について説明した前
記条件のうちいずれか１つの条件が満足されるならば、
プログラム「ヒプロセッサ５１は経路９０ｔ−ｑしてス
テップ９１１Ｃ至り、そこでフリップフロップ２０′ｆ
ｔｃ状態ヘリセツトする。次いで、ブロック９２中のス
テップ９３においてプログラム化プロセッサ５１はキャ
ッシュ固足リスト６０’ｌｉ走査し且つ該リスト中の各
エントリをデバイス・アクセス・タリー２３の内容と比
較する。これらの内容が一致する場合、即ちＤＡＳＤ１
４上の成るトラックが変更されており且つ該当するデー
タがキャッシュ記ｔＭ１５に固定されている場合、プロ
グラム「ヒプロセッサ５１はステップ９４においてこの
データをＤＡＳＤ１４からキャッシュ記は１５へ転送す
るように当該周辺システム金作動させる。一致及びデー
タの保全性のために、キャッシュ記憶１５が更新される
。ステップ９３において否定結果が得られる場合には、
ステップ９４が省略される。ステップ９５では、変更さ
れ且つキャッシュ記憶１５へ固定されていないＤＡＳＤ
　　１４上のトラックがキャッシュ記憶１５から移動（
デモート）される。ステップ９６において、プログラム
化プロセッサ５１は図示されていない順次ビット（ＳＥ
Ｑ）ＴｈｉＡべることにより、先の記は要求が順次デー
タであるものとして使用ユニット１０によって指示され
たか否かを決定する。即ち、使用ユニット１０は順次処
理が生ずるようにこのデータをバッチ・モードで使用す
るのに対し、相互作用モニドではデータに対する区分デ
ータ・セット又はランダム・アクセスが生ずる。もしこ
のデータが順次データでなければ、プログラム「ヒプロ
セッサ５１は経路８５全通して進行する。もしこれが順
次データであれば、プログラム「ヒプロセッサ５１はス
テップ９７に至り、かくてＤＡＳＤ　　１４でアクセス
され′ｆｃ最終トラックの全内容をキャッシュ記［１５
へ移動（プロモート）する。これは読出し動作について
生ずる。簡潔のため、順次ビットは図示されていないが
、これはアドレスされたＤＡＳＤ１４の各々に対応する
ピットとしてプログラム化プロセッサ５１の劃−記ｌに
設けることができる。

前述の動作において、ＤＡＳＤ　　１４’ｉアクセスす
ることは使用ユニット１０からＤＡＳＤ　　１４へ可及
的に速かにデータを記録すること全保証Ｌ、ＫってＤＡ
ＳＤ　　１４のオリエンテーションが確立されたとき及
びキャッシュ記１１５でスペースを割当てることが必要
とされるときは、キャッジ”記ｔｉｔ　１５ヘデータを
転送し且つキャッシュ記［１５からＤＡＳＤ　　１４ヘ
データを転送することを回避することができる。本発明
を実施した結果によれば、データの保全性が維持され且
つ周辺システムの性能艇改善されたことが明らかとなつ
た。

【図面の簡単な説明】

第１図は本発明に従ったキャッシュ記ｌ付き周辺システ
ムを示すブロック図、第２図は第１図の周辺システ、ム
における本発明の動作を示す流れ図、第３図は本発明に
従った他の形態のキャッシュ記憶付き周辺システムを示
すブロック図、第４図は第２図の周辺システムにおケル
本発明の動作を示す流れ図である。 １０・・・・使用ユニット、１２・・・・配慮ディレク
タ、１４・・・・直接アクセス記ｌ装置（ＤＡＳＤ）、
１５・・・・キャッシュ記は、２０・・・・フラグ・フ
リップフロップ、２３・・・・デパイヌΦアクセス・タ
リー。 出　願人　インターナショナル・ビジネス・マシーンズ
・コ１ｆレージタン代理人　弁理士　　頓　　　宮　　
　孝　　　−（外１名） 第１頁の続き ０発　明　者　ケネス・パトリック・ノーランアメリカ
合衆国コロラド州ボル ダ−・パイン・ストリート１０４ 番地

Claims (1)

【特許請求の範囲】
1. 複数の周・辺デバイスと、該周辺デバイスによって共有
   されるように接続されたランダム・アクセス式バッファ
   記宜と、前記周辺デバイスに関連するデータが前記バッ
   ファ記憶においてスペースを割当てられているか否かを
   指示するためのディレクトリ手段とを備え、所与の前記
   周辺デバイスと外部手段との間のデータ転送を開始する
   に際し、まず前記ディレクトリ手段を調べることにより
   当該データ転送に関係するスペースが前閲バッファ記ｌ
   において割当てられているか否かを決定し、該スペース
   が割当てられている場合にＯｉ前前記バッファ層１前記
   外部手段との間で当該データ転送を遂行し、前記スペー
   スが割当てられていない場合には前記バッファ記１をバ
   イパスして前記所与の周辺デバイスとデータを直接的に
   転送するとともに、その後は前記ディレクトリ手段を調
   べることなく前記所与の周辺デバイスとＭｉＪ記外部手
   段との間で一連のデータ信号を転送するようにしたこと
   を特徴とする、バッファ記は付き周辺システム。