JPS5877011A - 磁気記録再生回路 - Google Patents
磁気記録再生回路Info
- Publication number
- JPS5877011A JPS5877011A JP17373081A JP17373081A JPS5877011A JP S5877011 A JPS5877011 A JP S5877011A JP 17373081 A JP17373081 A JP 17373081A JP 17373081 A JP17373081 A JP 17373081A JP S5877011 A JPS5877011 A JP S5877011A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- level
- detector
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は、磁気ディスク装置や磁気テープ装置などの磁
気記録装置の再生方式に関するものである。
気記録装置の再生方式に関するものである。
（２）従来技術と問題点
磁気記録再生装置は、１リアンプ、自動利得制御回路（
以下、ＡＧＣという）、フィルタおよびＡ−Ｄ変換器な
どを有してお９．、Ａ−Ｄ変換器はレベル検出器、微分
零交差検出器およびレベル検出器の出力と微分零交差検
出器の出力とを合成する合成９回路＼から構成されてい
る。ＡＧＣは、その出方を基準電圧と比較し、両者の差
に基づいて利得を調整するものであり、レベル検出器は
ヘッド再生波形を基準電圧に応じてスライスするもので
ある。
以下、ＡＧＣという）、フィルタおよびＡ−Ｄ変換器な
どを有してお９．、Ａ−Ｄ変換器はレベル検出器、微分
零交差検出器およびレベル検出器の出力と微分零交差検
出器の出力とを合成する合成９回路＼から構成されてい
る。ＡＧＣは、その出方を基準電圧と比較し、両者の差
に基づいて利得を調整するものであり、レベル検出器は
ヘッド再生波形を基準電圧に応じてスライスするもので
ある。
従来技術においては、ＡＧＣの基準電圧は成る電源電圧
を分圧して作成されており、レベル検出器の基準電圧は
他の電源電圧を分圧して作成するか若しくはダイオード
の端子電圧などで作成しているため、ＡＧＣの基準電圧
を作成するための電源電圧が変動した場合やレベル検出
器の基準電圧を作成するための電源電圧か変動した場合
には、レベル検出器でスライスするヘッド再生波形の比
率が変化してしまうという欠点があった。
を分圧して作成されており、レベル検出器の基準電圧は
他の電源電圧を分圧して作成するか若しくはダイオード
の端子電圧などで作成しているため、ＡＧＣの基準電圧
を作成するための電源電圧が変動した場合やレベル検出
器の基準電圧を作成するための電源電圧か変動した場合
には、レベル検出器でスライスするヘッド再生波形の比
率が変化してしまうという欠点があった。
（３）発明の目的。
本発明は、上記の欠点を除去するものであって。
電源電圧が変動して屯、レベル検出器でスライスされる
ヘッド再生波形の比率を常に一定に出来るようにした磁
気記録再生方式を提供することを目的としている。
ヘッド再生波形の比率を常に一定に出来るようにした磁
気記録再生方式を提供することを目的としている。
（荀 発明の構成
そしてそのため、本発明の磁気記録再生方式は。
読出しヘッドと、訳読出しヘッドから得られるヘッド再
生信号が入力されると共に電源電圧を分圧した電圧が基
準電圧とされ出力レベルが轟該基準電圧によって定まる
自動利得制御回路と、該自動利得制御回路の出力から得
られるアナ四グ信号液形Ｑ）ピーク点を基準としてそれ
より設定メツ。イス・レベル値だけ上記アナログ信号波
形の変化した時点を有意点とする矩形波信号を出力する
レベル成し該基準電圧を設定スライス・レベル値として
上記レベル検出器に供給するスライ“スφレベル作成回
路とを備えることを特徴とするものである。
生信号が入力されると共に電源電圧を分圧した電圧が基
準電圧とされ出力レベルが轟該基準電圧によって定まる
自動利得制御回路と、該自動利得制御回路の出力から得
られるアナ四グ信号液形Ｑ）ピーク点を基準としてそれ
より設定メツ。イス・レベル値だけ上記アナログ信号波
形の変化した時点を有意点とする矩形波信号を出力する
レベル成し該基準電圧を設定スライス・レベル値として
上記レベル検出器に供給するスライ“スφレベル作成回
路とを備えることを特徴とするものである。
（５）発明の実施例
７ 以下、本発明の実施例を図面を参照しつつ説明する
。
。
落五図は本発明が適用される磁気記録再方式の概要を示
す図、第２図は本発明の実施例におけるムＧＣとムーＤ
変換器とを含む部分の概要を示す図、第３図は本発明で
用いられるＡＧＯの１例を示す図、謔４図は本発明の実
施例におけるレベル検出器とスライス・レベル作成回路
とを含む部分を示す図、第５図はその動作を示すタイム
チャート、１ｓ６図は本発明で用いられるレベル検出器
の１例な示す図、第７図はその動作を説明するための波
形図である。
す図、第２図は本発明の実施例におけるムＧＣとムーＤ
変換器とを含む部分の概要を示す図、第３図は本発明で
用いられるＡＧＯの１例を示す図、謔４図は本発明の実
施例におけるレベル検出器とスライス・レベル作成回路
とを含む部分を示す図、第５図はその動作を示すタイム
チャート、１ｓ６図は本発明で用いられるレベル検出器
の１例な示す図、第７図はその動作を説明するための波
形図である。
図において、１はプリアンプ、２はＡＧＣ，３はフィル
タ、４はム一り変換器、５はレベル検出器、６はスライ
ス・レベル作成回路、７は微分零交差検出器、８は信号
合成ａ９は利得制御増幅器（以下、ＯＣＡという）、１
０ないし１３は比較器、１４はバッファ増幅器、１５は
ＲＳフリップ噛７四ツブ、１６は演算増幅器、１７と１
８はビーク・ホールド回路、１９と２０はレベル・シフ
ト回路、２１と２２は比較器、ＲＨは読出しヘッド、Ｘ
ｌとＩ３はチャージ・ポンプ、Ｃ１７ｊいしＣＩはコン
デンサ、Ｓｌないし８？はスイッチ、 Ｒ１ないしＲ１
４は抵抗をそれぞれ示し【いる。
タ、４はム一り変換器、５はレベル検出器、６はスライ
ス・レベル作成回路、７は微分零交差検出器、８は信号
合成ａ９は利得制御増幅器（以下、ＯＣＡという）、１
０ないし１３は比較器、１４はバッファ増幅器、１５は
ＲＳフリップ噛７四ツブ、１６は演算増幅器、１７と１
８はビーク・ホールド回路、１９と２０はレベル・シフ
ト回路、２１と２２は比較器、ＲＨは読出しヘッド、Ｘ
ｌとＩ３はチャージ・ポンプ、Ｃ１７ｊいしＣＩはコン
デンサ、Ｓｌないし８？はスイッチ、 Ｒ１ないしＲ１
４は抵抗をそれぞれ示し【いる。
−第１図に示すよ５に、読出しヘッドＲＨからのアナロ
グ信号はプリア／プ１．ＡＧＣ２およびフィルタ３を経
由してＡ−Ｄ変換器４和入力され。
グ信号はプリア／プ１．ＡＧＣ２およびフィルタ３を経
由してＡ−Ｄ変換器４和入力され。
このＡ−Ｄ変換器４によって、ヘッド再生波形はディジ
タル信号に変換される。Ａ−Ｄ変換器４は、第２図に示
すよう和、レベル検出器５、スライス・レベル作成回路
６、微分零交差検出器７および信号合成器８から構成さ
れている。なお、第２図においてフィルタ３は省略され
ている。ムＧ（１およびスライス・レベル作成回路６に
対しては共通の電源電圧ｖ１が供給されている。ＡＧＣ
２は。
タル信号に変換される。Ａ−Ｄ変換器４は、第２図に示
すよう和、レベル検出器５、スライス・レベル作成回路
６、微分零交差検出器７および信号合成器８から構成さ
れている。なお、第２図においてフィルタ３は省略され
ている。ムＧ（１およびスライス・レベル作成回路６に
対しては共通の電源電圧ｖ１が供給されている。ＡＧＣ
２は。
この電源電圧ＶＩ Ｋ基づいて基準電圧を作放し、この
基準電圧にしたがって利得を調整する。スライス・レベ
ル作成回路６は、電源電圧■ＩＫしたがってレベル検出
器５に対するスライス・レベル設定電圧を作成し、作成
したスライス・レベル設定値をレベル検出器５に供給す
る。レベル検出器５は。
基準電圧にしたがって利得を調整する。スライス・レベ
ル作成回路６は、電源電圧■ＩＫしたがってレベル検出
器５に対するスライス・レベル設定電圧を作成し、作成
したスライス・レベル設定値をレベル検出器５に供給す
る。レベル検出器５は。
スライス・レベル設定値に従ってＡＧＣ２の出力をスラ
イスレ、データ窓信号を出力する。微分零交差検出器７
は、ＡＧＣ２の出力の零交差点を検出し、零交差点を示
イパルス信号を作成し、このパルス信号を所定時間だけ
遅延させて出力する。
イスレ、データ窓信号を出力する。微分零交差検出器７
は、ＡＧＣ２の出力の零交差点を検出し、零交差点を示
イパルス信号を作成し、このパルス信号を所定時間だけ
遅延させて出力する。
信号合成器８は、レペ検出器５の出力するデータ窓信号
と微分零交差検出器７の出力する信号との論理積をとり
、この結果を出力するものである。
と微分零交差検出器７の出力する信号との論理積をとり
、この結果を出力するものである。
第３図は自動利得制御回路２０１例を示すものである。
自動利得制御回路２は、ＯＣＡ９．比較器１０ないし１
３、バッフ丁増幅器１４．切替スイツ゛チ８１と８２、
チャージ−ポンプＸｉとＩ３、コンデンサＣＩおよび抵
抗Ｒ１ないしＲ３をもつ分圧器などから構成されている
。利得制御増幅＠９は制両信号の大きさに応じてその利
得が変化するものである。バッファ増幅器１４は、コン
デンサＣＩの電圧を増幅するものであり、この増幅出力
は制御信号としてＧＣＡ９に供給される。切替スイッチ
８ｍは比較器１０又を丁１１が論理ｒｌＪ！号を重力し
た時に閉じる。切替スイッチＳ２は、比較器１２又は１
３が論理「１」信号を出力し、た時に閉じる。
３、バッフ丁増幅器１４．切替スイツ゛チ８１と８２、
チャージ−ポンプＸｉとＩ３、コンデンサＣＩおよび抵
抗Ｒ１ないしＲ３をもつ分圧器などから構成されている
。利得制御増幅＠９は制両信号の大きさに応じてその利
得が変化するものである。バッファ増幅器１４は、コン
デンサＣＩの電圧を増幅するものであり、この増幅出力
は制御信号としてＧＣＡ９に供給される。切替スイッチ
８ｍは比較器１０又を丁１１が論理ｒｌＪ！号を重力し
た時に閉じる。切替スイッチＳ２は、比較器１２又は１
３が論理「１」信号を出力し、た時に閉じる。
切替スイッチＳｌが閉じると、チャージ・ボン７１１の
出力する電流でコンデンサＣ１がチャージされ、切替ス
イッチＳ２が閉じると、チャージ・ポンプＩ２の出力す
る電流でコンデンサＣ１がディスチャージされる。チャ
ージ・ポンプ１１の流す電流は、チャージ・ボン７Ｉ２
の流す電流に比べて著しく大きい。
出力する電流でコンデンサＣ１がチャージされ、切替ス
イッチＳ２が閉じると、チャージ・ポンプＩ２の出力す
る電流でコンデンサＣ１がディスチャージされる。チャ
ージ・ポンプ１１の流す電流は、チャージ・ボン７Ｉ２
の流す電流に比べて著しく大きい。
比較器１０と１２の正側入力端子はＧＣＡ９の下側出力
に接続され、比較器１１と１３の正側入力端子はＯＣＡ
’９の上側出力に接続されている。また、比較器１０
と１１の負側入力端子は抵抗Ｒ１とＲ罐合点に接続され
、比較器１２と１３の負側入力端子は抵抗Ｒ２とＲ３の
接合点に接続されている。
に接続され、比較器１１と１３の正側入力端子はＯＣＡ
’９の上側出力に接続されている。また、比較器１０
と１１の負側入力端子は抵抗Ｒ１とＲ罐合点に接続され
、比較器１２と１３の負側入力端子は抵抗Ｒ２とＲ３の
接合点に接続されている。
各比較器ｉｏ、 １ｉ、１２．１３は、正側入力端予
め電圧が負側入力端子゛の電圧より大きい時に論理「１
」信号を出力する。抵抗Ｒ１とＲ２の接合点の電圧なＶ
ｌとし、抵抗Ｒ２とＲ３の接合点電圧をｖ２とするとき
、 Ｖ２＞Ｖ３ とされる。抵抗Ｒ１，Ｒ２お工びＲ３をもつ分圧器には
電源電圧ｖ１が印加されている。第３図のＡＧＣを用い
ることによりｓ Ｖ２の２倍のＰｅａｋ ｔｏ Ｐｅａ
ｋレベルをもつアナログ波形が出力端子のそれぞれに逆
位相（差動）で得られる。
め電圧が負側入力端子゛の電圧より大きい時に論理「１
」信号を出力する。抵抗Ｒ１とＲ２の接合点の電圧なＶ
ｌとし、抵抗Ｒ２とＲ３の接合点電圧をｖ２とするとき
、 Ｖ２＞Ｖ３ とされる。抵抗Ｒ１，Ｒ２お工びＲ３をもつ分圧器には
電源電圧ｖ１が印加されている。第３図のＡＧＣを用い
ることによりｓ Ｖ２の２倍のＰｅａｋ ｔｏ Ｐｅａ
ｋレベルをもつアナログ波形が出力端子のそれぞれに逆
位相（差動）で得られる。
第４図は、レベル検出器とスライス・レベル作成回路と
を含む部分を示す図である。スライス・レベル作成回路
６は、抵抗Ｒ４ないしＲＩＧ、演算増幅器１６およびス
イッチＳ３ないしＳ５で構成されている。演算増幅器１
６の出力ｖ４は、 Ｖ４＝−ＫＶＩ となる。たソし、Ｋは正数であり、この大きさは、スイ
ッチＳ３ないしＳ５を選択的に閉じることによって変化
させることが出来る。レベル検出器５は、レベル検出回
路５′とＲＳフリップ・フロップＸＩから構成されてい
る。レベル検出回路５′は、第６図に示すようにピーク
・ホールド回路１７と１８、レベル・シフト回路１９と
２０．比較器２１と２２、＝ンデンサＣ冨ないしＣ暴、
切替スイッチＳ＠とＳ７および抵抗Ｒ１とＲ１１などか
ら構成されている。ピーク・ホールド回［１７は内部に
ピーク値を保持する保持コンデンサを有しており、切換
スイッチＳ６か閉じると、保持コンデンサの電荷は放電
される。ピーク・ホールド回路五８も同様な構成を有し
ており、切換スイッチＢｙが閉じるととその内部の保持
コンデンサの電荷が放電される。切換スイッチＳ・はＲ
Ｓフリップ・）鴛ツブ１５のＱ出力が論理ｒｌＪとなる
時に、閉となり、切換スイッチ８丁が閉じる時に開（、
切換スイッチ８１は、Ｒ８フリップ、°フロップ１５ｆ
）Ｑ出力が論理「１」になった時に閉となり、切換スイ
ッチ８・が閉じる時に開となる。各レベル・シフト回路
１９．２０は、−■畠だけ電圧レベルをシフトするもの
である。各比較器２１，２２は、正側入力端子の電圧が
負側入力端子の電圧より大きいときに、論理「１」信号
を出力する。比較器１−７．１８やＲ８７リツプ・７Ｅ
１ツブ１ｓは、高速応答性の優れたＣＭＬ （Ｃｕｒｒ
＠ｎｔ Ｍｏｄｅ Ｌｏｇｉｄ回路で作成されており、
こおり、基準電圧ｖ４も負となっている。端子τＩＫ印
加された信号電圧はレベル・シフト回路１９および基準
電圧ｖ４によりてＶ４−Ｖｉだけレベル・シフトされて
ピーク・ホールド回路１７に久方され、ピーク・ホール
ド回路１７の出力は比較器２１の負側入力端子に供給さ
れ、比較器２１の正側入力端子虻は端子Ｔ１の信号電圧
を−Ｖｍだけシフトされるものが供給される。端子Ｔ２
の側も端子Ｔｌの側と同様な構成を有している。纂７図
は第６図の装置の動作を説明するための波形図であり、
同図において、■は比較器２１の負側入力端子の電圧波
形、■は比較器２１の正側入力端子の電圧波形、Ｖ４
／は基準電圧ｖ４の結対値を示している。電圧波形■が
電圧波形■以下となった時に比較器２１が論理「１」信
号を出力し、これによりＲＳフリップ・７四ツブ１５が
セットされる。
を含む部分を示す図である。スライス・レベル作成回路
６は、抵抗Ｒ４ないしＲＩＧ、演算増幅器１６およびス
イッチＳ３ないしＳ５で構成されている。演算増幅器１
６の出力ｖ４は、 Ｖ４＝−ＫＶＩ となる。たソし、Ｋは正数であり、この大きさは、スイ
ッチＳ３ないしＳ５を選択的に閉じることによって変化
させることが出来る。レベル検出器５は、レベル検出回
路５′とＲＳフリップ・フロップＸＩから構成されてい
る。レベル検出回路５′は、第６図に示すようにピーク
・ホールド回路１７と１８、レベル・シフト回路１９と
２０．比較器２１と２２、＝ンデンサＣ冨ないしＣ暴、
切替スイッチＳ＠とＳ７および抵抗Ｒ１とＲ１１などか
ら構成されている。ピーク・ホールド回［１７は内部に
ピーク値を保持する保持コンデンサを有しており、切換
スイッチＳ６か閉じると、保持コンデンサの電荷は放電
される。ピーク・ホールド回路五８も同様な構成を有し
ており、切換スイッチＢｙが閉じるととその内部の保持
コンデンサの電荷が放電される。切換スイッチＳ・はＲ
Ｓフリップ・）鴛ツブ１５のＱ出力が論理ｒｌＪとなる
時に、閉となり、切換スイッチ８丁が閉じる時に開（、
切換スイッチ８１は、Ｒ８フリップ、°フロップ１５ｆ
）Ｑ出力が論理「１」になった時に閉となり、切換スイ
ッチ８・が閉じる時に開となる。各レベル・シフト回路
１９．２０は、−■畠だけ電圧レベルをシフトするもの
である。各比較器２１，２２は、正側入力端子の電圧が
負側入力端子の電圧より大きいときに、論理「１」信号
を出力する。比較器１−７．１８やＲ８７リツプ・７Ｅ
１ツブ１ｓは、高速応答性の優れたＣＭＬ （Ｃｕｒｒ
＠ｎｔ Ｍｏｄｅ Ｌｏｇｉｄ回路で作成されており、
こおり、基準電圧ｖ４も負となっている。端子τＩＫ印
加された信号電圧はレベル・シフト回路１９および基準
電圧ｖ４によりてＶ４−Ｖｉだけレベル・シフトされて
ピーク・ホールド回路１７に久方され、ピーク・ホール
ド回路１７の出力は比較器２１の負側入力端子に供給さ
れ、比較器２１の正側入力端子虻は端子Ｔ１の信号電圧
を−Ｖｍだけシフトされるものが供給される。端子Ｔ２
の側も端子Ｔｌの側と同様な構成を有している。纂７図
は第６図の装置の動作を説明するための波形図であり、
同図において、■は比較器２１の負側入力端子の電圧波
形、■は比較器２１の正側入力端子の電圧波形、Ｖ４
／は基準電圧ｖ４の結対値を示している。電圧波形■が
電圧波形■以下となった時に比較器２１が論理「１」信
号を出力し、これによりＲＳフリップ・７四ツブ１５が
セットされる。
第５図は第４図の装置の動作を説明するタイムチャート
である。第５図（至）は端子Ｔ１の信号電圧波形を示し
ており、点線は電源電圧ｖ１が高くなりたときの波形で
ある。第５図同は端子ＴＩの信号波形を示している。な
お、ｖｓは端子Ｔ１の信号波形のピーク値を示している
。第５図から判るように。
である。第５図（至）は端子Ｔ１の信号電圧波形を示し
ており、点線は電源電圧ｖ１が高くなりたときの波形で
ある。第５図同は端子ＴＩの信号波形を示している。な
お、ｖｓは端子Ｔ１の信号波形のピーク値を示している
。第５図から判るように。
電源電圧ｖ１が高（なると、端子、Ｔ１の信号電圧も太
き（なるが、基準電圧ｖ４も大きくなるので、電源電圧
か変動してもｖ４□Ｉは常Ｋｒ一定となり、この結果、
端子Ｔ３から出力されるデータ窓信号の波形は電源電圧
の変動に影響されない。
き（なるが、基準電圧ｖ４も大きくなるので、電源電圧
か変動してもｖ４□Ｉは常Ｋｒ一定となり、この結果、
端子Ｔ３から出力されるデータ窓信号の波形は電源電圧
の変動に影響されない。
（６］ 発明の効果。
以上の説明から明らかなよう和、零発Ｉｊ１＃ｃよれば
、電源電圧の変動に影響されない安価な磁気記録再生方
式を提供することが出来る。
、電源電圧の変動に影響されない安価な磁気記録再生方
式を提供することが出来る。
【図面の簡単な説明】
第１図は本発明が適用される磁気記銀再方式の概要を示
゛す図、第２図は本発明の実施例におけるＡＧＣとＡ−
Ｄ変換器とを含む部分の概要を示す図、第３図は本発明
で用いられるＡＧＣｆ３１例を−示す図、第４図は本発
明の実施例におけるレベル検出器とスライス・レベル作
成回路とを含む部分を示す図、第５図はその動作を足下
タイムチャート、第６図は本発明で用いられるレベル検
出器の１例を示す図、第７図はその動作を説明するため
の波形図である。 ｌ・・・プリアンプ、２・・・ＡＧＣ，３・・・フィル
タ、４・・・Ａ−Ｄ変換器、５・・・レベル検出器、６
・・・スライス・レベル作成回路、７・・・微分零交差
検出器、８・・・信号合成器、９・・・利得制御増幅器
、１０ないし１３・・・比較器、１４・・・バッファ増
幅器、１５・・・ＲＳフリップｅフ四ツブ、１６…演算
増幅器、１テとＩ ＩＩ−・・ピーク・ホールド回路、
１９と２０・・・レベル・シフト回路、２１と２２−・
・比較器、ＲＨ，−・・読出しヘッド、 Ｉｔと１ｍ・
・・チャージ働ポンプ、Ｃ１ないしＣ５・・・＝ンデン
サ、Ｓ工な片１図 才５図
゛す図、第２図は本発明の実施例におけるＡＧＣとＡ−
Ｄ変換器とを含む部分の概要を示す図、第３図は本発明
で用いられるＡＧＣｆ３１例を−示す図、第４図は本発
明の実施例におけるレベル検出器とスライス・レベル作
成回路とを含む部分を示す図、第５図はその動作を足下
タイムチャート、第６図は本発明で用いられるレベル検
出器の１例を示す図、第７図はその動作を説明するため
の波形図である。 ｌ・・・プリアンプ、２・・・ＡＧＣ，３・・・フィル
タ、４・・・Ａ−Ｄ変換器、５・・・レベル検出器、６
・・・スライス・レベル作成回路、７・・・微分零交差
検出器、８・・・信号合成器、９・・・利得制御増幅器
、１０ないし１３・・・比較器、１４・・・バッファ増
幅器、１５・・・ＲＳフリップｅフ四ツブ、１６…演算
増幅器、１テとＩ ＩＩ−・・ピーク・ホールド回路、
１９と２０・・・レベル・シフト回路、２１と２２−・
・比較器、ＲＨ，−・・読出しヘッド、 Ｉｔと１ｍ・
・・チャージ働ポンプ、Ｃ１ないしＣ５・・・＝ンデン
サ、Ｓ工な片１図 才５図
Claims (2)
- （１） 読出しヘッドと、該読出しヘッドから得られ
るヘッド再生信号が入力されると共に電源電圧を分圧し
た電圧が基準電圧とされ出力レベルが当該基準電圧によ
って定まる自動利得制御回路と、該自動利得制御回路の
、出力から得られるアナログ信号波形のピーク点を基準
としてそれより設足スライス・レベル値だけ上記アナロ
グ信号波形が変化した時点を有意点とする矩形波信号を
出力するレベル検出器と、上記電源電圧に比例した基準
電圧を作成し該基準電圧を設定スライス・レベル値とし
て上記レベル検出器に供給するスライス・レベル作成回
路とを備えることを特徴とする磁気記録再生方式。 - （２） 上記スライス・レベル作成回路は、上記電源
電圧を反転するための演算増幅器を備えてなることを特
徴とする特許請求の範囲第（１）項記載の磁気記録再生
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17373081A JPS5877011A (ja) | 1981-10-31 | 1981-10-31 | 磁気記録再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17373081A JPS5877011A (ja) | 1981-10-31 | 1981-10-31 | 磁気記録再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5877011A true JPS5877011A (ja) | 1983-05-10 |
| JPH024069B2 JPH024069B2 (ja) | 1990-01-25 |
Family
ID=15966069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17373081A Granted JPS5877011A (ja) | 1981-10-31 | 1981-10-31 | 磁気記録再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5877011A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654120A (en) * | 1979-10-11 | 1981-05-14 | Nec Corp | Amplitude discriminating circuit for magnetic recorder |
-
1981
- 1981-10-31 JP JP17373081A patent/JPS5877011A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5654120A (en) * | 1979-10-11 | 1981-05-14 | Nec Corp | Amplitude discriminating circuit for magnetic recorder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH024069B2 (ja) | 1990-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4956720A (en) | Jitter control circuit having signal delay device using CMOS supply voltage control | |
| US4626788A (en) | Circuit for reconstructing noise-affected signals | |
| US4322811A (en) | Clamping circuit for an adaptive filter | |
| US4531095A (en) | Impulse noise reduction by linear interpolation having immunity to white noise | |
| US3688211A (en) | Phase detector for oscillator synchronization | |
| US5222002A (en) | Semiconductor integrated circuit which performs phase synchronization | |
| JPS58151106A (ja) | フエ−ダ回路 | |
| JPH024069B2 (ja) | ||
| US3946253A (en) | Pulse train generator | |
| JPH0355050B2 (ja) | ||
| JPS63296471A (ja) | 同期信号発生回路 | |
| JPS5933921A (ja) | 移相回路 | |
| JPH0317250B2 (ja) | ||
| JPH0683014B2 (ja) | 積分回路 | |
| JP3819111B2 (ja) | 合成比可変回路 | |
| FR2655218A1 (fr) | Circuit retardateur a retard reglable. | |
| JPS61188781A (ja) | デイジタル磁気記録再生装置 | |
| JPS6087574A (ja) | クランプ回路 | |
| KR930703677A (ko) | 삼진신호로부터 이진신호를 만들기 위한 회로 | |
| JPS61255119A (ja) | 光受信器 | |
| JPH07336228A (ja) | チャージポンプ型ｄ／ａコンバータ | |
| JPS583102A (ja) | 再生信号の時間軸補正装置 | |
| JPH0831798B2 (ja) | Ｄ／ａ変換器 | |
| JPH05291905A (ja) | 位相検波回路 | |
| JPH0473237B2 (ja) |