JPS5879500A

JPS5879500A - ステツプモ−タ駆動制御方式

Info

Publication number: JPS5879500A
Application number: JP17723081A
Authority: JP
Inventors: Shinichi Umehara; 梅原　伸一
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1981-11-06
Filing date: 1981-11-06
Publication date: 1983-05-13
Also published as: JPH0315439B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はアナログ式電子時計等に使用されるステップモ
ータの駆動制御方式に関する。

ステップモータを使用して指針を駆動するアナログ式電
子時計においては、時計として要求される正確性から、
一定の周期で一定のｐ４ルス幅を持つモータ駆動用信号
を正確に作る必要があった。このため、例えばアナログ
時計付デジタルクロック等、アナログ時計を小型電子機
器に組込む場合でも、アナログ時計のステップモータを
駆動するための１？ルス発生回路を他の回路とは別に独
立して設けなければならず、コストが高くなると共に小
型化が難しいという問題があった。

本発明は上記の点に鑑みてなされたもので、アナログ時
計を小型電子式計算機に組込み、独立したステップモー
タ駆動回路を設けることなく、ステップモータを正確に
駆動でき、コストの低下を計シ得るステップモータ駆動
制御方式を提供することを目的とする。

以下図面を参照して本発明の一実施例を説明する。第１
図は外観正面図を示すもので、１はキー人力部である。

このキー人力部１には、テンキー、ファンクションキー
と共に、演算モードＣ１時刻セットモードＳ１時刻表示
モートＴを切換えるモー−スイッチ２及び時刻修正用ス
イッチ３＆ｓ３ｂが設けられている。上記時刻修正用ス
イッチ３１は、時刻を１分進ませるためのものであね、
スイッチ３ｂは時刻を１分遅らせるだめのものである。

また、４はアナログ時刻表示部、５はデジタル表示部で
ある。このデジタル表示部５は、モード指定により演算
用データあるいは時刻データを表示する。

次に第２図によシ内部回路の構成について説明する。第
２図において１ノは計時用基準信号を発生する／’Ｐル
ス発振器で、その出力パルスは分周回路１２によシ例え
ば１秒周期の信号に分周されてＲＯＭ　（リード・オン
リ・メモリ）アドレス部１３へ送られる。このＲＯＭア
ドレス部１３は、入力データに従ってＲＯＭ　１４のア
ドレスを指定する。ＲＯＭ　１４には、各種マイクロプ
ログラムが記憶されており、ＲＯＭアドレス部１３のア
ドレス指定により出力ラインａからＲＡＭ　（ランダム
・アクセス・メモリ）１５に対するアドレスデータＡＤ
、出カラインｂから数値コードＣＯ１出カラインＣから
インストラクションＩＮ、出カラインｄから自己の次ア
ドレスＮＡを出力する。この次アドレスＮＡは上記ＲＯ
ＭアＰアラレ１３へ入力される。また、ＲＯＭ　１４の
出力ラインｂから出力される数値コードＣＯは演算回路
１６の入力端子すへ入力され、出力ラインＣかも出力さ
れるインストラクションＩＮＳはインストラクションデ
コーダ１７へ入力される。

このインストラクションデコーダ１７は、入力されるイ
ンストラクションＩＮＳ　ラブコードし、ＲＡＭ　Ｊ　
５に読出し／書込み命令没傳を与えると共に演算回路１
６に加減算指令を与える。しかして、上記ＲＡＭ　１５
には、第３図に示すようＫ例えばｘ、ｙ、ｚの演算用レ
ジスタ、計数用のＣレジスタ、現在時刻計時用のＴレジ
スタ等各種レジスタが構成される。そして、ＲＡＭ　１
５から読出されるデータは、演算回路１６の入力端子ａ
に入力される。また、この入力端子ａには、キー人力部
１からの入力データが与えられる。

そして、演算回路１６の演算出力はＲＡＭ　１５に送ら
れて記憶されると共にデコーダ１８へ入力される。また
、演算回路１６はその演算結果に対する判断回路を内部
に備えておシ、データの有無、キャリー信号の有無等を
判断してその判断結果をＲＯＭアドレス部１３へ入力す
る。上記デコーダ１８は例えば「０」〜「１０」の入力
データに対するデコードを行なうもので、そのデコード
出力はアンド回路１９ｏ〜１９１ｏに入力される。これ
らのアンド回路１９１．〜１９１ｏは、インストラクシ
ョンデコーダ１２からの制御信号ＧＣによってｒ−）制
御される。そして、アンド回路１９０〜１９．０出力は
、バッファ２゜を介してキー人力部１ヘサンデリング信
号として入力される。また、アンド回路１９７〜１９．
０の出力は、バッファ２１を介してステップモータ駆動
回路２２へ送られ、このステップモータ駆動回路２２に
よってアナログ時計用ステップモータ部２３が駆動され
る。このステップモータ部２３は、例えば６０極１相励
磁式のもので、アナログ時刻表示部４０指針４ｍ　、４
ｂを駆動する。

次に上記実施例の動作について＠４図のフローチャート
に従って説明する。箪４図はキーサンプリング及び計時
処理のフローを示すもので、まず、ステップＳＩＫ示す
ようにＲＡＭ　１５におけるＸレジスタのＸ０桁の内容
が「０」であるが否かを判断する。上記Ｘレジスタは置
数用レジスタで、Ｘ１〜Ｘ１５桁に１ｉｔ数データを記
憶すると共にＸｏ桁に置数７ラグを記憶するようになっ
ている。この置数７ラグは、置数操作が行なわれた時に
Ｘ・桁に書込まれるもので、上記ステラｆＳ１によって
置数操作が行なわれたが否かの判ｗｆｒが行なわれる。

ステップＳＩにおいてＸ・桁の内容が「０」でないと判
断されるとステップＳ！に示す演算フローを通ってステ
ップｓＩＫ戻る。上記演算フローを通ることによってＸ
。

桁の内容つまυ置数７ラグがクリアされる。そして、ス
テラｆ８．でＸ、桁の内容がｒＯＪであると判断される
と、ステップＳｓに進み、■１５におけるＣレジスタの
００桁に「＋１コする。その後ステップＳ４において０
０桁の内容が「７」に達したか否かを判断し、「７」に
達していればステップＳ、でＣＯ桁の内容をクリアして
ステップＳ６へ進み、「７」未満であればそのままステ
ップＳ・へ進む。ステップＳ、では、００桁の内容をＲ
ＡＭ　１５から演算回路Ｊ６へ読出し、そのままデコー
ダ１８へ与える。また、この時インストラクションデコ
ーダ１７からｒ−ト制御信号ＧＣが出力され、アンド回
路１９．〜１９１ｏに与えられる。上記デコーダ１８は
、演算回路１６を介して与えられた００桁の内容「０」
〜「６」をデコードし、アンド回路１９．〜１９６を介
してバッファ２０に出力する。バッファー２０はその入
力データを保持し、キー入力部１ヘキーサンプリング信
号として与える。この時、キー人力部１でキー操作が行
なわれていれば、キーサンプリング信号に応じてキー人
力データが演算回路１６へ送られ、ＲＡＭ　ｆ　５のＸ
レジスタに書込まれる。そして、上記ステップＳ６の処
理を終了するとステップＳフへ進み、分周回路１２から
１秒信号が出力されているか否かの判断が行なわれる。

この時１秒信号が出力されていなければステップＳｌへ
戻るが、１秒信号が出力されていればステップＳ８へ進
み、ＲＡＭ１５における計時用Ｔレジスタの１０桁つま
シ秒情報記憶桁に「＋１」する。この「＋１」の動作に
よってＴ・桁の内容が「１０」に達した時は、Ｔ１桁つ
ｔｂ秒記憶用の上位桁（１００秒信桁）に「＋１」する
と共に１０桁をクリアする。次いでステップＳ９へ進み
、Ｔ１桁の内容が「６」Ｋ達したか否かを判断し、「６
」に達していなければ、つまシ分単位時刻情報に変化が
なければ、時刻処理ステップＳ１ｏへ進み、時刻表示モ
ードが指定されていればデジタル時刻に対する表示処理
すなわち、Ｔレジスタの内容をデジタル表示部５へ送っ
てそれまでのデジタル表示時刻に「＋１」秒した表示を
行なわせる。また、上記ステップＳ＠で１１桁の内容が
「６」であると判断された場合は１２桁、つまシ分情報
記憶桁にｒ＋ＩＪしてＴ１桁をクリアすると共にステッ
プＳｔｔへ進む。なお、Ｔレジスタにおいては、上記の
場合と同様にして分凰位情報、時単位情報等に対する桁
上げ処理が行なわれる。

しかして、上記ステップＳｒ１では、ＲＡＭ　１５から
ＣレジスタのＣ，桁の内容を胱出し、演算回路１６を介
してデコーダ１８へ入力する。さらにステップＳ１．に
おいてＣ１桁の内容に「＋１」すると共にその後ステッ
プＳＩＳに進んでＣ１桁の内容が「１１」に達したか否
かを判断する。Ｃ１桁の内容が「１１」に達していれば
ステップ８１４でＣ１桁に「７」を書込んだ後、時刻処
理ステップＳ１゜へ進み、ｒｌｌＪ未満であればそのま
まステップ８１０へ進む。ステップ８１Ｂあるいはステ
ップ８１４から時刻処理ステップ８１０へ輩んだ場合は
、インストラクションデコーダＪ７からｙ−ト制御信号
ＧＣを出力してアンド回路１９．〜１９１、へ与え、Ｃ
１桁の内容に対するデコーダ１８の出力をアンド回路１
９７〜１９．。を介してバッファ２１に入力し、ステッ
プモータ駆動回路２２を、１１７する。すなわち、０１
桁の内容は「１１」に達するとステップ８１４で「７」
に初期設定されるので、「７」〜「１０」の範囲におい
てデコーダ１８へ送られる。従ってデコーダ１８の出力
はアンド回路１９７〜１９１Ｇに対するものとなね、そ
の出力がパンツ７２１を介してステップモータ駆動回路
２２へ送られる。このステップモータ駆動回路２２は、
アナログ時刻表示ｓ４に対して指針４ａ＋４ｂを駆動し
、表示時刻を１分道める。

以上の処理により第５図に示すように、ＣレジスタのＣ
，桁の内容が「０」〜「６」まで常時繰返してカウント
アツプされ、そのカウント内容がデコーダ１８でデコー
ドされてキー人力部１へのサンプリング信号となる。ま
た、計時用Ｔレジスタで１分を計時する毎にＣレジスタ
のＣ１桁の内容が「７」〜「１０」の範囲でカウントア
ツプされ、その内容がデコーダ１Ｂでデコードされてス
テップモータ駆動回路２２へ送られる。

そして、このステップモータ駆動回路２２によシステッ
プモータ部２３が駆動されてアナログ表示時刻が１分ず
つ進められる。

また、モードスイッチ２をセットモードＳに切換えて時
刻修正用スイッチ３ａを操作すると゛Ｔレノスタの内容
が「＋１分」されると共にアナログ表示時刻が「＋１分
コされる。また、時刻修正用スイッチ３ｂを操作した場
合は丁レジスタの内容が「−１分コされると共にアナロ
グ表示時刻が「−１分」される。

なお、上記実施例では、時刻修正用スイッチ３Ｋ　、３
ｂの操作によってデジタル表示時刻及びヘアナログ表示
時刻を１分ずつ順次修正するようにしたが、さらに、ス
イッチ、９ａ　、　５ｂｔ一連続的に操作した場合にク
ロック、ｅルスを用いて高速度の時刻修正を一行なうこ
とも可能である。

以上述べたように本発明によれば、小ｆｊ１電子式計算
機におけるキーサング回路を利用してアナログ時計用ス
テップモータの駆動信号を得るようにしているので、独
立したステップモータ駆動回路を設けることなく、ステ
ップモータを正確に１駆動でき、かつ、コストの低下を
計シ得るものである。

【図面の簡単な説明】

図面は本発明の一実施例を示すもので、訂１図は外観正
面図、菓２図は回路構成図、第３図は第２図におけるＲ
ＡＭのレジスタ構成を示す図、第４図は動作内容を示す
フローチャート、第５図はサンプリングパルス及びステ
ップモータ駆動信号の発生状態を示す図である。１・・・キー人力部、２・・・モードスイッチ、３ａ。３ｂ・・・時刻修正用スイッチ、４・・・アナログ時刻
表示部、５・・・デジタル表示部、１１・・・／ンルｘ
　発振器、１４・・・ＲＯＭ　（リード・オンリ・メモ
リ）、１５・・・ＲＡＭ　（ランダム・アクセス・メモ
リ）、１８・・・デコーダ、２０．２１・・・バッファ
、２２・・・ステップモータ駆動回路。出願人代理人　弁理士　鈴　江　武　彦第３図第４図

Claims

【特許請求の範囲】

デジタル時計機能を備えた小型電子式計算機にお込て、
ステップモータにより駆動されるアナログ時計機構部と
、キー人力部に対するサンプリング信号発生回路を共用
してキー人力サンプリング信号とは異なるタイミングで
所定計時単位毎に上記ノ９ルスモータの駆動信号を発生
する手段とを具備したことを特徴とするステップモータ
駆動制御方式。