JPS5880757A - デ−タ転送制御方法 - Google Patents

デ−タ転送制御方法

Info

Publication number
JPS5880757A
JPS5880757A JP56177246A JP17724681A JPS5880757A JP S5880757 A JPS5880757 A JP S5880757A JP 56177246 A JP56177246 A JP 56177246A JP 17724681 A JP17724681 A JP 17724681A JP S5880757 A JPS5880757 A JP S5880757A
Authority
JP
Japan
Prior art keywords
signal
data
channel
data transfer
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56177246A
Other languages
English (en)
Inventor
Kunio Suzuki
邦夫 鈴木
Kunihiko Onuma
邦彦 大沼
Kunio Nakamura
国夫 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56177246A priority Critical patent/JPS5880757A/ja
Publication of JPS5880757A publication Critical patent/JPS5880757A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、マルチ計算1褒システム17C1−けるデー
タ転送制御方法に関するものである。
例えば従来より計[q殴システムVCしけるファイル装
置のエラー回復を計算機で行なうとすれば。
計に機の処@能力が低下することから、オンラインシス
テムでは殆どがファイル制御装置内にてエラー回復処理
が行なわれているのが実状である。
ところで、システムの大規模化に伴れて′#、数の計算
機によってファイル装置が共有されるようになるとエラ
ー回復時不具合が生じる。というのは。
ファイル装置は伺れの計算機からもアクセス可とされる
が、2つ以上の計算機から嚇−のファイル制、御装置#
を介し同時にファイル装置をアクセスすることは不可能
でちるからである。即ち、何れかの計算機がファイル装
置をアクセスすることてよってファイル制御装置がその
計算機によって占有されるようになれば、他の計算機か
らのファイル装置に対するアクセスは許容され得なくな
るものである。したがって、ある計算殴とファイル装置
との間でデータ転送が行なわれている間にファイル装置
側で一時的なエラーが発生すれば、ファイル制御#装置
はエラー回護処、埋を行なうわけでるるか、エラー回復
処理が何回かに亘って連続的に行なわれることになれば
、その間曲の全ての計算機はファイル装置をアクセスし
得すプログラムの実行が停止されるというものである。
エラーの内容如何によってはエラー回復処理に1!1秒
もの時間を要するわけであるが、その間他の計算機によ
るファイル装置に対するアクセス実行は待たされ、その
時間経過後にWめて池の計S磯はファイル装置に対して
アクセスし得るところとなる。
よって本発明の目的は、エラー回復処理中であっても他
の計算機によるアクセスが実行可とされるデータ転送制
御方法を供す□るμある。
この目的のため本発明は、エラー回復処理を行なう場合
は、他の計算機からのアクセス要求があるか否かを確認
しつつエラー回復処理を行なうようにしたものである。
即ち、エラー回復処理を行なうに先立って池の計算機か
らのアクセス要求があるか否かを走録するものとし、ア
クセス要求が存する場合にはそのアクセス要求を許容す
るが、存しない場合はエラーN1処理を行なうようにし
つつエラー回復を図るようにしたものである。
以下1本発明を第1図から第7図により説明する。
先ず本発明に係る計算機システムをファイルシステムに
例を採って説明する。第1図はその一例でのシステム構
成を示したものであり、本例では図示の如く3つの計算
機CPU0〜CPU2の何れもがファイル装置としての
磁気ディスク装置DISCO〜DISC2をアクセスし
得るようになっている。本例でのファイル装置は磁気デ
ィスク装置であるが、一般にこれに限定されないことは
勿論である。
本システム構成においてファイルfall呻装置#CE
は磁気ディスク装fit DI SCO−DI 802
の動作を制御する池、それらに対するデータの書込およ
び続出を制御すべく磁気ディスク装置DISCO〜DI
SC2に対して共通に設けられたものである。
また、チャネルCHO〜CH2は計算機CPU0〜CP
U2対応に設けられ、計算機CPU0〜CPU2を単一
のファイル制御装+tCIiVc+妾続して計算機C’
PUO〜CPU2とファイル制御装置CEとの間のデー
タ1舐送を行なうものである。更に切換装置SWはチャ
ネルCHO〜CH2とファイル制御装置CBとの間に介
在設置され、各チャネルCHO〜CH2からの起動信号
を順次走燈することによって、ファイル制御値rt C
、BにチャネルCHO−CH2を順次j妾続すべく機能
するものである。したがって、チャネルからの起動信号
が切換装+t S Wを介しファイル制御装置CE V
Cあった場合は、そのチャネル対応の計算機と選択され
た磁気ディスク装置との間でデータ転送が行なわれるも
のである。
さてp42図、第3図、第4図はそれぞれチャネル、切
換装置、ファイル制御装置の一例での構成を示したもの
である。勿論チャネルCHO〜CH2は全て同一として
構成されるようになっている。
これらの構成および動作は以下のようである。
即ち、第2図において計算機CPU0〜CI’ U 2
の何れかよりデータ転送要求を示す起動信号15がチャ
ネルに出力されると、その起動・1ぼ号15はオアゲー
ト3を介し7リツプ70ツブlをセット状態におき、フ
リップフロップ1のセット出力信号は切換装+18 W
 K起動信号として与えられるようになっている。とこ
ろでデータ転送等についての制御は主に制御値#CEに
よって行なわれる。
チャネルCHO−CH2の何れかより切換′装置SWを
介し制御装+tCEK起動信号があった場合、制御値a
CEはそのチャネル対応の計算波よ、リデータ転送に関
した制御情報を受け、データ転送を制御するようになっ
ているものである。
データ転送に関した制御1w!IIの主記憶装置上にお
ける格納位置とその制御データフォーマットは第6図(
a)、(b)に示すが如くである。制御情報の格納位置
は装置によって予め定められており、例えば磁気ディス
ク装置に対する命令語としての制御データはアドレス1
00より104までのエリアA几1に57−ド溝成とし
て所定順に格納され。
また他のアドレスDAからDA十N−1までのエリアA
R2はN語の入出力データ格納用として確保されるよう
になっている。制御データは磁気ディスク装置に対する
入出力動作1別を示すコマンドワードCMW、選択され
るべき磁気ディスク装置のデバイスアドレスやアクセス
されるべき磁気ディスク内のセクタアドレスなどを示す
アドレスワードADW、入出力データ語数を示すデータ
カウントワードDTCWおよび出力データが主記憶装置
上の何れに格納されているか、あるいは入力データが主
記憶装置上の何れのアドレスに格納されるかその先頭ア
ドレスを示すデータアドレスワードDAWよ勺なり、こ
れらの制御用ワードにはデータ転送動作終了後その結果
が記録されるだめのスティタスワード、9TWが設けら
れるようになっている。
ここで説明を前に戻し、チャネルからの弓動信号24が
切換装置t S Wを介しファイル制御装置CEにあれ
ば、ファイル制御装置CEはそのチャネル対応の計算機
より制御データを読み出すところとなるものである。即
ち、ファイル制御装置CEは先ず入力バス27上に10
0CD血を送出しゲート13を介しカウンタ10にその
値をセットするところとなる。カウンタ10の出力はア
ドレスバス21を介し計算機に入力され、これにより主
記憶装置−Hのアドレス100がアドレス指定されるよ
うになるわけである。計算機にリード信号19を与える
ようにすれば出力バス23上にはアドレス100の内容
が読み出され、レジスタ12にセットされるものである
。レジスタ12へのセットはリード信号19と応答信号
18による。アドレス100の内容が読み出されると同
時に計算機からは応答信号18が出力されるが、応答信
号18とリード信号19をアンドゲート9を介して取り
出しこれをセ)ト信号としてレジスタ12に与えるもの
である。一方、カウンタ10の直は応答信号18によっ
てインクレメントされるようになって込る。よってファ
イル制御装+fCBがリード信号19を順次送出するよ
うにすれば、制御データはレジスタ12、ゲート14、
出力パス28s切換装置8Wを介しファイル制御装置C
Eに取、り込まれるものである。ファイル制御装置RC
JF:は制御データにもとづきA択された磁気ディスク
装置を起動し、この磁気ディスク装置との間でデータ転
送を行なうわけであるが、計算機からファイル制御装置
CBへの出力データの転送は先の場合と同様である。カ
ウンタ10KDAの値をセットするようにして先の場合
と同様にして読み出せばよいからである。これとは逆に
ファイル制御装置CEから計算機へ入力データを転送す
る場合はカウンタ10にDAの1直をセットした後、入
力バス271ゲート13を介して入力データをレジスタ
11に入力せしめた状態でライト信号20を計算機に送
出するようにして行なわれる。ライト信号20によって
入力データはレジスタ11にセットされるが、ライト信
号20に応答して計算機からは応答信号18が出力され
、これとライト信号(9) 20をアンドゲート8を介して収り出したうえレジスタ
11にゲート制御信号として与えれば、入力データは入
力バス22を介して計算機に取シ込まれるところとなる
ものである。応答信号18によりカウンタ10の値はイ
ンクレメントされるから、アドレスDAよシ順次入カデ
ータは主記憶装置、Fに格納され得るわけである。
さて一連のデータ転送I幼作が終了すれば、ファイル制
御装置CEはカウンタlOに104という値をセットし
、入力データの場合と同様にして主記憶装置上における
アドレス104にデータ転送動作の終了原因を示すコー
ドを這き込んだ後、終了信号25をチャネルに送出する
ようになる。この終了信号25によりフリップフロップ
1がリセット状態におかれるとともに1通常の場合アン
ドゲート6を介してフリップ70ツブ2がセント状態に
おり為れ終了割込信号16が計量1機に出力されるもの
である。計算機では終了割込信号16よりデータ転送の
終了を知り得、その後割込りセット信号17によって7
リツプフロノプ2はリセット(10) されるわけである。
ところで磁気ディスク装置側で一時的なエラーが入出力
動作中に発生した場合、ファイル制御装ffcEは再び
データ転送動作を試みるところとなる。データ転送動作
の再試行に、先立ってファイル制御装置CEからは終了
ぼ号25とともにリトライ要求信号26が出力されるが
、この場合には一旦フリップフロップ1はリセット状態
におかれるとともに、インバータ70作用によってフリ
ップフロップ2はセットされなりようになっている。
フリップフロップ1は終了信号25によって一旦リセッ
トされるもアンドゲート5で新たに起動信号が発生され
、これが遅延回路4で例えば1mS程度遅延された後、
オアゲート3を介しフリップフロップ1を再びセット状
態におくようになっているものである。したがって、起
動信号24もまた一旦中断されるわけでるるか、後述す
るようにこの中断によシェラ−回復処□理が必ずしもデ
ータ転送動作連続して直ちに行なわれることはなくなる
ものである。
(11) さて次に第3図により切換装置について説明する。図示
の如く切換装置をチャネルCF(0−CH2との関係で
示したものである。ただ、この図においてはチャネルC
HO〜CH2からファイル制御装置CEへの信号やバス
、即ち、第2図における起#信号24や応答信号18.
出力バス28は一括して41−0.41−1.41−2
として、また、ファイル制@m1tcEよりチャネルC
HO〜CH2への終了信号25やリトライ要求信号26
゜リード信号19.ライト信号20、入力バス27は一
括して42−0.42−1.42−2として示されてい
る。
さてこの図においてチャネルCHO〜CH2の何れから
も起動信号24が出力されていない場合。
例えばIMH2で発損動作している発脹器31のパルス
出力はアンドゲート35を介しカウンタ32に与えられ
、カウンタ32はカウント動作を連続的に行なうように
なっている。カウンタ32は本例では8進カウンタとし
て動作するが、チャネル数が3の場合は一般に3進以上
のカウンタと(12) して動作するもので十分である。ところでチャネルC)
(0〜CH2からの起動信号24はそれぞれ24−0.
24−1.24−2として8人力のセレクタ33に入力
されるが、セレクタ33にカウンタ32のカウント値を
選択入力信号として入力せしめるようにすれば、起動信
号24−θ〜24−2の存否を順次走圧しt8る。例え
ば起動信号24−Oのみが存する場合にはカウント値が
0となったときに起動信号24−〇はセレクタ出力とし
て出力され、セレクタ出力はファイルミff制御装置C
Bに起動信号として与えられる一方、インバータ36に
よって反転されることによシカウンタ32のカウント動
作は停止されるようになっている。即ち、カウンタ32
のカウント値はOに保持されるものであり、カウント値
はファイル暉御装置tcEにチャネル番号、職別信号3
7として与えられることから、ファイル制御装置CEで
は起動信号が何れのチャネルからのものであるかを識別
し得るものである。一方、カウンタ3,2のカウント値
はデコーダ34iCよってデコードされ、デコー(13
) ド出力はアンドゲート43〜48に対しゲート制#信号
として作用するようになっている。カウント・直がOで
める場合VC/工それに対応するデコード出力がアント
ゲ−)43.44を活性化することによって、チャネル
CHOとファイル市IJ (gI装置tCEが接続され
るようになっているわけである。
このような状癲でチャネルCHOとの間の入出力動作が
終了すればファイル制御伎1置CEは終了信号25によ
って起動信号24−0’iオフせしめるが、起動・信号
24−Oのオフによってカウンタ32はカウント・動作
を再開し起動信号24−1゜24−2の存否が走資され
るものである。
さてチャネルCHOに終了信号25とともにリトライ要
求1B号26があった場合は、−1起動1ぼ号24−0
がオフにされることは述べたところでるる。このような
場合遅延回路4における遅延時間を発扇器31の発塵周
期よりも大として設定しておくようにすれば、再び起動
信号24−0が出力応れるまでにはカウンタ32のカウ
ント値が変化していることから、終了信号25が出力さ
れる(14) までの間に他のチャネルCHI、CH2からの起動信号
24−1.24−2が存する限りにおいてエラー回復処
理は直前に行なわれたデータ転送動作に引き続き行なわ
れることはないものである。
エラー回復処理が行なわれた後それVC対してもリトラ
イ要求が生じた場合であってもその後行なわれるエラー
回復処理は同様に処理されるわけである。
最後にファイル制御装置について説明する。
第4図はそのファイル制御装置の構成を示したものであ
る。但し、この図においては動作を理解するうえで匣宜
上チャネルは切換装+tSWを介することなく直接ファ
イル制御装置置CEK妾続されているものとして示して
いる。第2図における信号やバスに付された符号を使用
しているわけである。ただ、チャネル番号識別信号37
はあくまでも切換s、tswからのものである。
これによるとファイル市IJ1′御装+tcEはマイク
ロコンピュータ制御として構成されておシ、マイクロプ
ロセッサ52の周辺にRAMおよびROMよ(15) りなるメモリ53や入力バス501出力バス51を配し
てなシ、入力バス50や出力バス51にはまた入出力用
のゲー)54,57.62やレジスタ55,56,61
,63.64が収容接続されるようにしてなる。マイク
ロプロセッサ52はROMに格納された制御プログラム
を実行することによってデータ転送制御およびデータ転
送に付随する制御を行なっているものである。先ず起動
信号24およびチャネル番号識別信号37がゲート54
を介し入力バス50−Eに入力されると、マイクロプロ
セッサ52はそれら信号を取り込み何れのチャネルから
の起動信号であるかを識別したうえ、そのチャネル対応
の計算機より既;ボした命令語を読み出すところとなる
。レジスタ55゜56より必要な信号をチャネルに送出
して命令語を読み出したうえその命令語を出力バス28
.ゲ−)57.入力バス50を介しRAM内に所定アド
レス順に格納するものである。
第7図はRAM内に訃けるその格納エリアを示したもの
である。図示の如く各チャネルCI−I O〜(16) CH2対応に6ワ一ド分のエリアが所定順に用意されて
おり、そのワード、M成は既述した制御データのそれに
ほぼ同様である。ただ、データ転送動作終了後その結果
を計算機に報告するだめのスティタスワード5TWO後
に%更にエラー回復処理実行回数がMe録されるリトラ
イカウンタワードRCWが設けられていることが異なっ
ている。計JI′磯側からは4ワードの制御データだけ
が読み出され、チャネル対応のワードエリアに格納され
るものである。
さてR,AM内に4ワードの制御データが格納されると
、マイクロプロセッサ52はコマンドワードCMWおよ
びアドレスワードADWの内容をデコードしたうえ、デ
コード結果を出力バス51を介しレジスタ61にセット
することになる。これによシ第5図に示す磁気ディスク
装装置DISCO〜DISC2には磁気ディスク内のシ
リンダ(トラック)アドレスやセクタアドレスについて
の指定データ、更には続出または書込の制御指令が制御
信号線70を介して共通えられるものである。但し。
(17) 磁気ディスク装置DISCO〜DISC2の何れが選択
的に駆動されるかはセレクト信号線67〜69の何れに
選択信号が出力されているかによっており、A択された
もののみが入出力動作可能となっている。4択された磁
気ディスク装置からは状態応答信号線71を介しレディ
状態にあるか占かやエラーが・Jル生じたか否かがゲー
ト621人カバス50を介しマイクロプロセッサ52に
報告されるようになっている。
さて選択された磁気ディスク族〔置がレディ状態にあっ
て、しかも制:Ill指令が書込を指示している場合、
マイクロプロセッサ52は既述のカウンタ10にアドレ
スデータDAをセットすることによって計N、磯より出
力データを読み出しレジスタ63に順次セットする。レ
ジスタ63にセットされた一書込データとしての出方デ
ータはパラレルイン・シリアルアウト形式のシフトレジ
スタ65にセットされた後は、1沢された磁気ディスク
装置からの書込ライトクロック信号&!72を介するラ
イトクロック信号をシフトパルスとしてシリアル(18
) データに変換され、書込データ線73を介して・屋択さ
れた磁気ディスク装置に送出されるものである。
一方、 JJ呻指令が読出全指示している場合には、選
択されたpM気ディスク伎1dよシ読み出されたデータ
は読出データ緋75を介しシリアルイン・パラレルアウ
ト形式のシフトレジスタ66にてり一ドクロノク店号線
74を介するリードクロック信号によってパラレルデー
タに変換される。パラレルデータに変函されたデータは
レジスタ64、入力バス50全介しマイクロプロセッサ
52に)収シ込まれ、マイクロプロセッサ52によって
出力バス51.レジスタ56を介しチャネルに1苦川さ
れるところとなる。チャネルへの読出データの送出に先
立ってカウンタ10にアドレスデータDAがセットされ
ることは勿論である。
選択された磁気ディスクJ装置との間でのデータ転送が
正常に、終了した場合、騰イクロプロセッサ52は先ず
几AM内に存するスティタスワードSTWにその旨を示
すコードをセットしその内容(19) 全計算機側のスティタスワードSTWに格納した陵、終
了石号25をチャネルに送出することによって起動信号
24f:オフせしめることVCなる。計算機側では主記
憶装置上のスティタスワードSTWの内容が1りuえば
′0″′であることから、データ転送が正常に終了した
こと金知り得るものである。
一方、データ転送中にエラーが発生した場合にはそのエ
ラーが回復可能か市かが刊1所される。エラー情報はゲ
ート62全介しマイクロプロセッサ52に取り込まれ回
復可]jしか占かが判(析さnるわけであるが、もしも
lol +M不[可能である場合にはその旨のコードが
スティタスワードSTWにセットされ、以降は正常終了
の場合と同IMVこ処理される計算機は主起1:1を装
置置上のスティタスワードSTWの内容よシェラ−回復
が不可能であることケ知り得るわけである。また、もし
も回復可能である場合にはリトライカウンタワード[(
、CWの内容をインクレメントした後千う−内容に応じ
た同腹処理が行なわれるところとなる。例えばヘッド蛎
I助系のシークエラーであるならば、一旦磁気ヘッド金
(20) シリンダの原点に戻すなどの処理を行なってからエラー
内容をスティタスワードSTWにセットし。
更にこの後チャネルに対し終了信号25とともにIJ 
)ライ要求信号26を送出するといった処理が行なわれ
るものである。これにより第1回目のエラー回1夏処理
が行なわれるわU″′Cあるが、既1ボしたようにこの
エラー回復処理が光のデータ転送動作に引き続いて行な
われるとは限らないわけである。もしも第1回目のエラ
ー回復処理によっても同様なエラ−6エ発生すれば、リ
トライカウンタワード1(、cwのインクレメント処理
およびスティタスワードSTWの内容の更新処理を行な
い42回目のエラー回復処理を行なうといった具合にエ
ラー回復処理が繰り屯さnるわけである。しかし。
エラー回溪処理を曵定回数繰9返してもエラーが回復さ
れない場合はその旨を示すコードをスティタスワード8
TWにセットしその内容を計算機に送出した後、チャネ
ルに対して終了信号25が送出される。これにより計算
機は回復可能なエラーではめったが結局エラーを回復し
得なかったこと(21) を知るものである。また、規定回数エラー回復処理を行
なわないうちにエラー全回復し慢た場合にはリトライカ
ウンタワードRCWの内容のクリア処理を行ない、また
、スティタスワードS’l’Wにその旨のコードをセッ
トしその内容を計算機に送出しだ後チャネルに終了IR
号25を送出するようになるものである。I司れにして
も第1回目のエラー同腹処理が先に行なわれだデータ転
送動作に引き続いて連続して行なわれるとは限らなく1
寸だ。
前回のエラー回復処理に引き続いて連続してエラー回復
処理が行なわれるとは限らないものである。
以上説明したように本発明は、データ転送制御中入出力
装置側で回復可1拒なエラーが生じエラー1回1夏処理
が必要となった場合、゛制御装置はチャネルからの起動
1g号を一旦中断し、この中断の間に他のチャネルから
の起動信号が走僅さルるようにしたものである。したが
って本発明による場合は。
池のチャネルからの起tfR号が存する限シにおいては
制御暎idはエラー回復処理のために1つの計算機によ
って占有されることはなく、何れの計算(22) 機も入出力裟祷との間で平均的にデータ転送し得るとい
う効果が得られる。
【図面の簡単な説明】
、′g1図は、本活明j(係る計A:機システムの一例
でのシステム構成を示す図、第2図、・第3図、441
/1は、そ)Lぞれそのシステム構成におけるチャネル
、切換装置面、ファイル制御装置の一丙での構成を示す
図、第5 iiに・ユ、そのファイル制御& itとE
磁気ディスク装置との間の一例での接続態様を示す図、
第6図(a) 、 (+))は、データ転送に関した利
呻渭薇と入出力データの計算機Iil主記主起置d上に
おける格納例と+fjlJ 1tllデータのフォーマ
ット例を示す図、47図は、ファイル制御装置・141
1RAM内における制御データの格納列を示す図である
。 C’PUO〜C,1’ U 2・・・計帽4.CHO〜
CH2・・・チャネル%SW・・・切(灸裟道、CE・
・・ファイル朋Jl卸装置、DISCO−DISC2・
・・磁気ディスク装置、1・・・ノリツブフロップ、3
・・・オアゲート、4・・・遅延回路、5,35・・・
アンドゲート、31・・・発振器、32・・・カウンタ
、33・・・セレクタs 36・・・インバ(23) 一タ。 代」」人 沖埋士 秋本正実 (24) 第  /  図 第  2 図 茅 4 図 DISC2ノ 第  S 図 第 7 6 口 (b) − 1’i−”””’ −’−’−”− 1、i、−’ −1”’ −1 ■ −−−−  −

Claims (1)

    【特許請求の範囲】
  1. 1゜虚数の計算峨各々が該計算機対応のチャネルを介し
    単一の制御+141麦置を起動することによって、該制
    御装置配下の1つ以−トの入出力装置Wとの間でデータ
    転送を行ない得るようにしてなる計算機システムにおい
    て、各チャネルよう制御装置に対して与えられる起動信
    号の存否を該信号の状態を走配することによって検出し
    、何れかのチャネルからの起動信号が検出された場合に
    は、起動信号の走査を浮上せしめたうえ該検出に係る起
    動信号によって制御装置を起動し、該制御装置はデータ
    転送が終了した時点で上記回れかのチャネルより出力さ
    れる起動百号をオフナしめ起動信号の走査を再開するよ
    うにしてデータ転送iuu御を行なうようにされ、デー
    タに&制呻巾入出力装置側で回復可能なエラーが生じエ
    ラー回復処理が必要となった場合には、制御装置は上記
    回れかのチャネルからの起動信号を一旦中断し、該中断
    の間に曲のチャネルからの起動信号が走蓬されるように
    してデータ転送i;JIJ御を行なうことを特徴とする
    データ転送制御方法。
JP56177246A 1981-11-06 1981-11-06 デ−タ転送制御方法 Pending JPS5880757A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56177246A JPS5880757A (ja) 1981-11-06 1981-11-06 デ−タ転送制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56177246A JPS5880757A (ja) 1981-11-06 1981-11-06 デ−タ転送制御方法

Publications (1)

Publication Number Publication Date
JPS5880757A true JPS5880757A (ja) 1983-05-14

Family

ID=16027704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56177246A Pending JPS5880757A (ja) 1981-11-06 1981-11-06 デ−タ転送制御方法

Country Status (1)

Country Link
JP (1) JPS5880757A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044845A (ja) * 2007-08-08 2009-02-26 Lecip Corp 充電装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044845A (ja) * 2007-08-08 2009-02-26 Lecip Corp 充電装置

Similar Documents

Publication Publication Date Title
US4888691A (en) Method for disk I/O transfer
US3688274A (en) Command retry control by peripheral devices
US4253147A (en) Memory unit with pipelined cycle of operations
JPS60142418A (ja) 入出力エラ−回復方式
US6751038B1 (en) Data write control system and method therefor
JPS5896326A (ja) 入出力制御方法
JPH0793101A (ja) データバックアップ装置
JPH04232559A (ja) システムのプロセッサ間対話方法及び該方法を実施するためのシステム
JP3275492B2 (ja) 連動型ディスク装置
JP2524620B2 (ja) 入出力制御方法
KR970002400B1 (ko) 다중프로세서 인터럽트 요청기에서의 인터럽트 송신 및 완료 제어방법(Control scheme of interrupt go and done in a multiprocessor interrupt requester)
JPS64734B2 (ja)
JPS6346553A (ja) フアイルコピ−方法
JPS63291148A (ja) 入出力制御装置の再試行制御方式
JPS59161717A (ja) 優先順位決定方式
JPS5966759A (ja) 固定デイスク操作装置
JPS62202362A (ja) デイスク入出力制御方式
JPH0424823A (ja) 磁気ディスク装置及び制御方式
JPS59106060A (ja) デ−タロギング方式
JPS6355652A (ja) 入出力装置制御回路
JPH0261741A (ja) 集積回路装置
JPH0578859B2 (ja)
JPS61290547A (ja) 多重化制御回路
JPH0259489B2 (ja)
JPH01201741A (ja) トレース回路