JPS5880908A

JPS5880908A - 増幅回路

Info

Publication number: JPS5880908A
Application number: JP56179475A
Authority: JP
Inventors: Akihiro Takeuchi; 明弘竹内
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-11-09
Filing date: 1981-11-09
Publication date: 1983-05-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はエミッタフォロワにより構成される増幅回路に
関するもので、コンブリメンタリエミッタフォロワ構成
をとることのできない場合において、正方向の出力電流
（以下、出力ソース電流と云う）、と負方向の出力電流
（以下、出力シンク電流と云う）とに供給能力のアンバ
ランスを生じ、負荷に対し、て供給される出力電圧のり
ＩＪ　ツブ点が正負で異なるのを改善することを目的と
するものである。なお、上記コンプリメンタリ構成をと
ることができない場合とは、集積回蕗（ＩＣ）構成時、
良質なＰＮＰ）ランジスタが得られない時や、高圧を取
り扱うためにＰＮＰの高耐圧トランジスタが得られず、
ＮＰｌｆ）ランジスタだけで出力段を構成する場合であ
り、少数の同−極性型トランジスタを用いて出力段を構
成する場合である。

以下、まず従来の増幅回路について図面を参照して説明
する。第１図は従来の単一エミッタフォロワ回路を出力
段に持つ増幅回路である。図において、１は入力端子、
２れ出力端子、３はエミッタ端子が接地された第１のト
ランジスタ、４はエミッタフォロワ回路を構成する第２
のトランジスタである。この出力端子２の供給できる出
力電流のうち、ソース電流はトランジスタ４のコレクタ
側からエミッタ端子を通して供給されるため、比較的大
きな出力電流金得ることができるのに対し、シンク電流
は抵抗６を通して流れ込むため抵抗６により制限をうけ
、上記ソース電流よシ小さな値となっ−てしまう。また
抵抗６はトランジスタ４の無信号１時のアイドル電流を
決定するためトランジスタ４の無信号時の熱損失を少く
するためには高抵抗のものを選ぶ必要があり、このため
シンク電流ダさらに小さく制限されてしまう。すなわち
、第１図の構成の増幅回路では、出力段トランジスタ４
の無信号時の熱損失を少くするとシンク電流が小さくな
ってしまい、負荷に対する駆動能力が低下すると云う不
都合があった。

本発明はこのような不都合のない増幅回゛路ε提供する
ものである。以下、本発明の増幅回路につき、図面を参
照して詳細に説明する。

第２図は本発明の最も基本的な構Ｉｆ！ｊ、ヲ有する実
施例を示したもので、第１図に示した従来の回路と異な
るところは、出力用の第２のトランジスタ４０ベース１
．エミッタ端子間にダイオード７か付加されているとこ
ろである。このような構成においては、ソース電流は第
１図の場合と同様に、トランジスタ４のエミッタ端子よ
り供給されるか。

シ／り電流はエミツタ抵抗６全通して流れ込むものと、
ダイオード７の導通によシ、第１の、トランジスタ３の
コレクタ端子を通して流れこむ新しいルートがあるため
大きなシンク電流を得ることかできる。

本発明の効果をさらに詳しく説明するために、第３図に
示す回路の出力電圧が、シンク電流の違いにより異なっ
てくることを計算で求めてみる。

第３図において、負荷には６ｖの直流電源９と１にΩの
負荷抵抗８が接続されている。なお、増幅器１０には第
２図に示した本発明の回路および第１図に示した従来の
回路を使用する。またトランジスタノｈＦＥは無限大、
Ｖ、　＝０．ＴＶ　、　ＶＢＥ：０−Ｔ　Ｖ　＝　ｖｃ
ｍ（ａＡｒ）　二〇−３Ｖと仮定し、’ＱＣ＝　’　２
Ｖ、抵抗８，９を１にΩとした場合において、Ｍ大出力
電圧をそれぞれ求める。

正方向の最大電圧は、第１のトランジスタ３がオフして
いるときに現われ、出力電圧は第２のトランジスタ４の
ベース電位により決まるため、第１のトランジスタ３が
オフしている肖とを考えに入れると、出力、電圧はｖｃ
ｃ−ｖＢＥ−１１，３ｖトナル。

この値は、増幅器１ｏに第１図の回路、第２図の回路の
いずれを使用しても同様である。

次に、負方向の最大出力電圧を第１図の従来例と、第２
図の本発明の回路に分けて考える。負方向の最大出力電
圧は、第１のトランジスタ３が導通している時に現われ
るが、その時の電圧は、第１図の回路ではエミッタ抵抗
６と負荷抵抗８によって３（ＶＪとなり、第２図の回路
では、ｖｃＫ（８ＡＴ）　十Ｖ、　＝　１　（Ｖｌ　と
なる。すなわち、第２図の回路では負方向の最大出力電
圧が、シンク電流の増加により大きくなっている。

上記したように、本発明の増幅回路を用いると、コンプ
リメンタリエミッタフォロワを用いずにシンク電流の大
きな増幅器を炸裂することができるため、最大出力電圧
のよシ大きなＩＣや高耐圧の増幅器を得ることができる
。なお、第２図では。

ＮＰＮ）ランジスタを用いた場合について説明したが、
ＰＮＰトランジスタだけでも同様の効果を得ることがで
きる。第４図にその構成を示す。第４図におい、て、Ｐ
ＮＰ　）ランジスタ３’１４′’ｌいていることおよび
、ダイオード７の向きが逆になっていること以外は第２
図と同様である。また、トランジスタの代りにエンハン
スメントモードの電界効果トランジスタを用いることも
できるが、この例を第６図に示す。第６図において、電
界効果トランジスタ３“、４“はゲートに電流が流牡な
いため、第１のトランジスタ３“の負荷抵抗にはさらに
大きな値を選ぶことができる。

更に、高電圧を扱うために第６図に示す様な縦続接続の
トランジスタ１１．１２を一個のトランジスタとみなし
て使用することも可能である。同図において、１３．１
４は分鯖用の抵抗であり、同じ値を持つ高い抵抗値のも
のが用いられる。第６図の等価トランジスタを用いて本
発明の回路を＄４盛したものが第７図である。図におい
て、１３’。

１４′は第２図の第１のトランジスタ３の負荷抵抗６に
相当するもの、１３“、１４“はエミッタ抵抗６に相当
するものであるが、第８図に示した分割用抵抗１３．１
４の役目も果たしている。

以上の説明から明らかなように、本発明によれば、無信
号時の消費電力が小さく、かつ最大出力振幅の大きい増
幅回路の提供が可能となる。

【図面の簡単な説明】

第１図は従来の増幅回路の一例を示す結線図、第２図は
本発明の一実施例を示す結線図、第３図は最大出力電圧
を求める時の接続図、第４図および第６図は本発明の他
の実施例を示す結線図、第６図は１個のトランジスタと
同等の働きをする高電圧用のトランジスタ回路図、第７
図は第６図のトランジスタ回路を用いた本発明の他の実
施例を示す結線図である。１・・・・・・入力端子、２・・＝・・・出力端子、３
，４・・・・・・・ＮＰＮ）ランジスタ、３’　、　４
’・・・・・・ＰＮＰ　）ランジスタ、３“、４′・・
・・・・電界効果トランジスタ、６゜−１・・・・・・
抵抗、７・・・・・・ダイオード、８・・・・・・負荷
抵抗、９・・・・・・電源、１Ｑ・・・・・・出力用増
幅回路、１１．１１’１１．１２．１２’、１２　　・
・・・・・ＮＰＮ）ランジスタ、１３　、１３’　、　
１３’、　　１４　、１４’　、　ｊ４“・・・・・・
抵抗。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図第３図鵬第４図第５図ｖＰ。

Claims

【特許請求の範囲】

（１）コレクタ端子が負荷抵抗を介して電源に接続され
、、エミッタ端子が接地された第１のトランジスタと、
エミッタ抵抗を介して接地されたエミッタ端子と電源に
接続されたコレクタ端子を持ち、ヘ−２’ｆｉ子が前記
第１のトランジスタノコレクタ端子に接続された前記第
１のトランジスタと同極性の第２のトランジスタと、前
記第２のトランジスタのエミッタ端子とペース端子間に
接続されたダイオードを含めて構成され、前記第１のト
ランジスタのベース端子を大刀端子、前記第２のトラン
ジスタのエミッタ端子を出力端子とし、前記ダイオード
は前記第２のトランジスタが遮断領域にある時に導通す
る方向に接続してなることを特徴とする増幅回路。
（２）第１または第２のトランジスタとして、第３のト
ランジスタのコレクタ端子にエミッタ端子が一接続され
た第４のトランジスタと、前記第３のトランジスタのエ
ミッタ端子と前記第４のトランジスタのベース、端子の
間に接続された第１の抵抗と、前記第４のトランジスタ
のコレクタ端子と同トランジスタのペース端子間に接続
された第２の゛抵抗によりｙ成され、前記第３のトラン
ジスタのベース端子、エミッタ端子、前記第４のトラン
ジスタのコレクタ端子をそれぞれ等価ベース端子、等価
エミッタ端子、等価コレクタ端子とする等価トランジス
タを用いたことを特徴とする特許請求の範囲第（１）項
記載の増幅回路。（３］　　第１のトランジスタの負荷抵抗と第２のトラ
ンジスタのエミッタ抵抗を、等価トランジスタにおける
第１および第２の抵抗で代用したことを特徴とする特許
請求の範囲第（２）項記載の増幅回路。