JPS588301A - 多重化制御装置 - Google Patents
多重化制御装置Info
- Publication number
- JPS588301A JPS588301A JP10553981A JP10553981A JPS588301A JP S588301 A JPS588301 A JP S588301A JP 10553981 A JP10553981 A JP 10553981A JP 10553981 A JP10553981 A JP 10553981A JP S588301 A JPS588301 A JP S588301A
- Authority
- JP
- Japan
- Prior art keywords
- control
- output
- control unit
- objects
- controlled object
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B9/00—Safety arrangements
- G05B9/02—Safety arrangements electric
- G05B9/03—Safety arrangements electric with multiple-channel loop, i.e. redundant control systems
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Safety Devices In Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、例えばタービントリップ制御の様に多数の制
御対象を同時、並列に制御するもので、かつ、多重化し
た制御装置に関する。
御対象を同時、並列に制御するもので、かつ、多重化し
た制御装置に関する。
従来、火力発電プラントのタービントリップ制御等の保
護制御装置においては、ハードウェアの誤動作や誤不動
作によるミストリップが生じないよう、ハードウェアを
三重化し、３台のうち２台より信号が出力された時に動
作する、所謂、２０ＵＴ ＯＦ ３論理による高信
頼化システム構成が一般に採られている。
護制御装置においては、ハードウェアの誤動作や誤不動
作によるミストリップが生じないよう、ハードウェアを
三重化し、３台のうち２台より信号が出力された時に動
作する、所謂、２０ＵＴ ＯＦ ３論理による高信
頼化システム構成が一般に採られている。
第１図は、従来の三重化システムの一例を示す図である
。本図において、ＣＵ、〜ＣＵ３はコン） ｏ−ルアニ
ラ）、ＯＵＩ ’ ＯＵ３ ｎ各コントロールユニッ
トの出力回路、ＴＯＴＵは２ ０ＵＴＯＦ ３論理回
路、■１〜ｖ４は制御対象、２Ｎ。
。本図において、ＣＵ、〜ＣＵ３はコン） ｏ−ルアニ
ラ）、ＯＵＩ ’ ＯＵ３ ｎ各コントロールユニッ
トの出力回路、ＴＯＴＵは２ ０ＵＴＯＦ ３論理回
路、■１〜ｖ４は制御対象、２Ｎ。
〜２Ｎ４は入力回路をそれぞれ示す。以下この動作につ
いて説明する。４つの制御対象Ｖ、〜Ｖ４に対する制御
プログラムＰ、〜ｉ）４′ｆ：各制御ユニツ）ＣＵ、〜
ＣＵ、に内蔵させ入力信号ＩＮ、〜ＩＮ４に基づいて制
御演算を実行させる。演算結果は出力回路ＯＵ、〜ＯＵ
３’に介してＴＯＴＵに入力させる。ＴＯＴＵでは、３
台め制御ユニットの２つ以上が正常であれば正常な制御
ユニット出力の平均値全出力し、２つ以上が異常であれ
ば制御対繋への制御信号全遮断、もしくは、ホールドす
るようにする。この例の場合、制御二二ツ） 一台で全
ての制御対象の制御を実行するため、制御対象が多いと
、制御ユニットの計算機負荷が増犬踵制御の応答性が低
下するとと、さらに（譲、３台の制御ユニットのうち、
１台が故障した時の出力変動が全制御対象に一斉に加わ
るという欠点がある。
いて説明する。４つの制御対象Ｖ、〜Ｖ４に対する制御
プログラムＰ、〜ｉ）４′ｆ：各制御ユニツ）ＣＵ、〜
ＣＵ、に内蔵させ入力信号ＩＮ、〜ＩＮ４に基づいて制
御演算を実行させる。演算結果は出力回路ＯＵ、〜ＯＵ
３’に介してＴＯＴＵに入力させる。ＴＯＴＵでは、３
台め制御ユニットの２つ以上が正常であれば正常な制御
ユニット出力の平均値全出力し、２つ以上が異常であれ
ば制御対繋への制御信号全遮断、もしくは、ホールドす
るようにする。この例の場合、制御二二ツ） 一台で全
ての制御対象の制御を実行するため、制御対象が多いと
、制御ユニットの計算機負荷が増犬踵制御の応答性が低
下するとと、さらに（譲、３台の制御ユニットのうち、
１台が故障した時の出力変動が全制御対象に一斉に加わ
るという欠点がある。
第２図は、上述した従来例の欠点をなくすため、制御ユ
ニットと２ ＯＵＴ ＯＦ ３論理回路を分散さ
せた例を示す。この構成の場合、応答性と制御ユニット
故障時の擾乱軽減の点で改善が図られるが、制御ユニッ
トが制御対象毎に３台ずつ必要なため特に制＠１対象が
多い場合には、そのコストが莫大となる欠点がある。
ニットと２ ＯＵＴ ＯＦ ３論理回路を分散さ
せた例を示す。この構成の場合、応答性と制御ユニット
故障時の擾乱軽減の点で改善が図られるが、制御ユニッ
トが制御対象毎に３台ずつ必要なため特に制＠１対象が
多い場合には、そのコストが莫大となる欠点がある。
本発明の目的は、従来の欠点をなくシ、制御の応答性を
損ｒずに・制御′″″″ハ故障時のプラット全体に与え
る擾乱を小さくすると共に、たとえ２つの制御ユニット
に故障が発生しても、制御不能になる制御対象の数を少
くして、側倒対象への悪影響を小さくするような、多重
化制御装置を提供するにある。
損ｒずに・制御′″″″ハ故障時のプラット全体に与え
る擾乱を小さくすると共に、たとえ２つの制御ユニット
に故障が発生しても、制御不能になる制御対象の数を少
くして、側倒対象への悪影響を小さくするような、多重
化制御装置を提供するにある。
本発明の第１の特徴は、複数の制御対象に対し、制御ユ
ニットを１台ずつ設け、それぞれが該制御対象の他にも
う２組別の制御対象を制（財）できるよう構成したこと
にある。そして、第二の特徴はそれぞれひとつの制御対
象に対する該制御ユニット以外の他の２つの制御ユニッ
トからの制御出刃を、もとに、正常時は正常な制御ユニ
ット出方の平均値全出力し、異常時は、２ ０ＵＴ
ＯＦ ３論理によって、制御対象への制御出刃ヲロツ
クする手段全備えたことにある。
ニットを１台ずつ設け、それぞれが該制御対象の他にも
う２組別の制御対象を制（財）できるよう構成したこと
にある。そして、第二の特徴はそれぞれひとつの制御対
象に対する該制御ユニット以外の他の２つの制御ユニッ
トからの制御出刃を、もとに、正常時は正常な制御ユニ
ット出方の平均値全出力し、異常時は、２ ０ＵＴ
ＯＦ ３論理によって、制御対象への制御出刃ヲロツ
クする手段全備えたことにある。
第３図に本発明の実施例を示す。制御対象Ｖ１〜ｖ４ハ
入力回路ＩＮ、〜ＩＮ４がらの人力信号に基づいてそれ
ぞれ制御対象毎に設けられた制御ユニットＣＵ、〜ＣＵ
、の制御プログラムＰ１〜Ｐ、によッテ出力回路ＯＵ＋
〜ＯＵ４．２ ０ＵＴＯＦ ３論理回路ＴｏＴＵ１
〜ＴｏＴＵ４およびリレー接点Ｒ，Ｙ、ｆ介して各々個
別に制御されている。例えば制御ユニツ）ＣＵ、の制御
プログラムＰ１の出力は、ＣＵ３．ＣＵ、の各Ｐ１の出
力と一緒にＴＯＴＵｌに入力され、ここでの論理判断を
経て、制御対象■、に出力される。制御ユニッ）ＣＵ、
が故障すると、ＣＵｌからの制御出力がアナログ信号の
場合、自己故障診断回路ＳＤ１によって、ＴＯＴＵ１内
のＣＵ、のプログラムＰ１による出力が切り離され、こ
れを除いたＣＵ。
入力回路ＩＮ、〜ＩＮ４がらの人力信号に基づいてそれ
ぞれ制御対象毎に設けられた制御ユニットＣＵ、〜ＣＵ
、の制御プログラムＰ１〜Ｐ、によッテ出力回路ＯＵ＋
〜ＯＵ４．２ ０ＵＴＯＦ ３論理回路ＴｏＴＵ１
〜ＴｏＴＵ４およびリレー接点Ｒ，Ｙ、ｆ介して各々個
別に制御されている。例えば制御ユニツ）ＣＵ、の制御
プログラムＰ１の出力は、ＣＵ３．ＣＵ、の各Ｐ１の出
力と一緒にＴＯＴＵｌに入力され、ここでの論理判断を
経て、制御対象■、に出力される。制御ユニッ）ＣＵ、
が故障すると、ＣＵｌからの制御出力がアナログ信号の
場合、自己故障診断回路ＳＤ１によって、ＴＯＴＵ１内
のＣＵ、のプログラムＰ１による出力が切り離され、こ
れを除いたＣＵ。
とＣＵ４の出力の間で平均値が算出され、リレー接点１
’（ｙｔ ｋ介して制御対象■、に出力される。
’（ｙｔ ｋ介して制御対象■、に出力される。
ＣＵｌからの制御出力がディジタル信号の場合は、ＣＵ
３とＣＵ４の制御出力、双方の論理積がリレーｉ点ＲＹ
１ｉ介して制御対象Ｖ、に出力される。
３とＣＵ４の制御出力、双方の論理積がリレーｉ点ＲＹ
１ｉ介して制御対象Ｖ、に出力される。
ＣＵ、飼ＣＵ３．ＣＵ４の全てが正常な時には、制御対
象への制御出力は、アナログ信号の場合、ｃｕｌ、ＣＵ
３ 、、ＣＵ４のプログラムＰ１の出力平均値となり、
ディジタル信号の場合は論理積となる。
象への制御出力は、アナログ信号の場合、ｃｕｌ、ＣＵ
３ 、、ＣＵ４のプログラムＰ１の出力平均値となり、
ディジタル信号の場合は論理積となる。
つぎに、ＣＵｌ とＣＵ３が故障した場合には、自己故
障診断回路Ｓ Ｄ、 、 ５−Ｄ３からの信号によって
、ＴＯＴＵＩ とＴＯＴＵ３の内部の２ ０ＵＴＯＦ
３論理によりそれぞれの制砥出力はリン−接点Ｒｙ、
、 Ｒｙ、によって遮断される。この他、２台の制御ユ
ニットのうちいづれが故障した場合も、操作不可となる
制御対象の数は２台にとど筐る。
障診断回路Ｓ Ｄ、 、 ５−Ｄ３からの信号によって
、ＴＯＴＵＩ とＴＯＴＵ３の内部の２ ０ＵＴＯＦ
３論理によりそれぞれの制砥出力はリン−接点Ｒｙ、
、 Ｒｙ、によって遮断される。この他、２台の制御ユ
ニットのうちいづれが故障した場合も、操作不可となる
制御対象の数は２台にとど筐る。
ここでは制御対象が４つの場合についての実施例につい
て述べたが、制御対象が多くなった場合も上述と同様の
構成および動作となる。
て述べたが、制御対象が多くなった場合も上述と同様の
構成および動作となる。
不発明によれば制御の応答性を損うことなく、制御ユニ
ットの故障時にもプラント全体への擾乱を極力小さく、
たとえ２台の制御ユニットが故障しても、２つの制御対
象の制御が不能となるのみで、高信頼かつ安価な制御装
置が構成できる。
ットの故障時にもプラント全体への擾乱を極力小さく、
たとえ２台の制御ユニットが故障しても、２つの制御対
象の制御が不能となるのみで、高信頼かつ安価な制御装
置が構成できる。
第１図、第２図はそれぞれ従来例の制御装置の構成を示
すブロック図、第３図は本発明の実施例を示すブロック
図である。 ＩＮ、〜■Ｎ４・・・入力回路、ＣＵ、〜ＣＵ４・・・
制御ユニット、ＳＤ、〜ＳＤ４・・・自己故障診断回路
、ＴＯＴＵ１〜Ｔ ＯＴ Ｕ、・・・２ ＯＵＴ
ＯＦ ３論理回路、ＯＵ１〜ＯＵ、・・・出力回路、Ｐ
、〜Ｐ４・・・制御プログラム、■１〜Ｖ４・・・制御
対象、Ｒｙ１〜Ｒｙ、・・・リレー接点。 第 Ｉ 図 ＩＮｔ ＩＮｚ ＩＡ／Ｊ ＩＮ＋Ｖｔ Ｖ２
Ｖ３ Ｖｔ 第 ２ 図 Ｖｔ ７ｚ Ｖ Ｊ第 ３ 図
すブロック図、第３図は本発明の実施例を示すブロック
図である。 ＩＮ、〜■Ｎ４・・・入力回路、ＣＵ、〜ＣＵ４・・・
制御ユニット、ＳＤ、〜ＳＤ４・・・自己故障診断回路
、ＴＯＴＵ１〜Ｔ ＯＴ Ｕ、・・・２ ＯＵＴ
ＯＦ ３論理回路、ＯＵ１〜ＯＵ、・・・出力回路、Ｐ
、〜Ｐ４・・・制御プログラム、■１〜Ｖ４・・・制御
対象、Ｒｙ１〜Ｒｙ、・・・リレー接点。 第 Ｉ 図 ＩＮｔ ＩＮｚ ＩＡ／Ｊ ＩＮ＋Ｖｔ Ｖ２
Ｖ３ Ｖｔ 第 ２ 図 Ｖｔ ７ｚ Ｖ Ｊ第 ３ 図
Claims (1)
- 【特許請求の範囲】 １、複数の制御対象に対し、制御を個別に行うものにお
いて、それぞれ例３つの制御対象を制御可能な制−ユニ
ットヲ各制御対象毎にそれぞれ設け、かつ各制御ユニッ
トヲそれぞれ他の２つの制御対象の制御をも行うようリ
ング状に組合せたことを特徴とする多重化制御装置。 ２、特許請求の範囲第１項の、記載に、さらに、それぞ
れひとつの制御対象に対する該制御ユニット以外の２つ
の制御ユニットからの制御出力全もとに、正常時は正常
な出力の平均値を出力し、異常時はツー・アウト・オブ
ースリー論理によって制御対象への制御出力をロックす
る手段を設けたことを特徴とする多重化制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10553981A JPS588301A (ja) | 1981-07-08 | 1981-07-08 | 多重化制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10553981A JPS588301A (ja) | 1981-07-08 | 1981-07-08 | 多重化制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS588301A true JPS588301A (ja) | 1983-01-18 |
Family
ID=14410386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10553981A Pending JPS588301A (ja) | 1981-07-08 | 1981-07-08 | 多重化制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588301A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61252218A (ja) * | 1985-05-01 | 1986-11-10 | Mitsubishi Petrochem Co Ltd | プロピレンブロツク共重合体の製造法 |
| JPH0298439A (ja) * | 1988-10-04 | 1990-04-10 | Fujimaru Kogyo Kk | アルミニウム面の被覆方法 |
-
1981
- 1981-07-08 JP JP10553981A patent/JPS588301A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61252218A (ja) * | 1985-05-01 | 1986-11-10 | Mitsubishi Petrochem Co Ltd | プロピレンブロツク共重合体の製造法 |
| JPH0298439A (ja) * | 1988-10-04 | 1990-04-10 | Fujimaru Kogyo Kk | アルミニウム面の被覆方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4400694A (en) | Microprocessor base for monitor/control of communications facilities | |
| CA1114514A (en) | Process control system with backup process controller | |
| US3593307A (en) | Redundant, self-checking, self-organizing control system | |
| JPS588301A (ja) | 多重化制御装置 | |
| JPS5497947A (en) | Parallel elevator cage controller | |
| JPH0588926A (ja) | 監視制御系の自動切替回路 | |
| JPH0143321B2 (ja) | ||
| JPS5723112A (en) | Numerical controller | |
| SE455404B (sv) | Datorstyrt stellverk med decentraliserade enheter, vardera med tva datorer | |
| GB1531334A (en) | Switching system | |
| JPS61180302A (ja) | 自動制御装置 | |
| JPS5853250A (ja) | 分散型制御システム | |
| JPS595302A (ja) | プラント分散制御方法 | |
| JPS6113627B2 (ja) | ||
| JPH05282172A (ja) | 共有予備を有するマルチプロセッサシステム | |
| Kinnucan | Industrial Computer That" Can't Fail". | |
| JPS6366643A (ja) | 遠隔保守方式 | |
| JPH05233345A (ja) | 冗長切替方式 | |
| JPS5816496B2 (ja) | マルチプロセツサ処理システムの電源異常制御方式 | |
| JPS6270903A (ja) | バツクアツプ制御装置 | |
| JPS5864501A (ja) | 多重制御装置 | |
| JPS58225448A (ja) | シ−ケンス制御装置 | |
| JPS5953583B2 (ja) | 切替装置 | |
| JPS61161550A (ja) | 計算機制御装置 | |
| JPS61194939A (ja) | 通信制御装置 |