JPS5885528A - 半導体装置用電極の形成方法 - Google Patents
半導体装置用電極の形成方法Info
- Publication number
- JPS5885528A JPS5885528A JP56182978A JP18297881A JPS5885528A JP S5885528 A JPS5885528 A JP S5885528A JP 56182978 A JP56182978 A JP 56182978A JP 18297881 A JP18297881 A JP 18297881A JP S5885528 A JPS5885528 A JP S5885528A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- region
- semiconductor device
- type
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は十淘体装置用電柿Ｉの形成方法に関するもので
ある。
ある。
従来半導体装置の電極（ゴ、半導体基板表面に酸化膜８
１の絶縁層を形成し、この絶縁層の上にアルミニウム等
の導電層を蒸着等により形ｂν１し、この導ｔｌＬ層が
絶縁層しこ設けられた窓を介して基板表面上１こ接動す
るようにして、半導体基板表面と導電層とのオーミック
接触を得ていた。
１の絶縁層を形成し、この絶縁層の上にアルミニウム等
の導電層を蒸着等により形ｂν１し、この導ｔｌＬ層が
絶縁層しこ設けられた窓を介して基板表面上１こ接動す
るようにして、半導体基板表面と導電層とのオーミック
接触を得ていた。
しかし半導体装置の領域９こは半導体基板表面からある
程度の深さの所をこ位置して、基板前ｍ口こ達していな
いものがある。このような表面下の領域９こは基、板表
面から電極を直接接続することができす、このことが従
来半導体装ｆｆｔの型動特性の但下□を招いていた。
程度の深さの所をこ位置して、基板前ｍ口こ達していな
いものがある。このような表面下の領域９こは基、板表
面から電極を直接接続することができす、このことが従
来半導体装ｆｆｔの型動特性の但下□を招いていた。
本発明の目的（、゛Ｉ上述した欠めを除去し、半導体装
圧ｔの７１４気％ ’ｔ＜トを向上さぜることのできる
半導体装置用電極の形成方法を提供することシこある。
圧ｔの７１４気％ ’ｔ＜トを向上さぜることのできる
半導体装置用電極の形成方法を提供することシこある。
本発明は午涛体装簡が形成ざねる１”導体基板り面から
該基板Ｗ Ｉｌｌ下の所定深さに位置する領域【こ向け
て異方性エツチングを行ない、これ（こより形成された
エツチング面上Ｅこ電極屑を設けることを特徴とする半
導体装置用電極の形成方法にある。
該基板Ｗ Ｉｌｌ下の所定深さに位置する領域【こ向け
て異方性エツチングを行ない、これ（こより形成された
エツチング面上Ｅこ電極屑を設けることを特徴とする半
導体装置用電極の形成方法にある。
図面【こつき本発明を説明する。
第１図は従来の電ｔ！！Ｉ／構造をηするＮＰＮ形のバ
イ１ホーラトランジスタの一例を示す断面図であり、。
イ１ホーラトランジスタの一例を示す断面図であり、。
ここにｌθけＰ形基板、／２けＮ形拡散領域をもって形
成するｆｉｌｌ込み胎、／ぐはコレクタ領域を成すＮ形
エピタキシャル領域、１６は高濃度Ｎ影領域、７ｇけＰ
形ベース拡散領域、〃はＮ形エミッタ拡散領域、〃は絶
縁層、２グはエミッタ電極、左はベースπＬ極、Ｉはコ
レクタ電極であ４ノ。
成するｆｉｌｌ込み胎、／ぐはコレクタ領域を成すＮ形
エピタキシャル領域、１６は高濃度Ｎ影領域、７ｇけＰ
形ベース拡散領域、〃はＮ形エミッタ拡散領域、〃は絶
縁層、２グはエミッタ電極、左はベースπＬ極、Ｉはコ
レクタ電極であ４ノ。
ｌυｒＦＭのトランジスタＦこおいては、コレクタシリ
ーズ抵抗を低泗させるため（こ、坪込み層１２を股ケ１
１ており、本来コレクタ電極ｊはこの埋込み層１２に直
接接続するのが債ましいが、コレクタ電狗、Ｉは半導体
基板の表面と接峡するので、叩込み層１２とは直ｆｉ−
’ｒｘ （，４することはできない。そこで表面コレク
タ′１１）極ｊを取出す部分〔こ高濃度領域／６を拡散
波“術を用いて形成して、コレクタシリーズ抵抗の低力
、も１化を図っていた。
ーズ抵抗を低泗させるため（こ、坪込み層１２を股ケ１
１ており、本来コレクタ電極ｊはこの埋込み層１２に直
接接続するのが債ましいが、コレクタ電狗、Ｉは半導体
基板の表面と接峡するので、叩込み層１２とは直ｆｉ−
’ｒｘ （，４することはできない。そこで表面コレク
タ′１１）極ｊを取出す部分〔こ高濃度領域／６を拡散
波“術を用いて形成して、コレクタシリーズ抵抗の低力
、も１化を図っていた。
しかしコレクタとして作用する主要部分は埋込み痩／２
とベース領域１ｇ＆こ挾まれた領域であり、主なコレク
タＴｒｉ流は埋込み僧１２を流れる。したかつ−゛て、
高濃度Ｎ形不純物拡散領域１６がら埋込み＋９５７２
。
とベース領域１ｇ＆こ挾まれた領域であり、主なコレク
タＴｒｉ流は埋込み僧１２を流れる。したかつ−゛て、
高濃度Ｎ形不純物拡散領域１６がら埋込み＋９５７２
。
をこ至るまでのＮ形エピタキシャル領域／ｌの部分はコ
レクタ電こ直列に接続された抵抗として作用し、コレク
タ抵抗を薩くする要因となっており、これがバイポーラ
トランジスタの電気的特性の低下を招いていた。
レクタ電こ直列に接続された抵抗として作用し、コレク
タ抵抗を薩くする要因となっており、これがバイポーラ
トランジスタの電気的特性の低下を招いていた。
以下実施例として、第１図の場合と同様、ＮＰＮ形バイ
ポーラトランジスタ（こっきそのコレクタ領域９こ本発
明方法を適用した場合につき説明する。
ポーラトランジスタ（こっきそのコレクタ領域９こ本発
明方法を適用した場合につき説明する。
なお、各図において、第１図のトランジスタと同□日−
ｍｉ分を示すものをこけ同一符号を付して示しである。
ｍｉ分を示すものをこけ同一符号を付して示しである。
第２，３およびダ図は半導体装置としてのＮＰＮ形バイ
ポーラトランジスタの製造工程の各断面図を示したもの
である。
ポーラトランジスタの製造工程の各断面図を示したもの
である。
先ず第２図に示すようしこ、通常のバイポーラトランジ
スタ製造技術を用いて、結晶面＜ｉｏｏ＞を有するＰ形
半導体基板／θ上にＮ形埋込み拡散領域／２、Ｎ形エピ
タキシャル成長領域／グ、ベース領域／に、エミッタ領
域〃を順次形成し、さらに基板表面／Ｓ上【こ酸化膜の
絶縁層ｎを形成する。従来の １ＮＰＮ形バイポーラト
ランジスタの製造工程では、第１図に示すように、エミ
ッタ領域〃を熱拡散法によって形成する工程において、
四時にアルミニウムのような金ＦＡ 電極ｆｆとのオー
ミック接触を容易ならしめるため、高不純物濃度のＮ影
領域１６をコレクタ領域／りの表面【こ形成していたが
、本実施例ではコレクタ［ｔｄＩ／にこ本発明方法を適
用するため、エミッタ領域〃のみを高濃度Ｎ形不純物熱
拡散する。
スタ製造技術を用いて、結晶面＜ｉｏｏ＞を有するＰ形
半導体基板／θ上にＮ形埋込み拡散領域／２、Ｎ形エピ
タキシャル成長領域／グ、ベース領域／に、エミッタ領
域〃を順次形成し、さらに基板表面／Ｓ上【こ酸化膜の
絶縁層ｎを形成する。従来の １ＮＰＮ形バイポーラト
ランジスタの製造工程では、第１図に示すように、エミ
ッタ領域〃を熱拡散法によって形成する工程において、
四時にアルミニウムのような金ＦＡ 電極ｆｆとのオー
ミック接触を容易ならしめるため、高不純物濃度のＮ影
領域１６をコレクタ領域／りの表面【こ形成していたが
、本実施例ではコレクタ［ｔｄＩ／にこ本発明方法を適
用するため、エミッタ領域〃のみを高濃度Ｎ形不純物熱
拡散する。
つぎ（こ第３図番こ示すようしこ、コレクタ電極を取出
すｇｌ’分Ｅこ、半導体基板の表面／Ｓから内部【こ向
け、埋込み層／２＆こ達するまでの穴３θをあける。こ
の穴３０目つきのようをこして形成する。
すｇｌ’分Ｅこ、半導体基板の表面／Ｓから内部【こ向
け、埋込み層／２＆こ達するまでの穴３θをあける。こ
の穴３０目つきのようをこして形成する。
先ず、ホトエツチング法により基板表面ｌｊ上の□絶縁
層ｎのコレクタ電極形成予定部をこ、各辺が結晶軸＜／
／／＞と平行となるように矩形の窓をあけ、ついでこの
窓を通してＮ形エピタキシャル領域／りを異方性エツチ
ングし、埋込み層／２ ＆こ達する断面かＶ字状の穴３
θを形成する。この実施例では異方゛□性エツチングと
してエチレンジアミン曽ピロカテコール水混合液による
エツチング（以下ＪＥＰＷエツチング」と称する）技術
を用いる。ＥＰＷエツチングによれは、＜／／／＞面の
エツチング速度が他に比べて非常に遅いため、絶縁層〃
の窓の直下のエピタキシャル領域／グにはＶ字状の穴３
θをあけることができる。この穴３θの深さは絶縁層〃
にあける窓の幅で一義的に定まるので、穴３θの深さの
制御は正確（こ行なうことができる。例えは、穴３θの
深さを５μｍとするには窓の幅を約７μｍにすれば□よ
い。
層ｎのコレクタ電極形成予定部をこ、各辺が結晶軸＜／
／／＞と平行となるように矩形の窓をあけ、ついでこの
窓を通してＮ形エピタキシャル領域／りを異方性エツチ
ングし、埋込み層／２ ＆こ達する断面かＶ字状の穴３
θを形成する。この実施例では異方゛□性エツチングと
してエチレンジアミン曽ピロカテコール水混合液による
エツチング（以下ＪＥＰＷエツチング」と称する）技術
を用いる。ＥＰＷエツチングによれは、＜／／／＞面の
エツチング速度が他に比べて非常に遅いため、絶縁層〃
の窓の直下のエピタキシャル領域／グにはＶ字状の穴３
θをあけることができる。この穴３θの深さは絶縁層〃
にあける窓の幅で一義的に定まるので、穴３θの深さの
制御は正確（こ行なうことができる。例えは、穴３θの
深さを５μｍとするには窓の幅を約７μｍにすれば□よ
い。
その後第グ肉に示すようをこ、絶縁層２２にエミッタ’
ａｓｈおよびペース電極取出し用の窓もあけ、これらの
窓と前記コレクタ１［１ｔｔｉ＜取出し用の穴３θを介
して従来法をこならって各領域にアルミニウム電極１膜
を同時（こ蒸着してエミッタ電極２４ｔ１ベース電極ｘ
Ｈよびコレクタ電＠ｒ 、２Ｊ’を形成する。
ａｓｈおよびペース電極取出し用の窓もあけ、これらの
窓と前記コレクタ１［１ｔｔｉ＜取出し用の穴３θを介
して従来法をこならって各領域にアルミニウム電極１膜
を同時（こ蒸着してエミッタ電極２４ｔ１ベース電極ｘ
Ｈよびコレクタ電＠ｒ 、２Ｊ’を形成する。
上述したようにすれは、アルミニウム’ＫＴｈｆｆは埋
込み層／２とｉ［ｔ６オーミツク接触するため、従来構
造の′電極の場合に存在したコレクタ電極と埋込み僧／
２との間の抵抗を取り除くことができる。 □上＞？ｌ
＼の実施例ではＮＰＮ形バイホーラトランジスタの例を
こつきｋ、明したが、本発明はＰＮＰ ｊ？ ｈランジ
スタても同ト）【こ適用てきることは勿Ｍ：ｉｌであり
、Ｈた１１・しこバイポーラトランジスタのコレクタ面
々１１抵抗の但滅たけで７’ｌ： ＜ 、竿本体基板内
部に存在する領域９こｉｌｉ、 ｆｄｌ、を］１１杉、
掻糾する場合に全て適月Ｊすることができる。
込み層／２とｉ［ｔ６オーミツク接触するため、従来構
造の′電極の場合に存在したコレクタ電極と埋込み僧／
２との間の抵抗を取り除くことができる。 □上＞？ｌ
＼の実施例ではＮＰＮ形バイホーラトランジスタの例を
こつきｋ、明したが、本発明はＰＮＰ ｊ？ ｈランジ
スタても同ト）【こ適用てきることは勿Ｍ：ｉｌであり
、Ｈた１１・しこバイポーラトランジスタのコレクタ面
々１１抵抗の但滅たけで７’ｌ： ＜ 、竿本体基板内
部に存在する領域９こｉｌｉ、 ｆｄｌ、を］１１杉、
掻糾する場合に全て適月Ｊすることができる。
ｌ「お、第３図図下のＪ２施例において、ＥＰＶ／エッ
士ング後に、穴ゴ０の表面から高濃度Ｎ形不純物を′□
４］／、 ｆＸｖＬ／て破ζ１７ ｆこて示すようＥこ
高濃度Ｎ形り八じｒ領域３ノを升ｅ成すれは、アルミニ
ウム電神１２ＸとＩＪ ＞ｂエピタキシャル領域／グと
のオーミック接触面積を大きくシ、エレクトロマイグレ
ーションの防＋Ｉ−にこ役立つ。さらＧこその場合【こ
は、例えは第Ｓ図のように”…［而か７字状の穴３θの
先端３グかＮ形坤込み拡１け領ｒｐ＞化ル遡〃にあける
窓中１１Ｔを１・きくすることもできる。
士ング後に、穴ゴ０の表面から高濃度Ｎ形不純物を′□
４］／、 ｆＸｖＬ／て破ζ１７ ｆこて示すようＥこ
高濃度Ｎ形り八じｒ領域３ノを升ｅ成すれは、アルミニ
ウム電神１２ＸとＩＪ ＞ｂエピタキシャル領域／グと
のオーミック接触面積を大きくシ、エレクトロマイグレ
ーションの防＋Ｉ−にこ役立つ。さらＧこその場合【こ
は、例えは第Ｓ図のように”…［而か７字状の穴３θの
先端３グかＮ形坤込み拡１け領ｒｐ＞化ル遡〃にあける
窓中１１Ｔを１・きくすることもできる。
以上実施例で革［７たよう（こ、半導体表面がら内部に
向けて異方性エラチンブレこより穴をあけ、その穴の表
面に導電膜を形成した電挿シを使用することにより、あ
る深さをもって形成された１４ Ｇこ′電極を必要とす
る領域を有する半導体装置の電気特性の低下を防ぐこと
ができると云う優れた効果がある。
向けて異方性エラチンブレこより穴をあけ、その穴の表
面に導電膜を形成した電挿シを使用することにより、あ
る深さをもって形成された１４ Ｇこ′電極を必要とす
る領域を有する半導体装置の電気特性の低下を防ぐこと
ができると云う優れた効果がある。
第１図は従来の電極構造を有するＮＰＮ形のバイポーラ
トランジスタの一例を示すｉ＋面図、第２〜１図は本発
明方法を適用してＮＰＮ形のバイポーラトランジスタを
形成する順次の製造工程【こおけ□る断面図、第乏図は
本発明方法の他の実施例を示す断面図である。 ｌθ・・・Ｐ形基板、１２・・・埋込み層、／グ・・・
Ｎ形エピタキシャル領域、／Ｓ・・・半導体基板の表面
、ｌｔ・・・高濃度Ｎ影領域、７ｇ・・・Ｐ形ベース領
域、〃・・・Ｎ形エミ）ツタ領域、〃・・・わ・Ｉ縁層
、２り・・・エミッタ電極、ｎ・・・ベース電極、π・
・フレフタ’ＫＬ％、３θ・・・穴、３２．・・・高濃
度Ｎ形拡散領域。 第１図 第２図 汝 σ］ で− ５−丁二ｒｔイー−１ 第４図 ｉＩ塚に 、Ｔ伊 ｌノ＋７ ｖ、、 、／さ４ ３４ ３０２２ ｚｉシーゴ７ジーｆ５ 第１頁の続き ■発 明 者 −瀬功 東京都渋谷区幡ケ谷２丁目４３番 ２号才リンパス光学工業株式会 社内 、塑合 明 者 中村康男 東京都渋谷区幡ケ谷２丁目４３番 ２号才リンパス光学工業株式会 社内 塑合 明 者 小牧大卒 東京都渋谷区幡ケ谷２丁目４３番 ２号才リンパス光学工業株式会 社内 １１２−
トランジスタの一例を示すｉ＋面図、第２〜１図は本発
明方法を適用してＮＰＮ形のバイポーラトランジスタを
形成する順次の製造工程【こおけ□る断面図、第乏図は
本発明方法の他の実施例を示す断面図である。 ｌθ・・・Ｐ形基板、１２・・・埋込み層、／グ・・・
Ｎ形エピタキシャル領域、／Ｓ・・・半導体基板の表面
、ｌｔ・・・高濃度Ｎ影領域、７ｇ・・・Ｐ形ベース領
域、〃・・・Ｎ形エミ）ツタ領域、〃・・・わ・Ｉ縁層
、２り・・・エミッタ電極、ｎ・・・ベース電極、π・
・フレフタ’ＫＬ％、３θ・・・穴、３２．・・・高濃
度Ｎ形拡散領域。 第１図 第２図 汝 σ］ で− ５−丁二ｒｔイー−１ 第４図 ｉＩ塚に 、Ｔ伊 ｌノ＋７ ｖ、、 、／さ４ ３４ ３０２２ ｚｉシーゴ７ジーｆ５ 第１頁の続き ■発 明 者 −瀬功 東京都渋谷区幡ケ谷２丁目４３番 ２号才リンパス光学工業株式会 社内 、塑合 明 者 中村康男 東京都渋谷区幡ケ谷２丁目４３番 ２号才リンパス光学工業株式会 社内 塑合 明 者 小牧大卒 東京都渋谷区幡ケ谷２丁目４３番 ２号才リンパス光学工業株式会 社内 １１２−
Claims (1)
- 【特許請求の範囲】 Ｌ 半導体装置が形成される半導体基板表面から該基板
前１ｎｉ下の所定深さに位置する領域に向けて異方性エ
ツチングを行ない、これにより形成されたエツチング面
上をこ霜′、極層を設けることを特徴とする半導体装置
用電極の形成方法。 ２、特許請求の範囲第１頂記載の方法（こおいて・ζ異
方１）１：エツチングをＥＰＷエツチングとすることを
特徴とする半導体装置用電極の形成方法。 ３ 特許請求の範囲第２項記１モ・の方法において、Ｅ
ＰＷエツチングを行なう半４４体基板の結晶面を＜ １
００ ＞面とすることを特徴とする半導体装置用電極の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182978A JPS5885528A (ja) | 1981-11-17 | 1981-11-17 | 半導体装置用電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56182978A JPS5885528A (ja) | 1981-11-17 | 1981-11-17 | 半導体装置用電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5885528A true JPS5885528A (ja) | 1983-05-21 |
Family
ID=16127623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56182978A Pending JPS5885528A (ja) | 1981-11-17 | 1981-11-17 | 半導体装置用電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5885528A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162270A (en) * | 1979-06-02 | 1980-12-17 | Sharp Corp | Semiconductor device |
-
1981
- 1981-11-17 JP JP56182978A patent/JPS5885528A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55162270A (en) * | 1979-06-02 | 1980-12-17 | Sharp Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3874936A (en) | Method of gettering impurities in semiconductor devices introducing stress centers and devices resulting thereof | |
| KR840007315A (ko) | 압력감지소자(壓力感知素子)를 가진 반도체 장치와 그 제조법 | |
| GB1110224A (en) | Improvements in or relating to methods of producing semiconductor arrangements | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| KR840002162A (ko) | 반도체 장치(半導體裝置) | |
| JPH02210860A (ja) | 半導体集積回路装置 | |
| JPS6128236B2 (ja) | ||
| US5107309A (en) | Double diffused leadout for a semiconductor device | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| KR840005930A (ko) | 반도체 장치(半導體裝置) | |
| KR960011182B1 (ko) | 바이폴라 소자의 제조방법 | |
| JPS63204649A (ja) | 半導体装置 | |
| JPH0518470B2 (ja) | ||
| JP3041908B2 (ja) | 半導体装置 | |
| GB1282607A (en) | Improvements in and relating to methods of manufacturing semiconductor devices | |
| Lee | A dielectrically-isolated saturating circuit | |
| JPH0666275B2 (ja) | 半導体装置の製造方法 | |
| JPS59163864A (ja) | 半導体装置 | |
| JPS58182880A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06341913A (ja) | 集積化半導体圧力センサ | |
| JPS5932164A (ja) | 半導体メモリ装置 | |
| JPH03273640A (ja) | 半導体装置 | |
| JPS59181665A (ja) | 半導体装置の製造方法 | |
| JPH01112779A (ja) | 定電圧ダイオード及びその製造方法 | |
| JPS59117174A (ja) | 定電圧ダイオ−ド |