JPH0518470B2 - - Google Patents

Info

Publication number
JPH0518470B2
JPH0518470B2 JP26725385A JP26725385A JPH0518470B2 JP H0518470 B2 JPH0518470 B2 JP H0518470B2 JP 26725385 A JP26725385 A JP 26725385A JP 26725385 A JP26725385 A JP 26725385A JP H0518470 B2 JPH0518470 B2 JP H0518470B2
Authority
JP
Japan
Prior art keywords
region
mesa
channel stopper
semiconductor substrate
mesa groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26725385A
Other languages
English (en)
Other versions
JPS62128180A (ja
Inventor
Shigeru Hasegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP26725385A priority Critical patent/JPS62128180A/ja
Publication of JPS62128180A publication Critical patent/JPS62128180A/ja
Publication of JPH0518470B2 publication Critical patent/JPH0518470B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Weting (AREA)

Description

【発明の詳細な説明】 [発明の技術分野] 本発明は、半導体装置の製造方法に関し、特に
チヤネルストツパーを有する高逆耐圧メサ型半導
体装置についての改良された製造方法に関するも
のである。
[発明の技術的背景] メサ型半導体装置においては、素子の特性の安
定化や信頼性向上のため、その表面を保護膜で被
覆することが行われており、そのうちの一方法と
して熱酸化膜による表面保護方法がある。熱酸化
膜は、安定した表面が得られ、量産性もよいが、
酸化膜中には正の可動イオンが存在し、これが信
頼性、特に高温逆バイアス特性に悪影響を及ぼ
す。
従来、例えばN+−N-−P構造のメサ型ダイオ
ードでは、第2図に示すように、チヤネルストツ
パー6としてはメサ溝底部付近に1019cm-3以上の
アクセプタ不純物濃度を有するP+領域を設け、
高温逆バイアス印加時に酸化膜9中の正電荷によ
りP領域2の表面に反転層が生ずるのを防ぐ構造
が採られている。なお、10は電極、5は電極取
出し用P+領域である。
[背景技術の問題点] 従来、チヤネルストツパーP+領域6を設ける
方法としては、例えば第3図a〜d工程図に示す
方法と第4図a〜d工程図に示す方法が知られて
いる。
第3図に示す方法は、メサ溝を設けた後に溝底
にチヤネルストツパーP+領域の拡散をする方法
である。すなわち、まず、第3図aのN-形シリ
コン基板11の図の下表面全面からアクセプタ不
純物を、図の上表面全面からドナー不純物を、と
もに表面濃度が1020cm-3になるように拡散し、そ
れぞれP領域12とN+領域13を設ける(第3
図b)。次に、N+領域13側表面から、P領域1
2に達する孔を掘り、N+領域13、N-領域14
及びP領域12に跨がるメサ溝15を設ける(第
3図c)。しかる後、メサ溝15の底部にアクセ
プタ不純物を1019cm-3以上導入して、チヤネルス
トツパーのP+領域16を形成する(第3図d)。
第4図に示す方法は、深いP+領域を拡散させ
てからメサ溝を形成する方法である。すなわち、
まず、第4図aのN-形シリコン基板21をとり、
図の下面では全面から、図の上面ではメサ溝を設
ける位置から、アクセプタ不純物をそれぞれ表面
濃度が1020cm-3、1021cm-3になるように拡散し、
P領域22と、メサ溝底部となる位置で1019cm-3
以上の濃度を有するP+領域27を形成する(第
4図b)。次に、図の上面からドナー不純物を拡
散してN+領域23を設ける(第4図c)。しかる
後、メサ溝25を掘つて、P+領域27の底部を
チヤネルストツパー26として残し、第3図dと
同じ第4図dの構造を得る。
そして、第3図dと第4図dの各領域を形成し
た基板からは、酸化膜及び電極を形成し、そのメ
サ溝25の中心線に沿つてペレツトに切断すれ
ば、第2図の構造のダイオードが得られる。
しかしながら、第3図に示す従来方法では、メ
サ溝を設けた後にその底にP+領域の拡散をする
ので、拡散位置を正確に制御することがむずかし
く、一方、第4図に示す従来方法では、メサ溝の
深さ以上に深く拡散する必要があるので、拡散時
間が長くなるとともに、チヤネルストツパー26
のP+濃度も拡散表面濃度に比べて著しく低下す
るとともに、該P+濃度も制御しにくいというと
いう欠点がある。
[発明の目的] この発明の目的は、メサ溝底部のチヤネルスト
ツパーを、上記従来方法に比べて、より正確な位
置に、高濃度に、かつその濃度を制御して、高逆
耐圧などの特性をもつメサ型半導体装置の製造方
法を提供することである。また、この発明の別の
目的は、チヤネルストツパー領域の拡散時間を短
縮して、全工程時間の短縮に寄与するメサ型半導
体装置の製造方法を提供することである。
[発明の概要] この発明は、2枚の半導体基板を、金属や有機
物などのろう材若しくは接着剤の介在なしに、直
接の熱圧着により接着する技術を利用して、チヤ
ネルストツパー領域を形成するものである。すな
わち、一方の半導体基体の主面には、メサ溝の底
部となる位置にチヤネルストツパー領域を設けて
おき、これに他方半導体基体を接着し、溝底に該
チヤネルストツパーが現れるようなメサ溝を、該
他方半導体基体に形成する方法である。この方法
の利点は、チヤネルストツパーをメサ溝の底の正
確な位置に、制御された高濃度で、かつ短時間に
形成できることである。
[発明の実施例] 以下に、この発明を第1図のメサ型ダイオード
の工程図で具体的に説明する。第1図a1〜a2
は第1半導体基板にかかる工程、第1図b1〜b
2は第2半導体基板にチヤネルストツパー領域な
どを設ける工程、第1図c〜dは第1及び第2半
導体基板を接着してメサ溝を形成する工程であ
る。
第1図a1における31は、不純物濃度が1014
cm-3のN-型シリコン基板である。次に、第1図
a2のように、このN-型シリコン基板31にお
ける図の上表面の全面から、表面濃度が1020cm-3
になるようにドナー不純物を拡散して、N+型の
高濃度層33を形成する。
一方、第1図b1における32は、不純物濃度
が1018cm-3である別のP型シリコン基板である。
次に、第1図b2のように、このシリコン基板3
2における図の上表面のメサ溝の底部に相当する
部分に、選択的にアクセプタ不純物を表面濃度が
1020cm-3となるように拡散して、チヤネルストツ
パーP+領域36を設けると同時に、そのシリコ
ン基板32の図の下表面の全面からも、アクセプ
タ不純物を拡散してコンタクトP+領域38を設
ける。
しかる後、第1図cに示すように、第1図a2
の基板と、第1図b2の基板とを、第1図a2基
板のN-領域34と第1図b2基板のチヤネルス
トツパーP+領域36側とが、接着面37で接す
るように接着する。この接着には、両基板にミラ
ー面を形成した後、該ミラー面を清浄化し、金属
が有機物などのろう材若しくは接着剤を介在させ
ずに、清浄な雰囲気中でシリコン基板どうしを直
接圧着するとともに400℃以上好ましくは1100℃
で数時間熱処理をして接着を強化する。この接着
により、N-領域34とP領域32との間にダイ
オードPN接合が形成される。
そして最後に、第1図dに示すごとく、接着し
た基板のN+側表面からメサ溝35を掘り、P+
域36がメサ溝35の底部に位置するようにすれ
ば、該P+領域36がチヤネルストツパーとなる
構造が形成される。
チヤネルストツパー付きメサ型ダイオードとし
ては、さらに第1図dの基板に酸化膜と電極を形
成した後、一点鎖線Lに沿つてペレツトカツトし
て、第2図の構造のものを得ることができる。第
2図において、酸化膜は9、電極は10である。
[発明の効果] 本発明の製造方法によれば、チヤネルストツパ
ー領域は第2半導体基体の平面基板上で選択拡散
して形成されるので、メサ溝形成後溝底にチヤネ
ルストツパー領域を形成する従来方法(第3図の
方法)に比べて、チヤネルストツパー領域をより
正確な位置に設けることができる。
また、本発明の製造方法によれば、チヤネルス
トツパー領域のための拡散は第2半導体基体上で
浅く拡散すればよいから、メサ溝形成前にメサ溝
の深さにチヤネルストツパー領域の深さを加えた
深い拡散が必要であつた従来方法(第4図の方
法)に比べて、拡散時間が大幅に短縮でき、しか
もチヤネルストツパーとして必要な高濃度の領域
を極めて制御された状態で設けることができる。
そのように、チヤネルストツパー領域が、溝底
の正確な位置に、高濃度で、かつ制御された状態
で形成できると、高逆耐圧のメサ型半導体装置が
実現されるとともに、拡散時間が短時間ですみ、
全工程時間を大幅に短縮することができる。
【図面の簡単な説明】
第1図は本発明実施例のメサ型半導体装置製造
方法の主要工程を半導体基板断面で説明する工程
図、第2図は本発明が関連するメサ型半導体装置
の断面図、第3図及び第4図は従来製造方法の主
要工程を半導体基板断面で説明する工程図であ
る。 31……一導電型の第1半導体基体、32……
逆導電型の第2半導体基体、33……一導電型の
高濃度層、34……第1半導体基体の低濃度層、
35……メサ溝、36……逆導電型の高濃度層
(チヤネルストツパー)、37……接着面、9……
酸化膜。

Claims (1)

    【特許請求の範囲】
  1. 1 一導電型の第1半導体基体における一主面
    に、同じ一導電型の高濃度層を設ける工程と、逆
    導電型の第2半導体基体の一主面におけるメサ溝
    の底部となる位置に、選択的に逆導電型の高濃度
    層を設ける工程と、該第1半導体基体の低濃度層
    の露出する他主面と該第2半導体基体の選択的に
    高濃度層を設けた一主面とを熱圧着により接着す
    る工程と、接着された基体においてメサ溝を、該
    第2半導体基体の選択的に設けた高濃度層がメサ
    溝底部に位置するように設ける工程とを含むメサ
    型半導体装置の製造方法。
JP26725385A 1985-11-29 1985-11-29 メサ型半導体装置の製造方法 Granted JPS62128180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26725385A JPS62128180A (ja) 1985-11-29 1985-11-29 メサ型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26725385A JPS62128180A (ja) 1985-11-29 1985-11-29 メサ型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS62128180A JPS62128180A (ja) 1987-06-10
JPH0518470B2 true JPH0518470B2 (ja) 1993-03-12

Family

ID=17442263

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26725385A Granted JPS62128180A (ja) 1985-11-29 1985-11-29 メサ型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS62128180A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384854B2 (en) * 2002-03-08 2008-06-10 International Business Machines Corporation Method of forming low capacitance ESD robust diodes
JP4901300B2 (ja) 2006-05-19 2012-03-21 新電元工業株式会社 半導体装置の製造方法
US7888745B2 (en) * 2006-06-21 2011-02-15 International Business Machines Corporation Bipolar transistor with dual shallow trench isolation and low base resistance

Also Published As

Publication number Publication date
JPS62128180A (ja) 1987-06-10

Similar Documents

Publication Publication Date Title
US2861018A (en) Fabrication of semiconductive devices
JP3328309B2 (ja) 半導体基板加工方法
US3202887A (en) Mesa-transistor with impurity concentration in the base decreasing toward collector junction
JPH01135070A (ja) 半導体基板の製造方法
JPH04283914A (ja) 貼り合わせ半導体基板とその製造方法
JPH023266A (ja) 導電性再結合層を有するバイポーラ半導体デバイス
JPH0258873A (ja) 積層構造半導体基板および半導体装置
JPS62128180A (ja) メサ型半導体装置の製造方法
JPH0462847A (ja) 半導体装置及びその製造方法
JP3465765B2 (ja) Igbt用半導体基板の作製方法
US5132770A (en) Semiconductor device having improved multi-layered substrate structure
JPH01194369A (ja) 埋込ツェナー・ダイオード及びその形成方法
JP2969669B2 (ja) 半導体装置の製造方法
JPS62221122A (ja) 半導体装置の製造方法
KR960015929B1 (ko) 바이폴라 트랜지스터의 매입층 제조방법
JPS63204649A (ja) 半導体装置
JPS6126267A (ja) 双方向性ツエナ−ダイオ−ド
JP2708829B2 (ja) 炭化ケイ素の電極形成方法
JPH0645429A (ja) 半導体装置の製造方法
JPS6017961A (ja) 半導体制御整流素子の製造方法
JPS62156820A (ja) 半導体素子の製造方法
JPH0341748A (ja) 半導体装置の製造方法
JPS6222451A (ja) 半導体基板のpn接合アイソレ−シヨン方法
JPH02177557A (ja) 半導体装置の製造方法
JPS6221277B2 (ja)