JPS5885998A - サンプルアンドホ−ルド回路およびスイツチコンデンサ積分回路およびサンプルアンドホ−ルド回路の自動ゼロ調節方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はサンプルアンドホールド回路に係り、特にデジ
タル／アナログ変換器のような金属酸化半導体（ＭＯＳ
）集積回路データ収集装置に用いられるサンプルアンド
ホールド回路に関する。

〔従来技術とその問題点〕

デジタル／アナレグ変換器のような高解掌度金属酸化半
導体（ＭＯＳ）集積回路データ収集装置では、入力オフ
セット電圧がμＶの小さな範囲で、利得の精度が０．Ｏ
１＊より良いサンプルアンドホールド回路が必要とされ
る。そのようなサンプルアンドホールド回路は差動増幅
器で構成される。差動増幅器は、その正負入力間に必然
的にオフセットが発生し、これによシ出力にオフセット
電圧が必ずあられれる。この出力電圧は入力信号の危い
時でも発生するので、極めて好ましくない、従来、オフ
セット出力電圧を最小にするために１大容量の補償用コ
ンデンサをチ、プに外付けして所要の性能を得ている。

差動増幅器のオフセット出力電圧を最小にする方法の１
つに、補償用コンデンサを差動増幅器の出力とアース間
に接続し、増幅器の初期オフセット出力電圧をコンデン
サに記憶する。そして、補償用−；ンデ、ンサは増幅器
の負入力と出力との間に接続され、オフセット出力電圧
と同じ大きさで極性が反対の電圧が負帰還として増幅器
に供給される。その結果、増幅器のオフセ、ト出力電圧
はほぼ相殺される。この方法け、自動ゼロ調整と称され
る。

しかし、従来の自動ゼロ調整法では、増幅器の負入力と
アース間の寄生容量が、補償；ンデンサを再接続する際
に充電されるので、寄生容量と補償用コンデンサの容量
との和で寄生容量を割った値に比例して増幅器の出力の
利得が不正確になる。したがって、利得を０．０１％の
精度に保つためには、補償用コンデンサの容量を１０．
００ｐＦ程度にしなければいけない、このオーダの容量
は、集積回路に組込むには大きすぎ、難点の一つになり
て°いた。

他の自動ゼロ調整法では、前述したように、まず補償用
コンデンサにオフセット電圧を記憶する。しかし、補償
用コンデンサを増幅器の負の帰還ループの要素として接
続するのではなく、増幅器の正の入力とアース間に接続
する。そして、入力信号が差動増幅器の負の入力に供給
され、増幅器は負の利得反転段として機能する。

しかし、この場合は、増幅器のオフセット出力電圧が零
になるとは限らず、増幅器の正入力部の寄生容量をこの
寄生容量と補償用コンデンサの容量の和で割りた値に比
例した量だけ減少するだけである。したがりて、初めの
方法ドおいて利得の精度を最高にするためには、ｉたけ
後の方法においてオフセット出力電圧を最小にするため
には、いずれの方法においても非常に容量の大きな補償
用コンデンサが必要とされる。

〔発明の目的〕

本発明の目的は、寄生容量による利得誤差を除去でき、
かつ寄生容量の大きさに無関係にオフセット出力電圧を
精密にゼロ調節できるサンプルアンドホールド回路を提
供することである。

〔発明の構成〕

第１ｍおよび第１ｂ図は、差動増幅器１０のオフセット
出力電圧を最小にするための第１の従来の自動ゼ″ロ調
節回路を示す、差動増幅器１０は、正負入力端子１０＆
、１０ｂと出力端子ｌｅｅを有する。この差動増幅器Ｊ
　Ｏを精密サンプルアンドホールド回路に用いると問題
が生じる。それは、正負入力端子２　（７ａ　＊　Ｊ　
（Ｆ　ｂ、の増幅器１０内では、必ず電圧差が生じるの
で、入力端子１０ｍ、１０ｂに電圧が印加されない場合
でも、出力端子１０ｅに必ずオフセット電圧■。が生じ
ることである。従来の自動ゼロ調節では、増幅器１０ｃ
のオフセット出力電圧Ｖ。ａｔを最小にすることが目的
なので、理想的には入力端子１０　ａ　ｍ　Ｊ　ｏｂに
入力がない場合、出力端子１０ｅのオフセット出力電圧
’ｏｕｔがゼロであることが望ましい。

第１ｍおよび第１ｂ図に示し九自動ゼロ調節回路では、
容量Ｃ０の補償用コンデンサ１２が出力端１０ａに接続
されている。また出力端１０ｅは短絡線１４によって負
入力端子１０ｂＫ直接に接続されている。正入力端子１
ｏａは接地されている。その結果、オフセット電圧Ｖ。

ｕｔは補償用コンデンサ１２間に記憶される。その後、
第１ｂ図に示したように、出力端子１０ｅと入力端子１
０ｂ間の短絡線を取除き、代わ〕に補償用コンデンサ１
２を接続する。ただし、第１ｂ図に示し九ようにコンデ
ンｔｘｚの極性は出力端１０＠？ｌＣ関して逆Ｋｎりて
いる。すなわち、；ンデンナ１２の極板２２＆は第１ａ
図の出力端子１０・に接続されているが、第１ｂ図では
、コンデンサ１２の反対の極板ＪＪｂが出力端子１０＠
に接続されている。したがりて、上記コンデンサは、最
初のオフセット電圧Ｖ、ａｔと反対極性で同じ大きさの
電圧を有する負帰還電圧を負の入力端子１０ｂに供給す
る。したがって、増幅器の出力端子１０＠の電圧は、第
１ｂ図に示し九ステ、ｆの後、理想的にはゼロになる。

しかし、負入力端子１０ｂとアース間にある寄生容量が
、第１ｂ図のステ、ｆでコンデンサ１２が接続されると
すぐ充電される。したがつて、増幅器の正入力端子１０
ａがアースから切離され、サンプリングされる入力電圧
源１８に接続されると、利得□誤差がＣ，／（Ｃ，＋　
Ｃｐ）　のオー〆で、上記電圧源１８の電圧ｖＩｎに比
例した出力電圧ｖ、ｕｔが増幅器１０から出力される。

この誤差は、コンデンサ１２と１６が分圧負帰還ループ
として働き、このルーフ”Ｋよりて差動増幅器１０・の
利得が上記した弐に従って決定されることによって生じ
る。利得誤差Ｃ，／（Ｃ，＋Ｃｐ）は、極めて大きな容
量の補償用コンデンサＣ，（１，０００ＰＦ台の容量）
を用いることによって最小にすることができる。しかし
、このようにすると、補償用コンデンサ１２を増幅器１
０と同じ集積回路に組込むことが難しくなるという欠点
がある。

第２の自動ゼロ調節法では、利得誤差の除去は、補償コ
ンデンｔ１２を増幅器の正入力端子１０ｍとアース間に
１再接続し、そして入力電圧源１８を負入力端子１０ｂ
に接続することによって行う、すなわち、第２の自動ゼ
ロ調節法は９２　ｍおよび２ｂ図に示した２つのステッ
プで行なわれる・第２ａ図に示した第１のステップは、
第１ａ図に示したステップと基本的には同一であり、出
力端子１０ｅと負入力端子１０ｂは短絡され、補償用コ
ンデンサ１２は出力端子１０ｃとアース間に接続され、
また正入力端子１０ａはアースに接続されている。それ
ぞれが固定インピーダンスＺｔ　＊　ｚｌｍを有する分
圧負帰還ルーｆｚｏ、ｘｉを用いて増幅器１０の利得を
決定できる。第２ｂ図に示した第２のステップで、補償
用コンデン？１２を正入力端子１ｏ１訃よびアース間に
極性を反対にして再接続し、最初のオフセット電圧Ｖ、
ｕｔと反対極性で同じ大きさの電圧が第２ｂ図に示した
正入力端子１０％に印加されるようにし、出力端子１０
ｔｔのオフセット電圧を最小にする。この場合は、イン
ピーダンスＺ、ｎＳ　Ｚ、を選択することによって利得
を設定できるので、利得誤差がなくなる。しかし、正入
力端子１０１とアース間に寄生容量１ｅがあシ、これが
、第２ｂ図において補償用コンデンサ１２が再接続され
るとすぐに充電される。

その結果、第２ｂ図での出力端子１０ｇに出力される新
しいオフセット電圧は、Ｖ）Ｃ，／（Ｃ０＋Ｃ，）とな
る、したがって、出力端子１０ｃのオフセット電圧は、
正確にはゼロにならない、このオフセット電圧は、極め
て大きな容量Ｃ０（１，０００ｐＦ台の容量）を有する
補償用コンデンサ１２を用いた場合のみ最小にすること
ができる。こ、のように大きな容量のコンデンサは、差
動増幅器が形成されている集積回路基板上に大きな面積
を占めるという欠点がある。

本発明では、第３１および第３ｂ図に示す新規な自動ぜ
口調節によつて上述した欠点を除去している。第３ａ図
は、本発明の自動ゼロ調節のサンプリングのステップを
示している。このステ、ｆでは、入力電圧源１８の電圧
ｖ１ｎがサングルされる。第３＆図に示されたサンプリ
ングステップ中に、増幅器１０のオフセット電圧■。は
容量Ｃ１ｎの入力コンデンサ４０と容量Ｃｆの帰還コン
デンサ４２との関に記憶される。入力コンデンサ４０は
増幅器の負入力端子１０ｂと入力電圧源１８との間に！
Ｉ続されている。帰還コンデンサ４２は増幅器の出力端
子１０ｅとアース間に接続されている。同時に、出力端
子１０ｏと負入力端子ｒｏｂが短絡線４４によって接続
され、正入力端子１０ａは接地されている。第３１図に
示されたステップ中では、出力端子１０ｅ１と入力端子
１０ｂが短絡＠４４によりて短絡されているので、オフ
セット電圧Ｖ。

は両端子に出力されている。さらに、第３１図のサンプ
リングのステップでは、オフセット電圧ｖ０は帰還コン
デンサ４２間に記憶される。

次に、第３ｂ図に示されたホールドステップが行なわれ
る。このステ、ｆでは、帰還コンデンサ４２の極板４ｊ
ａは負入力端子１０ｂＦＣ接続されたｉまであるが、こ
のコンデンサ４２０反対の極板４２ｂはアースから切離
された後、増幅器の出力端子１０＠に再接続される。そ
の結果、帰還コンデンサ４２は、出力端子ｌｅ＠から負
の入力端子への負帰還としてオフセット電圧を供給する
。したがりて、この時の増幅器の出力端子１０ｃの電圧
は正確にゼロになる。

負入力端子１０ｂに存在する寄生容量Ｊ〆は、はとんど
他に影響を与えない、これは、第３＆図のサンプリング
のステップ中に入力端子１０ｂに存在するオフセット電
圧が第３ｂ図のホールドステ、グにおいても変化せず、
寄生容量１σは充電も放電もしないためである。寄生容
量１６が充電も放電もしないのは、コンデンサの極板４
２ａが負の入力端子１０ｂから切離れることがないから
である。その結果、出力端子１０１１のオフセット電圧
がゼロにカる精度は、実質上、寄生容量に影響されない
、これは、本発明の大きな利点の一つである。

そして、スイッチ−５０によって、入力コンデンサ４０
が入力電圧源１８から切離されて、次に入力コンデンサ
４０はアースに再接続される。

入力コンデンサ４０の電圧は、スイッチ５０が作動した
時、入力電圧源１８の電圧ｖ１ｍによって決まる電圧−
ｖｌｍＫよりて減少する。したがって、増幅器の出力端
子１０ｅの出力電圧″Ｖ、１．はＶｓｎ　（Ｃ１ｎ／Ｃ
ｘ　）　　となる、比Ｃ１，／ｃｆは増幅器の利得であ
り、容量Ｃ１ｍおよび侍で決まる。容量ＣＩ、ｃｔは、
分圧負帰還ループとして作用し、これは尚業者にとって
周知のことである。容量Ｃｆ１ｎと負とが同じ値に設定
された場合、スイッチ５０が第３ｂ図に実線で示された
位置に移動し走時、電圧’ｏｕｔは電圧Ｖ、ｎＫ　ｉｔ
は等しくなる０％に、増幅器の利得は容量Ｃ１ｍおよび
９を適切に選択することによりて、正確に設定すること
ができるので、第３１および第３ｂ図に示した本発明の
自動ゼロ調節によりて利得の誤差を効果的に最小にする
か、あるいは除去することができる。

〔発明の効果〕

したがって、本発明は２つの利点を有する。

すなわち、寄生容量による利得誤差の除去と、寄生容量
５の大きさに関係ないオフセット出力電圧ｖ０の精密ゼ
ロ調節の２つである。

〔発明の実施例〕

第４図は、本発明の一実施例の概略構成図である。仁の
回路は、半導体基体の上に形成された金属酸化半導体回
路からなシ、第３１および第３ｂ図に示されたサンプリ
ング・ステ、グとホールド・ステ、ｆを行うことができ
る。すなわち、スイッチ５０は入力コンデンサ４０を前
に述べ良ように、入力電圧源１８とアースとに交互に接
続する。スイッチ５２は増幅器の出力端子１０ｍを増幅
器の負入力端子１０ｏと負帰還コンデンサ４２の極板４
１ｂとに交互に接続する。スイッチ６４は、帰還コンデ
ンサ極板をアースに接続する。第３Ｌ図のサングリング
ステッゾでげ、スイッチ５０は、入力電圧源１８と入力
コンデンサ４０との間に接続され、スイッチ５２は出力
端子ｌｅｅと負入力端子１０ｂとの間に接続される。閉
じたスイッチ５省は帰還コンデンサ極板４１ｂをアース
に接続する。

第３ｂ図のホールドステップ中、スイッチ５０゜５−２
　、５４全ての位置が、反転されると、スイッチ５０は
入力コンデンサ４０をアースに接続し、スイッチ５２は
増幅器の出力端１０＠を帰還コンデンサの極板に接続し
、スイッチ５４は帰還コンデンサの極板４ｊｂをアース
から切離すことになる。

本発明の他の特徴は、スイッチ５６と容量ＣＩｎ’およ
びＣｆ′のコンデンサ６０．６２とを有する点である。

スイッチ＋ＩＣは、第３ｂ図のホールド・ステ、デで作
動し、増幅器の正入力端子１０ａをアースから切離し、
コンデノナ６０．ＩＩＫ接続する。容量ＣＩｍおよびう
′　は、それぞれ入力および帰還コンデンサ４０，４１
の容量Ｃ１゜および（ＩＩＫ比例し九億に選ばれる。コ
ンデンサｔｔｏ、ｔｉｎが設けられる理由は、第３ｂ図
のホールド・ステップで、スイッチ５６およびｊ２を介
して漏れる漏れ電流Ｉｉｍ−および！、１＋を補償する
ためである。一般的には、スイッチ５２゜５＃は各々、
酸化金属半導体電界効果）ランジスタ（ＭＯ８ＦＩ？）
として形成される。このようなスイッチは、一般的に！
Ｉ會漏れがＴｏ、ａ、漏れ電流”１ｍ−および”１ｍ＋
が発生する。これはこの分野ではよく知られている問題
である。

第４図に示した実施例で轢、増幅器の出力端子１０・は
チャンネル電荷補償スイッチ１０に接続されている。こ
れについては、Ｌａ１ｕ＠ｙＬ。

ＬｖｗｐとＣｈａｒｌｅｓ　Ｉｔ、　Ｌｖ・錦によりて
米国特許出願された発１Ｊ１（出願費号は・不１Ｊ１）
で、名称が＠独立−次ｆＷセスを用いたチャンネル電荷
補償スイ、チ”に開示されている。この発明は一本発明
の譲受は人に譲渡されている。従来のスイッチの代シに
チャンネル電荷補償スイッチ７０を用いると、第３ｂ図
のホールド・ステップで増幅器の出力端子１０ｅの電圧
ｖ、ｕｔがスイッチングＭＯ８ＦＥτのソース−ドレイ
ンチャンネルに蓄積された電荷によりて歪まないように
することができる。勿論、Ｌ＠ｗｙ！ｌとｌ、ｖｅａｓ
による上記出願において開示され九チャンネル電荷補償
スイッチを、第４図に示した実施例の各スイッチｉｏ、
６２゜５４．５６の代シに用いることができる。

スイ　チコンデンナ　　回 第４図のスイッチ６４を除き、上述したようにスイッチ
５０および５２を動作させてもよい。

ただし、この場合、クロック信号発生器８０からの周波
数ｆ６のクロック信号Φと同期して動作させる。この場
合、第４図の回路は、スイッチコンデンサ積分器すなわ
ち目盛係数τ−Ｃｆ／σ６・Ｃ１ｎ）の一般的なフィル
タ要素を形成する。このスイ、チコンデンサ積分回路で
は、スイッチｉ　ｏ　、　ｓｘはクロック信号Φに同期
して周波数九で作動する。第１の相（またはリセット相
）では、スイ、チ５０は入力電圧源１１に接続され、ス
イ。

チ５２は負入力端子１０ｂＫ接続されている。

第２の相（ｉたは出力相）では、スイッチ５０はアース
に接続され、スイッチ５２は帰還コンデンサ極板４２ｂ
Ｋ’ｊｉ絖される。増幅器の出力端子１０＠の出力電圧
Ｖ、ｕｔは、前記し喪ように定義された係数丁を有する
電圧源１８の電圧ｖ１ｍ　Ｋよって表わされる信号の時
間積分に比例する。数式を用いて表わすと、スイッチＳ
Ｏ。

５２がクロック信号Φと同期して作動する場゛合、次式
のようになる。

九だし、τ−Ｃ１／（／ｅ　Ｃ１ｍ） 本発明のスイッチコンデンサ積分回路では、〆イナミ、
り・レンジを制限する主な原因（たとえば２７１雑音）
を、・り四ツク周波数ｆｃを増幅＠１０の１／ｆ雑音ピ
一ク周波数の近傍ま九は以上に設定した時、大幅に減ら
すことができる。

”　１／ｆ雑音”とは、周波数の逆数に比例した雑音の
種類を称する。増幅器１０の出力電圧をリセット相で用
いることができないが（すなわち、上述の公式はリセッ
ト相では成立たない）、サンプルアンドホールド装置（
たとえば、本発明のサンプルアンドホールド回路）を増
幅器の出力端子ＪＯｅＫｉｉ続することは簡単である。

このサンプルアンドホールド装置は、リセット相でスイ
ッチコンデンサ積分回路の前回の電゛圧■。、を保持す
る。しかし、応用例によりては、出力電圧ｖ、ｕｔがリ
セット相中に必要とされないので、上記サンプルアンド
ホールド装置は必ずしも必要ではない。

要するに、本発明の自動ゼロ調節サン！ルアンドホール
、ド回路では、出力端子１０＠１ｇｔングル電圧Ｖ　を
記憶する。この電圧ｖ、ｕｔは、電ｕｔ 圧源がサンダルされ九その時点で増幅器の利得（Ｃｉｎ
／Ｃρと入力電圧源ｖｉｎとを掛は九ｆＩｉＫ正確に等
しい、出力端子１０＠の電圧′ｖ、ｔｓｔは入力電圧ｖ
１ｎと比例しており、その正確さは増幅器の入力端子１
０ｈおよび１０ｂの寄生容量によって実質的に影響され
ないもので６＃）、かつオフセット電圧のゼロ調節が同
じ正確さで行なえる。

その他事発明の要旨を逸脱しない範囲で種々変形実施で
きることは勿論である。

【図面の簡単な説明】

第１１および第１ｂ図は、第１の従来の自動ゼロ調節法
を説明するための回路図、第２番および２ｂ図は、第２
の従来の自動ゼａｓｕｅ法を説明するための回路図、第
３＆および第３ｂ図は、本発明の自動ゼロ調節法を説明
するための回路図、第４図は本発明の一実施例のサンプ
ルアンドホールド回路の回路図である。 １０−・・差動増幅器、１８・・・入力電圧源、１０・
・・チャンネル電荷補償スイッチ、８０・・・クロ、り
信号発生器。

Claims (1)

1. 【特許請求の範囲】 （１）正および負の入力端子と出力端子とを有する差動
   増幅器と：サンプリングされる入力電圧源と：２つの極
   板を有し、一方の極板が前記増幅器の負入力端子に接続
   されている帰還用コンデンサと：前記増幅器の出力端子
   を前記負入力端子に短絡した状態で、この帰還用コンデ
   ンサの他方の極板を共通基準電位に接続し、そして前記
   増幅器の出力端子を前記負入力端子から切離す一方で、
   前記コンデンサの他方の極板を前記基準電位から切離し
   、そしてこの極板を前記増幅器の出力端子Ｋｌ！絖する
   手段七：前記帰還用コンデンサの他方の極板が前記基準
   電位に接続されている場合は、前記増幅器の負入力端子
   を前記入力電圧源に接続し、そして前記帰還用コンデン
   サの他方の極板が前記増幅器の出力端子に接続されてい
   る場合は、前記増幅器の負入力端子を前記入力電圧源か
   ら切離すためのスイッチからなる前記入力電圧源をサン
   プリングする九めの手段とから構成されたことを特徴と
   するサングルアンドホールド回路。 （２）差動増幅器の正入力端子が前記基準電位に接続さ
   れたことを特徴とする特許請求の範囲第（１）項記載の
   サンプルアンドホールド回路。 （３）入力電圧源をサンプリングする手段け、前記帰還
   用コンデンサの他方の極板が前記増幅器の出力端子に再
   接続されている場合、前記増幅器の負入力端子をアース
   に再接続することを特徴とする特許請求の範囲第（１）
   項記載のサンプルアンドホールド回路。 （４）増幅器の負入力端子とサンプリングをする手段と
   の間に接続され九人カコンデンサをさらに有することを
   特徴とする特許請求の範囲第（１）項記載のサングルア
   ンドホールド回路。 （５）接続する手段は、−万端が前記増幅器出力端子に
   接続され、他方端が前記帰還コンデンサの他方の極板と
   前記増幅器の負入力端子ともに交互に接続できる第１の
   スイッチと；前記基準電位と前記帰還コンデンサの他方
   の極板との間に接続できる第２のスイッチとからなるこ
   とを特徴とする特許請求の範囲第（１）項記載のサンプ
   ルアンドホールド回路。 （６）接続する手段を介して洩れる接合電流を補償する
   ための手段をさらに有することを特徴とする特許請求の
   範囲第（１）項記載のサングルアンドホールド回路。 （力　補償手段は、接合洩れ補償用コンデンサと：前記
   コンデンサの他方の極板が前記増幅器の出力端子に接続
   されている場合は、この補償用°コンデンサを前記増幅
   器の入力端子に接続する手段とからなることを特徴とす
   る特許請求の範囲第（６）項記載のサングルアンドホー
   ルド回路。 （６）正および負の入力端子と出力端子とを有する差動
   増幅器と；入力電圧端子と：容量がＣ２で、第１および
   第２の端子を有し、第１の端子が前記増幅器の負入力端
   子に接続されている帰還コンデンサと；前記増幅器の出
   力端子を前記増幅器の負入力端子と前記帰還コンデンサ
   の第２の端子とに交互に接続する第１のスイッチと；−
   刃端が前記増幅器の負入力端子に接続され、他方端が前
   記入力電圧端子と共通基準電位とに交互に接続される＃
   Ｉ２のスイッチと；前記第１と第２のスイッチを交互に
   周波数ｆで動作させる手段とからなることを特徴とする
   スイッチコンデンサ積分回路。 （９）容量Ｃｉｎで、前記増幅器の負入力端子と前記第
   ２のスイッチとの間に接続された入力−コンデンサをさ
   らに有することを特徴とする特許請求の範囲第（８）項
   記載のスイッチコンデンサ積分回路。 （１Ｇ　　差動増幅器の出力端子の電圧■。、は、前記
   入力電圧端子の電圧ｖｉｎによりて、ただし　τ＝　（
   １／／り（ｃ、／ｃ、、）で決定されることを特徴とす
   る特許請求の範囲第（９）項記載のスイッチコンデンサ
   積分回路。 Ｑυ　正および負の入力端子と出力端子とを有する差動
   増幅器と、サンプリングされる入力電圧節点と、２端子
   を有する電圧保持手段とを有するサンプルアンドホール
   ド回路の自動ゼロ調節法において、 １）前記電圧保持手段の端子の一方を前記増幅器の入力
   端子に接続するステップと；ｂ）ｌ）　　前記電圧保持
   端子の他方を共通基準電位に接続するステップと、 ２）前記増幅器の出力端子を前記増幅器の負入力端子に
   接続するステップと、 ３）前記入力電圧節点を前記増幅器の負入力端子に接続
   するステップと、 からなる第１の処理ステップと； ｃ）１）前記増幅器の出力端子と負入力端子を切離すス
   テ、ｆと、 ２）前記電圧保持端子の他方を前記共通基準電位から切
   離すステ、デと、 ３）前記電圧保持端子を前記増幅器の出力端子に接続す
   るステップと、 ４）前記入力電圧節点を前記増幅器の負入力端子から切
   離すステップと、 ５）前記増幅器の負入力端子を前記共通基準電位に接続
   するステップと、 からなる第２の処理ステ、グとからなることを特徴とす
   るサングルアンドホールド回路の自動ゼレ調節法。 （６）前記増幅器の正入力端子を共通基準電位に接続す
   るステ、グをさらに有することを特徴とする特許請求の
   範囲第α９項記載のサンプルアンドホールド回路の自動
   ゼロ調節法。 （至）　サンプルアンドホールド回路は、２端子を有し
   、一方の端子が前記共通基準電位に接続されたＩＩ２の
   電圧保持手段をさらに有し、このサンゾルアンドホール
   ド回路の自動ゼロ調節、＊は、前記増幅器の負入力端子
   が出力端子に接続されている時、前記増幅器の正入力端
   子を前記共通基準電位に直接接続するステツブと、前記
   増幅器の”負入力端子が出力端子から切離されている時
   は、前記増幅器の正入力端子を前記第２の電圧保持手段
   の他方の端子に接続するステツブとをさらに有すること
   を特徴とする特許請求の範囲第α）項記載のサンプルア
   ンドホールド回路の自動ゼロ調節法。 （１４ｂ）３）の接続するステツブは、前記入力電圧節
   点をコンデンサを介して前記増幅器の負入力端子に接続
   することを特徴とする特許請求の範囲第αカ項記載のサ
   ンプルアシドホールド回路の自動ゼロ調節法。