JPS5886597A - 電子楽器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はメロディ音演奏用鍵盤または鍵域で押下され
ている褌のうちの特定音（例えば最低音）の音ＩＩｍ！
に関連し、伴奏音演奏用鍵盤または鍵域で押下されてい
る鍵と同一音名の音を前記メロディ音演奏用鍵盤または
Ｓ竣で押下されている鍵の音とともに発音する電子楽器
に関する。

従来、この種の電子楽器としては先に同出願人が提出し
た特願昭５５−４９９５８号、発明の名称「電子楽器」
の明細書に記載された装置がある。

この装置は、上鍵盤で押下された特定の鍵の音（例えば
最低音）の前着に関連し、下鍵盤で押下されている鍵と
同一音名の音をメロディ付加音として上記上ａ釘で押下
された！［４７）音（メロディ音）とともに発音するも
のである。ところで上記メロディ付加音は、メロディ音
を引またたせるためのものであり、あくまでもメロディ
音に対して付加的なものなので、メロディ付加音を同時
にあｔ６多く発音してしまうことはメロディ音がぼけて
しまうことからも好しくない。そこで、メロディ付加音
に対する発音チャンネル数を例えば「３」のように少数
に限定し、この発音チャンネルにメロディ付加音を割当
てて発音するようにしてメロディ付加音の同時最大発音
数を制限する構成が考えられるが、このような構成によ
るといかなる優先順位によシ発音すべき（割当てるべき
）音を選択するかが問題となる０例えば、割当て回路で
一般に用−られてｈるように押鍵のあった順に割当てる
とすると、このようにして割当てられた音はメロディ音
と必ずしも調和しな―ことがある。

この発明は上述した点に鑑みてなされたもので、メロデ
ィ付加音に対する上記選択を基準となるメロディ音との
調和を考えた所定の優先順位で行うようＫした電子楽器
を提供することを目的とする。

この発明によれば、メロディ付加音に対して所定のメロ
ディ音を基準とする優先順位を付し、この優先順位にし
たがって発音すべきメロディ付加音を選択するようにし
て−る。

以下、この発明を添付図面に示した一実施例を参照して
詳細に説明する。

第１図は、この発明に係わる電子楽器の一実施例を概略
ブロック図で示したものである。この実施例は、メロデ
ィ音演奏用の上鍵盤ｌおよび伴奏音演奏用の下鍵盤２お
よびペダル鍵盤３を有しており、上鍵盤ＩＫよるメロデ
ィ音の演奏および下鍵盤２、ペダル鍵盤３による伴奏音
の演奏をそれぞれ独立して行うことができるとともに、
メロディ付加音選択スイッチ４およびメロディ付加音モ
ード指定スイッチ５の操作により、上鍵盤１での押下鍵
および下鍵盤２での押下鍵に関連したメロディ付加音を
発生できるようになっている。なお、メロディ付加音選
択スイッチ４はメロディ付加音を発音するか否かを選択
するスイッチ、メロディ付加音モード指定スイッチ５は
次に説明するメロディ付加音の２つの発生モード、すな
わちクローズモードとオープンモードを選択するもので
ある。

ここでメロディ付加音とは下鍵盤１で押下さｎた鍵のう
ちの特定のｆｉ（この実施例では上鍵盤１の押下鍵のう
ちの最低音に対応する鍵）の低音側所定鍵域に含まれ、
下鍵盤２で押下された鍵と同一音名の音で、メロディ音
とともに自動的に発音される音のことであり、メロディ
付加音のクローズモードとは上記所定鍵域が上鍵盤ｌで
押下された最低音の鍵に対して低音側第３鍵から第１１
＃までの鍵域となるモード、オープンモードとは上記所
定鍵域が土偶１１１で押下された最低音の鍵に対して低
音側第６鍵から第１７鍵までの鍵域となるモードである
。

上鍵盤１１下鍵盤２、ペダル鍵盤３で押下された鍵は、
押鍵検出口１３６により検出され、押鍵検出回路６は仁
の検出に対応して鍵下鍵の音名を示す４ビツト６ノート
コードＮ４〜Ｎｌ、オクタ−・ブ音埴を示す３ビツトの
オクターブコードＢ３〜Ｂ１および押下鍵の属する鍵盤
を示す上鍵盤信号Ｕ１下鍵盤信号Ｌ１ペダル鍵盤信号Ｐ
ｔ発生する。

後述する詳細回路の理解のためにこの実施例で用杭られ
て憤るノートコードＮ４〜Ｎ１、オクターブコードＢ３
〜Ｂｉｔ−表に示すと第１表および第２表のようになる
。

第　　１　　表 第２表 押鍵検出回路６から押下鍵の検出に対応して発生される
ノートコードＮ４−Ｎｌ、オクターブコードＢ３〜Ｂｌ
および鍵盤信号Ｕ、Ｌ％Ｐは発音割当て回路７に加えら
れる０発音割当て回路７は、γチャンネルＯ土偶叢専用
デャンネルＵＫＩ〜ＵＫ７．７チヤンネルの下鍵盤専用
チャンネルＬＪ（１〜ＬＫ７．１デヤンネルのペダル！
１１１１１専用チャンネルＰＫ、１デヤンネルの予備チ
ャンネルＡＲが設定されてお）、押鍵検出回路６から発
生される鍵盤信号Ｕ％Ｌ、ＰＣ対応して押鍵検出回路６
から発生されるノートコードＮ４〜Ｎｌ、　　オクター
ブコードＢ３〜Ｂｌ’にそれぞれ対応する専用チャンネ
ルのいずｎかに割当てる制御を行う、また発音割当て回
路７は押鍵検出回路６から発生さｎるノートコードＮ４
〜Ｎ１、オクターブコードＢ３〜Ｂ１およびａｍ信号Ｕ
、　Ｌ％Ｐを監視し、当該信号に対応する鍵が押下中で
あると１１ｍとなるキーオン信号ＫＯ１−各チヤンネル
別に形成する。そして上記各チャンネルに割当てらｎた
ノートコードＮ４〜Ｎ１、オクターブコードＢ３〜Ｂ１
およびキーオン信号ＫＯは第２図（ａｌ　ｌＩＣ示すよ
うに４ビツトのキーコード信号ＫＣＩ〜ＫＣ４にマルテ
プレクスされ、時分割で出力さｎる。なお、発音割当て
回路７の出力（ＫＣＩ−ＫＣ４）において、＠１１．１
１　”を同期信号ＳＹとして用いた関係上、＠１１１１
’に対応するＣ音のノートコードＮ４〜Ｎｌはノートコ
ードとして使われてりなｈ′″１１０Ｇ’に変換して出
力される。ただし後述するよう一発音割当て回路７の出
力をデマルチプレクスする際に−１１００”はＣ音を表
わす−１１１１”に戻される。また、第２図（ａ）　に
おいて３つのタイムスロットによって１チャンネル分の
内容を表わしており、同期信号ＳＹ１ペダル鍵盤専用チ
ャンネルＰＫの内容、上鍵盤専用チャンネルＵＫＩ〜Ｕ
Ｋ７の内容、下鍵盤専用チャンネルＬＫＩ　−ＬＫ７の
内容、予備チャンネルＡＲの内容の−で出力される。な
お予備テヤンネ、ルＡＲはこの実施例では特に用−られ
てφな−０ また発音割当て回路７にはダンプ効果を選択するダンプ
スイッチ８の出力が加えられており、このダンプスイッ
チ８の出力゛（ダンプ信号ＤＭＰ）は上鍵盤専用チャン
ネルＵＫＩの第１タイムスロツトの信号ＫＣ″２に割当
てられて発音割当て回路７から出力される。なおこのよ
うな発音割当て回路は公知となりてμ°るので、この明
細書ではその詳細説明を省略する。

発音割当て回路７から出力さｎるキーコード信号ＫＣＩ
〜ＫＣ４は上鍵盤メロディ音形成回路９、下鍵盤伴奏音
形成回路１０、ペダル鍵盤伴奏音形成１！　ＩＮ　１１
　Ｋ加えられ、キーコード信号ＫＣ１−ＫＣ４に対応し
てそれぞれ上鍵盤メロディ音、下鍵盤伴奏音、ペダル鍵
盤伴奏音を示す楽音信号が形成される。そしてこれら楽
音信号はメロディ音音色回路１３、下鍵盤伴奏音音色回
路１４、ペダル鍵盤伴奏音音色回路ｔＳｔ介してサウン
ドシステム１６に加えられ、上鍵盤メロディ音、下鍵盤
伴奏音、ペダル鍵盤伴奏音として発音さｎる。ここで上
記形成回路９．１０．１１および音色回路１３．１４．
１５およびサウンドシステム１６はそれぞれ周知の回路
から構成することができるので詳細□説明は行わな−。

ｔた発音ｉ当て回路７の出力キーコード信号ＫＣ１〜Ｋ
Ｃ４はメロディ付加音形成回路１２に加えられる。メロ
ディ付加音形成回路１２はキーコード信号ＫＣＩ〜ＫＣ
４に含まれる上鍵盤専用チャンネルＵＫＩ〜ＵＫ７に割
当てられたノートコードＮ４〜Ｎ１、オクターブコード
Ｂ３〜Ｂｌ、下鍵盤専用チャンネルＬＫＩへＬＫ７に割
当てられたノートコードＮ４〜Ｎ１、上鍵盤専用チャン
ネルＵＫＩＫ割当てら−ｎ７ｔダンプ信号ＤＭＰおよび
メロディ付加音選択スイ゛ツテ４、メロディ付加音モー
ド指定スイッチ５の出力に基づき所定のメロディ付加音
を示す楽音信号を形成する。このメロディ付加音形成回
路１２の動作はメロディ付加音モード指定スイッチ５に
よりクローズモードが選択された場合とオープンモード
が選択された場合とで発生楽音が異なり、またダンプ信
号ＤＭＰが１１”（ダンプモードが選択されている）、
＠０”（ダンプモードが選択ｉれてめなｉ）でその発音
態様が異なる。

まずクローズモードが選択された場合は、上鍵盤１で押
下されて９る鍵のうち最低音を示す鍵から低音側第３番
目からｊ１１１番目までの＠琥、すなわち上記最低音を
示す鍵に隣接する低音＠２つの鍵を除ｉて低音Ｉｌｌオ
クターブの鍵域で、下鍵盤２て押下されている鍵と同一
音名でかつ所定の優先順位によって選択された３つまで
の音がメロディ付加音として指定される。ここで所定の
優先順位とは上記最低音から低音側第３番目の鍵の音名
と同一音名の音を最優先とするものであり、以下低音側
となる音はど優先順位が低くなってめる。

なわちＦ、音が押下されている場合に関し−、第３図を
用りて説明すると、この場合のメロディ付加音の発音音
域はＦ４音を基準として低音側第３番目の鍵から第１１
番目までの鍵までの鍵域、すなわちり、音からＦφ、音
までを示す鍵域となる。ここで貴名Ｃ％　Ｅ％　０％　
Ａφの鍵例えばＣ鵞音、Ｅ１音、Ｇ１音、Ａφ１音の鍵
が下鍵盤２で押下されてするとすると、下鍵盤２で押下
されている鍵と同一音名で上記鍵域に含まれる音、すな
わちＧｓ音とＡφ１音とｃｍ音とがメロディ付加音とし
て選択される。

この場合、メロディ付加音として指定される音は３音と
なるので上記優先順位は問題とならな−が、上記鍵域に
含まれる音と同一音名の鍵が４つ以上下鍵ｍ２にお埴て
押鍵された場合はＤ音、、Ｃφ音。

Ｃ音−・・・・とｈう優先順位で上位３つの音がメロデ
ィ付加音として指定される。

またオープンモードが選択された場合は、土偶Ｉｌｌで
押下されて−る鍵のうち最低音を示す鍵から低音肯第６
番目の鍵から第１７番目までの鍵域、すなわち上記最低
音よ）も半オクターブ下の音を示す鍵から低音＠ｌオク
ターブの鍵域で、下鍵盤２で押下されて−る鍵と同一音
名でかつ所定の優先順位によフて選択された３つまでの
音がメロディ付加音として指定される。ここで所定の優
先順位とは上記最低音から低音貴第３番目の鍵と同一音
名の音を最優先とするもので、以下低音側となる音はど
優先順位が低くなりて−る。ただし、この場合、上記最
低音を示す鍵およびこの−に隣接する低音側２つの鍵の
計３つの鍵と同一音名の音社上記最優順位によらず優先
順位が低く設定されて―る。

例えば、オープンモードにおｉて前述したクローズモー
ドと同様に土偶ＩｌｌでＦ４音が押下されて−る場合を
考えると、この場合のメロディ付加音−音音域は、第３
図に示すようにＦ鳴音を基準として低音貴第６番目の鍵
から第１７番目までの鍵域、すなわちＢ、音からＣｍ音
までの鍵域となる。

ここでＣｍ音、Ｅ１音、Ｇｓ音、Ａφａｉｉの４つの鍵
−下鍵１１２で押下されて−るとすると、下鍵盤２で押
下されている鍵と同一音名で上記鍵域に含まれる音、す
なわちＣｍ音、Ｅａ音、Ｇｓ音、Ａφ１音がメロディ付
加音の候補となるが、前述したように基準となる上鍵盤
最低音（この場合はＦａ音）の鍵と隣接する鍵と同一音
名の音（この場合はＢｓ音）は優先順位が低く設定され
ているのでＥ１音はメロディ付加音として指定されず、
Ｃ鵞音％Ｇｌ音、Ａ４ｋｍ音の３つの音がメロディ付加
音として指定される。

４またメロディ付加音形成回路１２は３つの発音チャン
ネルｃｈｉ〜ｃｈ３を有し、上記メロディ付加音を上記
３つの発音チャンネルｃｈｉ〜ｅｈ３の−ずれかに割当
てて発音するようになりているがダンプ信号ＤＭＰが＠
１＃か＠０＃かによって（ダンプ効果が選択されて９る
か否かによって）次のように発音態様が異なる。すなわ
ち、ダンプ信号■が１１”で、ダンプモードが選択され
、て−る場合は、発音チャンネルｃｈｉ〜ｅｈ：ｌｃ割
当てられて−る音が離鍵したとみなされると（減衰中と
なると）該−鍵とみなされたときから一定時間の間その
発音チャンネルへの新たな割当てが禁止される。これは
、離鍵とみなされ良鍵の音が充分減衰する前に新たな音
を割当てると、既に発音してりる音と新たに割当てられ
た音との間に急激なピッチ差が生じクリック音が生じる
ことがあるからである。

ダンプモードが選、択されて−ると離鍵とみなされた音
は急激に減衰するので、離−とみなされたときから一定
時間の間その発音チャンネルへの新たな割当てｔ禁止す
るように構成し、この一定時間を適宜設定すれば（この
実施例では２５ｍ＋ｓに設定されて−る）上記クリック
音を完全に除去することができる。

またダンプ信号ＤＭＰが＠０”で、ダンプモードが選択
されてｉな一場合は新たな音の発音割当てがあるとこＯ
音の発音を一定時間遅延すると、ともに既に割当てられ
て＾た音を急激に減衰させるようにして―る。一般にダ
ンプモードが選択されて杭なｈと離鍵とみなされてもそ
の音は急激には減衰しな杭、シたがりて、ダンプモード
が選択さｎ″Ｃ％／Ｓなめ場合に離鍵とみなされたとき
から一定時間そのチャンネルでの割当てを禁止するとい
う前述した構成をとると、演奏上問題が生じない程度の
時間で上記一定時間を設定したのでは既に割当てられて
−た音はクリック音が生じない程度まで減衰せず、これ
によってクリック音の発生を充分に除去することができ
ない。そこで、ダンプモードが選択されていなＶ１場合
には、新たな音の発音割当てがあるとこの音の発音を一
定時間遅延させるとともに既に割当てられていた音を強
制的に減衰させると−う構成をとって−る。

第４図以下は、上記メロディ付加音形成回路１２の詳ｌ
１１ｔ−示すもので、まず第４＠にしたがりてこのメロ
ディ付加音形成回Ｎ１１２の概略を説明した後以下の詳
細回路の説明を行う。

第４図におりて、キーコードデマルチ回路２１は発音割
当て回路７から送出されたキーコード信号ＫＣＩ〜ＫＣ
４’ｉデマルデプレクスするためのもので、キーコード
デマルチ回路２１は発音割当て回路７から送出されたキ
ーコード信号ＫＣＩ〜ＫＣ４に対応して各チャンネル（
ＰＫ、ＵＫＩ−ＵＫ７、ＬＫＩ〜ＬＫ７　）に割当てら
れたノートコードＮ４〜Ｎ１、オクターブコードＢ３−
ａ１．キーオン信号ＫＯおよびダンプ効果を選択するか
否かｔ示すダンプ信号ＤＭＰを出力する。ｔたタイミン
グ信号発生回路ｎはこ０メロディ付加音形成回路１２で
用Ａられる種々のタイミング信号（第２図（ロ）〜（０
参照）および所定周期のパルスＰ・を発音割当て回路７
かも送出されたキーフード信号ＫＣＩ〜ＫＣ４に基づ暁
て形成するものである。

ＵＫ最低音検出回路２３杜、キーコードデマルチ回路２
１から出力される上鍵盤専用チャンネルＵＫ１〜ＵＫ７
に割当てられたノートコードＮ４〜Ｎｌおよびオクター
ブコードＢ３＝−Ｂｌに基づき土偶Ｉｌｌで押下されて
−る鍵のうちの最低音ＩＩｃ対応する鍵を検出する。（
そしてこの検出した鍵の音名を示すノートコードＵＮ４
〜ＵＮ１ｔ−出力する。ｔ７’ｔＵＫ最低音検出ロ路２
３紘形成するメロディ付加音Ｏ音域を決定するためのノ
ートコードＵＮ４’、ＵＮ３〜ＵＮＩおよびオクターブ
コードＵＢ３’〜ＵＢＩ’を一生ずる。このノートコー
ドＵＮ４’、ＵＮ３〜ＵＮＩおよびオクターブコードＵ
Ｂ３’〜ＵＢＩ’はメロディ付加音発生モードがクロー
ズ、モードのときとオープンモードのときとで異なるも
ので、クローズモードのときは、上記検出した最低音に
対応する鍵のノートコードＵＮ４〜ＵＮＩおよびオクタ
ーブコードＵＢ３〜ＵＢＩＫ等しく、オープンモードの
とき蝶上記最低音に対応する鍵よりも半オクターブ低−
音のノートコードおよびオクターブコードに対応して−
る。なお、前掲の第１表から明らかなようＫＴｏる音名
のノートコードＮ４〜Ｎ１とこの音名と半オクターブ異
なる音名のノートコードＮ４〜Ｎ１は第１ビツトＮｌか
も第３ビツトＮ３ｔで等しく第４ビツトＮ４のみ異なる
ので、メロディ付加音や音域を決定する丸めの上記ノー
トコードはＵＮ４　’　、ＵＮ３〜ＵＮＩで表わ８ｆ！
、て−る。

Ｕ−に最低音検出回路おから出力される上記ツートコ−
１’ＵＮ４’％　ＵＮ３〜ＵＮＩは音源１１２４に加え
られる。資源部スは各音名毎に正規の音高Ｑ音源信号（
Ｈ）とこの正規の音高の音源信号（Ｈ）よシ４音高が１
オクターブ低め音源信号（Ｌ）の２種類の音源信号を発
生するＨ／Ｌ音源クロック発生回路２４１および仁の音
源信号（Ｈ）または（Ｌ）を上記ＵＫＫ低音検出回路お
から出力されるノートコードＵＮ４’　、ＵＮ３〜ＵＮ
Ｉに対応して音名別に切換えて各チャンネルｃｈｉ−ｅ
ｈ３別に出力する１２音源信号発生回路２４２．２４３
．２４４をそなえて−る。この音源部冴におけるノート
コードＵＮ４’、ＵＮ３〜ＵＮＩＫ対応する切換えは、
ノートコードＵＮ４’、ＵＮ３〜ＵＮＩが示す音名より
も低音儒Ｏ音名に関しては正規の音高の音源信号（Ｈ）
？出力し、高音側の音名に関してはｌオクターブ低め音
源信号（Ｌ）を出力するようになって−る。すなわち第
３図に示した上鍵盤最低音鍵をｐａ音とする例を参照し
てこの関係をみろと、クローズモードの場合は、メロデ
（イ）尉−加音Ｏオクターブを決定するためのオクター
ブコードＵＢ３’〜ＵＢＩ’　としてＵＫ・最低音検出
回路四からは第４オクターブを示すものが出力されるが
、上述のように音名Ｆより高音側の音名Ｆφ〜Ｃに関し
ては音源部冴から１オクターブ低い音源信号（Ｌ）が選
択出力されるので、上記第４オクターブを示すオクター
ブコードＵＢ３’〜ＵＢＩ’によって第３オクターブの
Ｆφ音、すなわちＦφ１音から第４オクターブのＦ音、
すなわちＦ４音までの音域の音を指定できる。

またオープンモードの場合は、Ｆ、音より半オタターブ
低め音、すなわちＢ１音が属する第３オクターブを示す
オクターブコードがメロディ付加音のオクターブコード
ＵＢ３’〜ＵＢＩ’　としてＵＫｔ−音検出回路おから
出力されるが、Ｂ音よシも高音側の貴名ＣＫ関しては音
源部２４におめて１オクターブ低い音源信号（Ｌ）が選
択されるので、上記第３オクターブを示すオクターブコ
ードＵＢ３’〜ＵＢＩ’によりて第２オクターブのＣ音
、すなわちＣｍ音から第３オクターブＯＢ音、すなわち
Ｂ１音までの音域の音を指定できる。

優先回路δは、下！ｌ！盤２で押下され′ｆｉ−鍵の貴
名に所定の優先順位を付与するもので、ＵＫ最最低音検
出回路跡ら出力される上鍵盤最低音の音名を示すノート
コードＵＮ４〜ＵＮ１ｔ−基にキーコードデマルチ回路
２１から出力される下鍵盤専用チャンネルＬＫＩ〜ＬＫ
７に割当てられてりるノートフードＮ４〜Ｍｌに対応す
る信号が所定の優先順位を付されて取り込まれる。なお
、クローズモードの場合は、この優先回路５におりて上
鍵盤最低音の低音ｌＩＫ隣接する２つの音名を示す信号
の取シ込みが禁止されて−る。

ＬＫノート一時メモリ局は、優先回路５によって優先順
位が付されたノートコードＮ４〜Ｎｌのうち優先順位が
高一方から順に３つのノートコードまでパを選択しコー
ドＬＮ４〜ＬＮＩとして記憶する。このノートコードＬ
Ｎ４〜ＬＮＩはメロディ付加音の音名を指定するものと
なる。

ＬＫノート一時メモリあに記憶されたノートコードＬＮ
Ｉ〜ＬＮ４はＬＫノートデータメモリ２７に加えられ、
またＵＫｆｉＫ音検出回路おから出力されるオクターブ
コードＵＢ３”〜ＵＢＩ’はＵＫオタターブデータメモ
リ２８に加えられる。ＬＫノートデータメモリγおよび
ＵＫオクターブデータメモリ甥はそれぞれ３つの時分割
発音チャンネルｅ　ｈ　１−　ｃ　ｈ　３が設定されて
おり、加えられたノートコードＬＮ４〜ＬＮＩおよびオ
クターブコードＵＢ３’〜ＵＢＩ’をそれぞれいずれか
のチャンネル（ｃｈｉ−ｃｈ３）［割当ててノートデー
タＮＮ４〜ＮＮＩ、オクターブデータＮＢ３〜ＮＢＩと
して時分割で出力する。このＬＫノートデータメモリが
およびＵＫオクターブデータメモ９２８における割当て
は割当て制御回路（資）から出力されるロード信号ＬＯ
Ｋよりて制御される。またキーオンメモリ四は上記ＬＫ
ノートデータメモリｎおよび匡オクターブデータメそり
あの各チャンネルｃｈｉ〜ｅｈ３に割当てたノートデー
タＮＮ４〜ＮＮＩおよびオクターブデータＮＢ３−Ｉ−
ＮＢＩに対応する音がキーオン中であるか否かを示すキ
ーオシ信号（キーオン中は１１”）ＫＯＮ’を記憶する
もので、上記ロード信号ＬＯおよび割当て制御回路加に
よるキーオフ検出に基づきキーオン信号Ｋ　ＯＮ’を形
成し、これを各発音チャンネルにｅｈｌ−ｅｈ３に対応
するチャンネル時間に同期して時分割で出力する。なお
、ここでキーオンとかキーオフは必ずしも実際の押鍵、
離鍵に対応するものではなく、割当てるべきノートコー
ドＬＮ４〜Ｌ、ＮｌおよびオクターブコードＵＢ３’〜
ＵＢＩ　’がある場合をキーオンとし、割当てるべきノ
ートコードＬＮ４〜ＬＮＩおよびオクターブコードＵＢ
３’〜ＵＢＩ’がなくなった場合をキーオフとしている
。

また割当て制御回路３１３ＫＬＫノ一トデータメキリｎ
％ＵＫオタタープデータメそり器、キーオンメモリ器か
ら加えられる信号ＮＣＥＱ％ＱＣＥＱおよびＫＯＮ’　
ａｌｌｌｆｉてようとするノートコードＬＮ４〜ＬＮＩ
およびオクターブコードＵＢ３’〜ＵＢＩ’が既に割当
て済みであるか否かを判定するための信号、ＬＫノート
一時メモリｊから加えられる信号ＬＫは割当てるべきノ
ートフードＬＮ４〜ＬＮＩが委ることを示す信号、ＵＫ
最低音検出胞路餡から加えられる信号ＵＫＣＧは上鍵盤
最低音が変化したことを示す信号で６タ、これらＯ信号
にクーては詳細回路のａ明にお−て詳述する。

ＬＫノートデータメモリ２７．ＵＫオクターブデータメ
モリ鎚、キーオンメモリ器から時分割でそれぞれ出力さ
れる各チャンネルｃｈｉ〜ｅｈ３のノートデータＮＮ４
〜ＮＮＩ、オクターブデータＮＢ３〜ＮＢＩ、キーオン
信号ＫＯＮＦｉ音源選択開閉部３１に加えられる。音源
選択開閉部３１は音源部冴から出力される音源信号のう
ち所望の音名に対応する音源信号をチャンネル別に選択
するノート選択回路３１１．３１２．３１３、ノート選
択回路３１１１３１！、３１３で選択された所望の音名
に対応する音源信号の中から所望のオクタニブ音域の音
源信号をチャンネル別に選択するオクターブ選択回＄３
１４．３１５．３１６およびオクターブ選択回路１１４
．３１５．３１６から出力される音源信号をチャンネル
別に開閉する（振幅エンベロープ制御する）開閉回ｊｌ
１３１７．３１８．３１９をそなえておシ、ノート選択
回路３１１　。

３１２．３１３はＬＫノートデータメモリｎから加えら
れるノートデータＮＮ４〜ＮＮＩによって制御され、オ
クターブ選択回路３１４．３１５．３１６はＵＫオクタ
ーブデータメモリ路から加えられるオクターブデータＮ
Ｂ３〜ＮＢ１によって制御され、開閉回路３１７．３１
８．３１９はキーオンメモリ器から加えられるキーオン
信号ＫＯＮによりて制御される。この開閉回路３１７．
３１８．３１９の出力は１本のラインにまとめられ、第
１図に示したメロディ音音色回路１３を介してサウンド
システム１６に加えられ、メロディ付加音として発音さ
れる仁とになる。

ところで、メロディ付加音形成回路１２における音源部
冴の認音源信号発生回路２４２．２４３．２４４、およ
び音源選択開閉部３１のノート選択回路３１１．３１２
．３１３、オクターブ選択回路３１４．３１５．３１ｇ
、開ｖＩＩ４回１８！１７．３１Ｂ、３１９　ＷＣｌａ
ＶｓＣｕ　？　ｙ　？ＭＩ１１回路ｎからＯラッテ信号
ＬＡまたはＬＢＫよってデータＵＮ４’、ＵＮ３〜ＵＮ
ｔ、ＮＮ４〜ＮＮＩ、Ｎ８３〜ＮＢＩ、ＫＯＮｔ各テヤ
ンネｋｃｈｉ−ｃｈ３毎にラップするように構成されて
ｉる。すなわち、このラッチ信号ＬＡおよびＬＢが発生
しな％Ａｌｌ１！り、ＵＫ最低音検出回路ｎの出力およ
びＬＫノートデータメモリｎの出力およびＵＫオクター
ブデータメモリ器の出力およびキーオンメモリ器の出力
が変化したとし゛ても′発生されるメロディ付加音は変
化しない、ラッチ制御回路３２からのラッチ信号ＬＢは
キーオンメモリ器から出力されるニューキーオン信号Ｎ
ＫＯに基づＶｌて発生制御される。なお、ラッチ制御面
＃！Ｉ３２からのラッチ信号Ｉ、　Ａは定期的に発生さ
れる信号である。キーオンメモリ器から出力される二為
−キーオン信号ＮＫＯは、ダンプそ−ドが選択されてい
ると（ＤＭＰ＝＠１　’）、割当て制御回路（９）から
発生されるロード信号ＬＯに基づいて形成され、ダンプ
モードが選択されていな−と（ＤＭＰ＝“０”）、割当
て制御面ｗ！３０から発生される疑似ニューキーオン信
号ＮＫＯ’に基づ−て形成される。この疑似ニューキー
オン信号ＮＫＯ’はロード信号ＬＯを所定時間（１２，
５ｍ１ｌ）遅延させ良信号である。

また割当て制御回路加は、ダンプモードが選択されてい
ｎはキーオフに同期して、ダンプモードが選択されてい
なければロード信号ＬＯの発生に同期してシ璽−トディ
ケイ信号ＳＤ’を発生する。

こＯＶ　ｗ　−）ディケイ信号ＳＤ’はキーオンメモリ
四でダンプ信号ＤＭＰが＠１”でなｉことを条件に記憶
され；信号８Ｄとして音源選択開閉部３１の開閉回路３
１７．３１８．３１９に加わり、発音中の楽音を急激に
減衰させる。またダンプ効果が選択されて−る場合に発
生されるショートディケイ信号８Ｄは割当て制御回路（
９）から発生されるロード信ＩＬＯの禁止信号として働
き、キーオフから一定時間（２５ｍｓ）ｃｒ−ド信号Ｌ
Ｏの発生を禁止する。

次に各部の詳＃につ−て説明する。

第５図は、キーコードデマルチ回路２１とＵＫ最低音検
出回路コの詳ｌｌｌ１ｔ示したものでめる）、第５図に
おりてラッチ回路２１１．２１４、ディレィフリップ７
０ツブ（以下０７９７１７０７１回路とｉう）２１２、
Ｃ音ノートコード変更回路２１３およびアンド回路ムｌ
、ム２ｔ−含む部分がキーコードデマルチ回路２１を構
成し、他の部分がＵＫ最低音検出−路２３を構成して−
る０発音割当て回路７から出力される４ビツトのキーコ
ード信号ＫＣＩ〜ＫＣ４は第３図（萄に示すように３つ
のタイムスロット毎に１チャンネル分のデータがマルチ
プレクスされており、この３つのタイムスロットのうち
第２のタイムスロットにオクターブコードＢ３〜Ｂ１お
よびキーオン信号ＫＯ，第３のタイムスロットにノート
コードＮ４〜Ｎ１が割当てられている。また上鍵盤専用
チャンネルＵＫＩに対応する３つのタイムスロットのう
ち第１のタイムスロットの信号ＫＣ２にはダンプ信号Ｄ
ＭＰが割当てられて−る。ま九ペダル鍵盤専用チャンネ
ルＰＫに対応する３つのタイムスロットのうち第１のタ
イムスロットには”１１１１”からなる同期信号８Ｙが
割当てられている。そして、この３つのタイムスロット
にマルチブレクスされた各チャンネルＰＫ。

ＵＫＩ−ＵＫ７、ＬＫＩ〜Ｌ、に７のデータはペダル鍵
盤専用チャンネルＰＫ、土偶盤専用チャンネルＵＫＩ〜
ＵＫ７、下鍵盤専用チャンネルＬＫＩ〜ＬＫ７、予備チ
ャンネルＡＲＯ順で繰シ返し発生される。

Ｄフリップフロラプ回路２１２およびラッチ回路２１１
は上記キーコード信号ＫＣＩ〜ＫＣ４に含まれるデータ
のうちノートコードＮ４〜Ｎ１、オクターブコード８３
〜Ｂ１およびキーオン信号ＫＯをデマルチプレクスする
ものである０発音割当て１路）から弛生されるキーコー
ド信号ＫＣ１−ＫＣ４は直接ラッチ回路２１１　Ｋ加え
られるとともにＤフリップ１０１１回路２１２で１タイ
ムスロット分遵砥されてラッチ回路２１１　Ｋ加えられ
る。ラッテ回路２１１は、そのストローブ電子Ｂｖｃ第
２図（ｅ）に示すタイミング信号７２Ｙ３（各チャンネ
ルに対応する３つのタイムスロットのうち第３のタイム
スロットにお−て＠１″となる信号）およびりａツタパ
ルス−２（第２図（ｂ）　）が入力されたアンド回路Ａ
Ｉの出力信号が加えられている。したがりてラップ回路
２１１には各チャンネルＰＫ−ＬＫ７に割当てられたノ
ートコードＮ４〜Ｎ１、オクタは仁のラッチ回路２１１
にラッチされたノートコードＮ４〜Ｎ１、オクターブコ
ードＢ３〜Ｂｌおよびキーオン信号ＫＯＫ基づきメロデ
ィ付加音を形成するのであるが、このラッチ回路２１１
にラッテされ光信号Ｎ４〜Ｎｌ、８３〜Ｂ１、ＫＯは発
音割当て回路７から発生されるキーコード信号ＫＣＩ〜
ＫＣ４の示すチャンネルに対して１チャンネル分だけ遅
れて−る。第２図（ロ）はこの関係を示したもので、こ
こで第２図（６）に示す時間ＰＴ、ＵＩＴ〜Ｕ７Ｔ％　
ＬＩＴ−Ｌ７Ｔ％ＡＲＴをそれぞ詐ペダルー盤処理タイ
ミングＰＴ、上鍵盤処理タイミングＵＩＴ−Ｕ７Ｔ１下
鍵盤処理タイミングＬＩＴ〜Ｌ７Ｔ、予備処理タイミン
グＡＲＴと定義する。

ラッチ回路２１４はキーコード信号ＫＣＩ〜に０４に含
まれるダンプ信号ＤＭＰをラッチするものである。キー
コード信号ＫＣＩ〜ＫＣ４のうち第２ビツト目の信号Ｋ
Ｃ２がラッテ回路２１４に加えられる。ラッチ回路２１
４はそのストローブ熾子Ｓに、第２図（ｄ）ＩＣ示すタ
イミング信号’Ｉ’３（上鍵盤専用チャンネルＵＫＩに
対応する３つのタイムスロットのうち第１のタイムスロ
ットにおいて１”となる信号）およびクロックツ（ルス
φ２−五入力されたアンド回路Ａ２の出力信号や１加え
られておシ、このアンド回路Ａ２の出力信号が＠１”と
なるタイミングでダンプ信号ＤＭＰｔラッチする。

ラッチ＠１Ｉ２１１にラッチされたノートコードＮ４〜
Ｎ１はＣ膏ノートコード変更回Ｍ　２１３　Ｋ加えられ
る。Ｃｆ［対応するノートコードＮ４〜Ｎｌの与を″１
１００”から＠１１１１”に変更して出力する。なおこ
の変更の理由は前述した通シである。Ｃ音変更回路２１
３から出力されるノートコードＮ４〜Ｎｌは優先回路５
へ送出されるとともにラッチ回路２３１および比較回路
２３２のＡ入力に下位４ビツトとして加えられる。また
ラッチ回路２１１にヂッテさｔしたオクターブコードＢ
３〜Ｂｌはラッテ回路２３１へ加えられるとともに比較
回路２３２のム入カヘ上位３ビットとして加えられる。

またラッチ回路２１１　Ｋラッチされたキーオン信号Ｋ
Ｏはラッチ回路２３１に加えられるとともにアンド回路
ム３に加え６ｔする。

ラッチ回＠　２３１および比較回路２３２からなる回路
は上ｓｉｔ専用デャンネルＵＫＩ〜ＵＫ７に割当てられ
て−る）−トコードＮ４−Ｎｌおよびオクターブコード
８３〜Ｂ１のうち最低音に対応するものでかつ信号ＫＯ
が１１”のもの（上鍵盤で押下中にある鍵の最低音に対
応するもの＞１＊出ラツテするものである。ラッチ回路
２３１のストローブ端子８にはアンド回路Ａ３、Ａ４′
、Ａ５、オア回路ＯＲＩ、ＯＲ２およびインバータＩＮ
Ｉからなる論理回路において形成されたストローブ信号
ＳＳが加えられている。このストローブ信号ＳＳを論理
式で示すと次のようになる。

ｓ　ｓ　＝　（ｔｃｏ、Ｋｏ、ｘｏ＊＋ｉ電シー山ｙ＋
Ｕｒ）・φにこ仁で信号ＣＯは比較回路２３２の出力で
、この比較＠１１２３２はＢ入力Ｋ　５　ｙ　チ回Ｍ２
３１１Ｃ９ｙ？されて込るノートコードＮ４〜Ｎ１を下
位４ビツト、オクターブコードＢ３〜８１を上位３ピツ
トとする信号が菓見られており、このＢ入力に加えられ
る信号と前述したラッチ回［２１１からＡ入力に加えら
れる信号とを比較し、ＡくＢが成立したとき＠１′とな
る信号ＣＯ會出力する。また信号ＫＯはラッチ回Ｍ　２
１１にラッチされたキーオン信号、信号ＫＯ”はラッチ
回路２３１にラッチされたキーオン信号ＫＯ１−Ｄフリ
ップフロップ２３３で１処理タイミング分遅延した信号
（なお、Ｄ７リツプフロツプ２３３は第２図（０に示す
各処理タイミングに対応する同期のりσツクパルスφｊ
φｋによって駆動されて＾る。）・ノ信号ｉτ＊社上記
信号ＫＯ＊ｔインバータ■Ｎ′１で反転し光信号、信号
Ｕｗｖは第２図閲に示すように上鍵盤処理タイミングＵ
２ｉからＵ７Ｔまでの間Ｓ　ｉ　ｍとなる信号、信号Ｕ
ｇは第２図（ｉ）　Ｋ示すように上鍵盤処理タイミング
ＵＩＴの関＠１′＃となる信号である。

したがりて、ラップ回路２３１杜、信号ＵＩＫよってま
ず無条件で上鍵盤専用チャンネルＵＫＩの内容（ノート
コードＮ４〜Ｎ　１　、オクターブフードＢ３〜Ｂ１お
よびキーオン信号ＫＯ）ｔラッテし、そしてラッチした
内容に関してキーオン信号ＫＯが＠ｌ”でな−場合には
次に加えられるチャンネルＵＫ２０内容を無条件にラッ
チし、＠ｌ”の場合杜比着ｇｌｌ１２３２でム〈Ｂが成
立し九ときの奉加見られる次のチャンネルＵＫ２の内容
をラッチする。この動作は信号Ｕｎが“ｌ　”の間、す
なわち上鍵盤処理タイミングＵ２ＴからＵ７Ｔｔでの間
続けられる。これによりラッチ回路２３１のラッチ内容
は上鍵盤で押下さｎている鍵があること全条件に上鍵盤
処理タイミングＵ７Ｔの終了時において上＊ｍで押下さ
れてする鍵の最低音に対応するものとなる。ラッチ回路
２３１　ＫラップされたノートフードＮ４〜Ｎｌおよび
オクターブコードＢ３〜Ｂ１社ラッチ回路２３３に加え
られるとともに比較回路２３４のＡ入力に加えられる。

ラッチ回路２３３は、そのス）ｏ−プ端子Ｓに、ラッチ
回路２３１にラッチさｎたキーオン信号ＫＯおよびタイ
ミング信号Ｌｌが入力されたアンド回゛路Ａ６の出力信
号が加えら扛ている。ここで信号Ｌ１は第２図（ＡＫ示
すように上１虹処理タイミングＵ７Ｔの次に生じる下−
盤処理タイミングＬＩＴの関１１”となる信号である。

したがってラッチ回路２３３　Ｋは上鍵盤専用チャンネ
ルＵＫＩ−ＵＫ７ＫＩＲ当てられたノートコードＮ４〜
Ｎｌ、　オクターブコードＢ３〜Ｂｌのうち最低音に対
応するもので、かつＫＯ＝＠１　”のもの（上鍵盤で押
下中にある鍵の最低音に対応するもの）がラッチされる
。ラッチ回路２３３　ＫラッチされたノートコードＮ４
〜Ｎｌは上鍵盤最低音ノートコードＵＮ４〜ＵＮＩとし
て優先回路５へ送出される。

またラッチ回１１２３３にラッチされ九ノートコードＵ
Ｎ４〜ＵＮＩおよびオクターブコードＵＢ３〜ＵＢＩは
オープンモードの場合とクローズモードＯ場合とで異り
た態様で音源部冴およびＵＫオクターブデータメそり墓
に送出される。ラッチ回路２３３にラッチされたノート
コードＵＮ４〜ＵＮＩのうち下位「ピッ）ＵＮ３〜ＵＮ
Ｉはオープンモード、クローズモードにかかわりなくそ
のまま責源部２４に送出される。ラッチ回路２３３にラ
ッチされたノートコードＵＮ４〜ＵＮＩのうち最上位ビ
ットの信号ＵＮ４とオクターブコードＵＢ３〜ＵＢＩ紘
信号ＵＮ４ｔ−最下位ビットとする４ビツトの信号ＵＢ
３〜ＵＮ４として減算回路２３５のＡ入力に加えられる
。この減算回路２３５はＢ入力にオープンモードが選択
されて−る場合だ−１１１となる見られており、オープ
ンモードが選択されている場合は上記４ビツトの信号＠
ＵＢ３、ＵＢ２、ＵＢＩ、ＵＮ４”から“ｌ”を引く減
算を行う。なおりローズモードの場合は信号０ＰＥＮは
＠０”でめり、上記減算は行われない、減算回路２３５
の出力のうち最下位ビットの信号はＵＮ４’として音源
部冴へ送出され、上位３ビツトの信号はＵＢ３’−ＵＢ
Ｉ’としてＵＫオクターブデータメそり四へ送出される
。

すなわち、クローズモードが選択されてｉる場合にはラ
ッチ回路２３３にラッチされたノートコードＵＮ４〜Ｕ
ＮＩ會そのままＵＮ４’、ＵＮ３〜ＵＮＩとして音源部
夙に送出し、オクターブコードＵＢ３〜ＵＢ１ｔそのま
ｔＵＢ３’〜ＵＢＩ’としてＵＫオクターブデータメモ
リ四へ送出するが、オープンモードが選択された場合に
はノートコードＵＮ４〜ＵＮＩの最上位ビットの信号Ｕ
Ｎ４とオクターブコードＵＢ３〜ＵＢＩからなる計４ビ
ットの信号ＵＢ３〜ＵＮ４から＠１”を減算すると−う
演算ｔｆｆｌＡ、　ノートコードＵＮ４〜ＵＮＩ。

オクターブコードＵＢ３〜ＵＢＩを加工して音源部スお
１びＵＫオクターブデータメモリ銘へ送出する。この加
工紘ノートコードＵＮ４〜ＵＮＩおよびオクターブコー
ドＵＢ３〜ＵＢＩを半オクターブ低埴音に対応するノー
トコードＵＮ４’、ＵＮ３＾ＵＮＩ、オクターブコード
ＵＢ３’〜ＵＢＩ’に変換するもＯである。すなわち前
掲の第１表、第２表から明らかなようＫＵＮ４が″１１
の場合は、こ３ｔ”Ｏ”にすることによシ同−オクター
ブ音域で半オタタープ低−音名の音を表わすものに変換
し、ＵＮ４がｍ　Ｏａ＋の場合はこれｔ−′″ｌ”にす
るとともにオクターブコードＵＢ３〜ＵＢＩから＠１″
を減算し、ｌオクターブ低ｉオクターブ音域で、半オタ
Ｉ−プ高−音名の音を表わすものに変換する。

比較回路２３４はラッチ回路、２３３にラッチされる上
鍵盤で押下中にある音の最低音の変化を検出する４ので
ある。比較回路２３４はＢ入力にラッチ回路２３３にラ
ップされたノートコードＵＮ４〜ＵＮＩおよびオクター
ブコードＵＢ３〜ＵＢＩが加えられており、この信号と
前述したＡ入力に加えられるラッチ回路２３１の出力信
号（８３〜Ｂｌ、Ｎ４〜Ｎｌ）とを比較し、その不−秒
出力をアンド回路ＡＶ、Ａ８を介してフリップフロップ
２３６０セツト入力Ｓに加える。アンド回路Ａ７は他の
入力にラッチ回路２３１　Ｋラッチさｎたキーオン信号
ＫＯが加えられ、アンド回路Ａ８は他の入力に信号Ｕマ
（第２図（ｊ）参照）およびクロックパルスφｊが加え
られて憤る。したがってラッチ回路２３３のラッチ内容
が変化する場合は上鍵盤処理タイミングＵ７Ｔにおいて
クロックパルスφｊのタイミングで７リツプ７０ツブ２
３６がセットされる。このフシツブフロップ２３６のセ
ット出力は上鍵盤最低音変化信号ＵＫＣＧとして割当て
制御回路（資）に送出される。なお、フリップ７０ツブ
２３６はそのリセット入力Ｒに信号Ｕ１が加えられてお
シ、上鍵盤処理タイミングＵＩＴ４Ｉｌにリセットさｎ
る。

ｔたラッチ回路２３１　Ｋラッチされたキーオン信号Ｋ
Ｏはラッチ回路２３７に信号Ｌ１のタイミングでラッｆ
８れ、上鍵盤キーオン信号ＵＫＯとして優先回路すへ送
出される。

第６図は、優先回路５およびＬＫノート一時メモリ加の
詳ｌｌＩを示したものでるる、優先回路５はＵＫＫ低音
検出回路おから出力されるＵＫ最低音ノートコードＵＮ
４〜ＵＮＩとキーコードデマルチ回路２１から出力され
るノートコードＮ４〜Ｎｌとの差データを算出する減算
回路２５１、減算回路２５１の出力をデコードするデコ
ーダ２５２、デコーダ２５２の出力のうち下鍵盤量に関
するものを一時記憶する差データ一時メモリ２５３およ
び差データ一時メモリ２５３の記憶内容全シリアルデー
タに変換してＬ″に／−）一時メモリ拠に送出するパラ
レル／シリアルコンパーメ２５４をそなえてりる。

減算回路２５１は、Ａ入力にＵＫ最最低音検出路路から
発生される上鍵盤１で押下されてＡる健のなかＯ最低音
の音名を示すノートコードＵＮ４〜ＵＮＩが加えられ、
Ｂ入力にキーコードデマルチ回路２１かも発生される音
名を示すノートコードＮ４＾Ｎｌが加えられておｌ　Ａ
入力に加えら詐るデータか算はノートコードＵＮ４〜Ｕ
ＮＩの最上位ビット（ＭＳＢ）Ｋ”１″を加えるととも
にノートコードＮ４−Ｎｌの最上位ビット（ＭＳＢ）に
＠Ｏ”を加え、５ビツトのデータとして減算を行り、算
出結果の下位４ピツ）１−出力するとｖ＝５方法による
０例えｄノートコードＵＮ４〜ＵＮＩがＧ−ｆｔ−示す
＠１００１　　”で７Ｓり、ノートコードＮ４〜Ｎ１が
ＥｉｌＹｔ示す−０１０１”であると、”　１１（１１
０１１ｒから”　００１０１”を減算し、その算出値″
″１０１００ｍのうち下位４ビツトのデータ”　０１０
Ｇ　’を出力する。撞たノートコードＵＮ４〜ＵＮＩが
Ｇｉｌ管示す−１００１”であり、ノートコードＮ４〜
Ｎ１１ＩＸＣｉｔｔ示す“１１１１　”であるとすると
”１１００１　”から−０１１，１１”全減算し、その
算出値＠０１０１０”のうち下位４ビツトのデータ＠１
０１０　“を出力する。すなわちノートコードＮ４〜Ｎ
ｌがノートコードＵＮ４〜ＵＮＩＫ対して低音側の音名
を示すときにはそのまま減算を行うが、高音側の音名を
示すときにはこれをｌオクターブ下げたものとして減算
を行う。

ここでノートコードＮ４〜ＮＩＫ対応する鍵を基準とし
この鍵よりも低音側でこの鍵からノートコードＮ４〜Ｎ
ＩＫ対応する鍵までの鍵数Ｐを減算回路２５１の算出値
Ｑとの関係のもとに表に示すと第３表のようになる。

第　　３　　表 減算回路２５１の出力はデコーダ２５２に加えられる。

デコーダ２５２ｔ′ｉ１６ビツトのデコーダで減算口ｊ
１８２５１の算出値（Ｑ）を１６の出力端子（４）〜（
１５）（０）〜（３）のいずれかにデコードして出力す
る。ここでデコーダ２５２の出力端子（４）〜（１５）
（０）〜（３）は減算回路２５１の算出値（Ｑ）を１０
進数で表わしたものにそれぞれ対応して−る０例えば、
減算°回路２．１の算出値（Ｑ）が−０１００”（１０
進数で４）でめると出方端子（４）Ｋ信号″１　ｍが生
じる。このデコーダ２５２の出力端子の配列は後述する
説明から明らかになるようにメロディ付加音形成の優先
順位を示している。デコーダ２５２の出力は差データ一
時メモリ２５３に加えられる。

差データ一時ノモリ２５３はデコーダ２５２・の出力端
子（４）〜（１５）（０）〜（３）にそれぞれ対応すル
１６ノ記憶位置Ｍ４〜Ｍ１５、ＭＯ−Ｍ３’を有してお
り、記憶位置Ｍ４〜Ｍ１５の構成は記憶位置Ｍ１５に代
表して示されておシ、＃Ｉ３憶位置（０）〜（３）の構
成は記憶位ｆｉｌ（３）［代表して示されて−る、すな
わち差データ一時メモリ２５３の記憶位置Ｍ４〜Ｍ１５
はそれぞれ２人力アンド回路ＡＩＯと７リツプ７０ツブ
ＦＦＩから構成さｎ、２人力アンド回路ＡＩＯはその入
力に信号りとクロックパルス、！にとのアンド条件をと
るアンド回路Ａ９の出力およびデコーダ２５２の対応す
る出力−子（４）〜（１５）の信号が加わシ、フリップ
７０ツブＦＦ’１はそのセット入力Ｓにアンド回路ＡＩ
Ｏの出力、リセット入力ＲＫ信号Ｕｖがそれぞれ加わる
。また記憶位置ＭＯ〜Ｍ３はそれぞれ３人力アンド回路
Ａｌｌと７リツプ７０ツブＦＦ２から構成され、３人力
アンド回路Ａ　１１はその入力に前記アンド回路ム９の
出力およびデコーダ２５２の対応する出力端子（０）〜
（３）の信号およびインバータＩＮ２の出力が加わＤｓ
　７リツプ７０ツブＦＦ２はそのセット入力ＢＫアンド
回路Ａｌｌの出力、リセットλカＢＫ信号Ｕ雫がそれぞ
れ加わる。ここで信号りは第２図（０）に示すように下
＠ｌ１ｉＩ処理タイミングＬＩＴ−Ｌ７Ｔの間１１”と
なる信号でめり１インバータＩＮ２はクローズモードが
選択さｎたとき１１”となるスイッチ５の出力信号ＣＬ
Ｏ８Ｅを第２図（ｃ）に示すタイミング信号Ｔ・（キー
コード信号ＫＣ１−ＫＣ４Ｋｔすれる同期信号ＳＹＫ同
期した信号）によってラッチするラッチ回路２５５の出
力が加えられており、クローズモードが選択されて憤れ
ば−０”タ　オープンモードが選択されて−れば１１”
となる信号を出力する。したがってオープンモードが選
択されていると差データ一時／　モ９２５３　Ｏ各［１
１位１１ｔＭ４〜Ｍ１５、ＭＯ〜Ｍ３のアンド回路Ａ　
１０およびＡｌｌは下−難処理タイミングＬＩＴ−Ｌ７
Ｔの開動作可能となり、この下鍵盤処理タイミングＬＩ
Ｔ−Ｌ７Ｔの間にデコーダ２５２から出力される信号に
よって対応する記憶位置のプリップ７０ツブＦＦ１ｔた
はＦＦ２がセットされる。ｌｔクローズモードが選択さ
れていると記憶位置Ｍ４〜Ｍ１５のアンド回路ム１０が
下健叢処焉タイミングＬＩＴ−Ｌ７Ｔの開動作可能とな
るが、記憶位置−ＭＯ〜Ｍ３のアンド回路Ａｌｌはイン
バータＩＮ２の出力によって動作可能とならず、下鍵盤
処理タイミングＬＩＴ−ＬＥＴの関にデコーダ２５２か
ら出力された信号によりて記憶位置Ｍ４〜Ｍ１５の７リ
ツプフロツプＦＦＩのみがセットされる。このクローズ
モードにおいては記憶位置ＭＯ−ＭＳの７リツプ７０ツ
ブＦＦ２はデコーダ２５２から対応する出力があったと
して４セツトされな−０なお各記憶位置Ｍ４〜Ｍ１５、
ＭＯ〜Ｍ３の７リツプ７０ツブＦＦ、１およびＦＦ２は
信号υｇが発生される毎にリセットされる。このように
差データ一時メモリ２５３は、オープンそ−ドであれば
下鍵盤処理タイミングＬＩＴ−Ｌ７Ｔにおけるデコーダ
２５２の出力端子（４）〜（１５）、（０）〜（３）の
信号を全て対応する各記憶位置Ｍ４〜Ｍｉｓ、ＭＯ−Ｍ
Ｓに記憶し、クローズモードであれば下鍵盤処理タイミ
ングＬＩＴ−Ｌ７ＴＫｍけるデコーダ２５２の出力端子
のうち出力端子（０）〜（３）を除く出力端子（４）〜
（１５）の信号を対応する記憶位置Ｍ４〜Ｍ１５に記憶
する。

例えと１上鍵盤ノートコードＵＮ４〜ＵＮＩが表かす音
名が？で、下鍵盤２で音名Ｃ％Ｅ、Ｇ。

ムφの４つのｌｌｌが押下されて−ると減算回路２５１
は下鍵盤処理タイミングＬＩＴ−Ｌ７Ｔの間に１０１１
１”、’　０００１　”、ｇ″１１０１　’、１１００
１”の４つの値を出力し、オープンモードであれば差デ
ータ一時メモリ２５３の記憶位置Ｍ７、ＭＯ、Ｍｌ３、
Ｍｌに＠１”信号が記憶され、クローズモードであれば
記憶値１１Ｍ１への記憶が禁止されるので、記憶値１１
１Ｍ７、ＭＯ、Ｍｌ３に＠ｌ”信号が記憶される。

差データ一時メモリ２５３の各記憶値１１Ｍ４〜［１５
、ＭＯ−ＭＳの記憶内容（各７リツプ７ａツブＦＦ’ｌ
、ＦＦ２の出力）は第２図（ｄ）に示す信号Ｔｓの発生
タイミング（信号Ｔ、を３タイムスロツト達延し良信号
）でパラレル／シリアルコンバータ（Ｐ／Ｓコンバータ
）２５４にパラレルに絖み込まれ、その後この読み込ま
れた信号は記憶位置Ｍ４の内容會先頭七するシリアル信
号として出力される。このシリアル信号の各タイムスロ
ットはクロックｌ＜ルスφ１１φ２によって決定される
タイムスロットに同期しておＣ１ｐ／ｓコンバータ２５
４から記憶位置Ｍ４の内容が最初に出力されるタイミン
グは信号Ｔｓよりもｌタイムスロット遅れたタイミング
、すなわち信号Ｔ・から４タイムスロツト遅れたタイミ
ングとなる。このＰ／８コンバータ２５４の出力はアン
ド回路Ａ１２を介してＬＫノート一時メモリ２６に加え
られる。ところでアンド回路Ａ１２は他の入力にアンド
ロ路Ａ　１３　Ｏ出力が加えられており、アンド回路ム
１３にはラッチ回路２５５の出力を信号ＵｖＯタイミン
グでラッチするラッチ回路室Ｓ６の出力とラッチ回路２
５５の出力との排他論層条件をとる。排他論理和回路Ｅ
ＸＩの出力をインバータＩＮＳで反転した信号、すなわ
ちメロディ付加音形成モードが変化したとき”Ｏ”とな
る信号と、ＵＫ最低音検出回路田から加えられる上鍵盤
キーオン信号ＵＫＯが加えられてｉる。したがりて、ア
シド回路Ａ１２はメロディ付加音形成モードが変化した
場合および上鏝Ｉｌｌで押下されてｉ＊鍵が全て離鍵８
ｒＬ大場合不動作とな５、Ｐ／Ｓ：ｙンパータ２５４の
出力ｔ−ＬＫノートメモリ加に加えることを禁止する。

ＬＫノートメモリ加は３つの記憶位置ＭＰＩ、出力され
るシリアル信号に同期して対応するノートコードを発生
するダウンカウンタ２６１１−有しており、上記シリア
ル信号に含まれる先着の３つのａｉｍ信号に関してダウ
ンカウンタ２６１から発生される対応するノートコード
を各記憶位置ＭＰＩ、ＭＰ２、ＭＰ３ＫＮ１次記憶ｆｂ
。

ダウンカウンタ２６１はノートコードに対応する４ピツ
Ｆのカクンタから構成さＡ、ＵＫ最低音検出１１１８２
３から出力されるＵＫ最低音を示すノートコードＵＮ４
〜ＵＮｉ（信号Ｔ、のタイミングでセットし、このノー
トコードＵＮ４〜ＵＮ１を始点とし、クロックパル＊１
１１ｓ　　φ２からなる二相タロツクパルスに同期して
順次ダウンカウントする。したがってＰ／８コンバータ
２５４から最初の信号（差データメそり２５３の記憶位
置Ｍ４０内容）零出力された時点で、ダウンカウンタ２
６１はノートデータＵＮ４〜ＵＮＩから十進数で４減算
して−ることになり、ダウンカウンタ２６１の計数値は
Ｐ／８コンバータ２５３の出力と完全に同期してｉる・ ＬＫノート一時メモリあの各記憶位置ＭＰ１゜ＭＰ２、
ＭＰ３、はそれぞれ４ビツトから構成され、各ビットの
詳細は第１ビツトに関して代表して示されて−る。すな
わち第２ビツトから第４ビツトまでの構成は図示しなり
が、第１ビツトと同様に構成されて論る０、なお第２ピ
ツトから第４ピツ）０説明に関しては便宜上第１ビツト
に示した各素子の符号と同一の符号ｔＪ１１ｖｈて行う
。

Ｐ／Ｓコンバータ２５４から出力されたシリアル信号は
、アンド回路ム１４、Ａ１８、Ａ２２に加えら詐る。と
ころで、後述する説明から明らかになるようＫＬＫンー
ト一時メモリ加の全てのＤフリップ７クツプＤＦＩ〜Ｄ
ＩＰ６は、ＬＫノート一時メモ９舖のシフト動作（デー
タ送出動作）の終了によ）リセットｓｆＬるので、この
Ｐ／８コンバータ２５４からシリアル信号がＬＫノー、
ト一時メモリ２１１／Ｃ加えられる時点では全てのＤフ
リップフロップＤＦＩ〜ＤＦ６の出；Ｆｌ”　Ｏ”’ｌ
”ＴｏＬ　これによってアンドｉｉ路ＡＩ４、ム１８、
ムｎのうちアンド回路ＡＩ４のみ動作可能となりてする
。したがってＰ／８コンバータ２５４から最初に出力さ
れた＠１＃信号（差データメモリ２５３の記憶位置Ｍ４
〜Ｍ１５、ＭＯ−Ｍ３に記憶された゛１″信号のうち最
も優先順位が高ｉものに対応）はアンド回路Ａ１４を介
して記憶位置ＭＰＩの各ビットのアンド回路Ａ１５ＷＣ
加見られ、アンド回路Ａ１５を動作可能にする。この時
点でダウンカウンタ２６１から出力されてｉるノートコ
ードは上記“１″信号に関連した貴名に対応しており、
このノートコードは記憶位置ＭＰＩの各゛ビットのアン
ド回路Ａ１５、オア回路ＯＲ３、アンド回路Ａ１６、オ
ア回路ＯＲ４′ｔ−介してＤフリップ７０ツブＤＦＩＫ
加えられ、Ｄフリップ７０ツブＤＰＩの出力はオア回路
ＯＲ３に加えられて　゛保持される。すなわちＰ／８コ
ンバータ２５４から最初に出力される＠１＃信号により
てこの１１＃信号に対応するノートコードがまず記憶位
置ＭＰＩ（記憶される。

またアンド回路Ａ１４の出力はオア回路ｏＲ５、アンド
回ｊＩ　Ａ　１７、オア回路０Ｒ６ｔ−介してＤフリツ
ブ７σツブＤＩＰ２に加えられ、ＤフリップフロツブＤ
Ｆ２の出力はオア回路ＯＲ５に加えらｎて保持される。

ｔたＤ７リツプ７０ツブＤＦ２の出力はインバータｌＮ
４ｔ−介してアンド回路Ａ　Ｉ４　Ｋ加えられるとと４
ｈＫアンド回路ＡＩ８に加えられ、アンド回路ム１４を
不動作にするとともにアンド回路ム１８１動作可能にす
る。

ζＯ状■でＰ／８コンバータ２５４から２番目の＠″１
”信号が出力されると、この１１ｍ信号は動作可能とな
って−るアンド回路Ａ　１８を介して記憶位置ＭＰ２！
０各ビットのアンド回路ＡＩ９に加えられ、アンドａ賂
ム１９を動作可能にする。こ九によりこの時点でダウン
カウンタ２６１から出力されて−るノートフードの各ビ
ットの信号は記憶位置ＭＰ２０各ピッＦのアンド回路Ａ
１９、オア回路ＯＲ７、アンド回路ム加、オア回路０Ｒ
８ｔ−介してＤフリップフロップＤＦ３に加えられ、Ｄ
フリップ７０ツブＤＦ８０出力はオア回路ＯＲ７＃Ｃ加
えられて保持される。すなわちＰ／８コンバータ２５４
から２番目に出力″ｌ：ｔ’Ｌる１１”信号によりて、
この＠１１記憶される。

またアンド回路Ａ１８の出力はオア回路ＯＲ９、アンド
回路Ａ　２１　、オア回路ＯＲ１０を介してＤフリップ
７０ツブＤＦ４に加えられ、Ｄフリップ７０ツブＤＦ４
の出力はオア回路ＯＲ９に加えられて保持される。また
ＤプリップフロップＤＦ４の出力はインバータＩＮ５を
介してアンド回路ＡＩ８に加えられるとともにアンド回
路Ａ２２に加えられ、アンド＠　Ｍ　Ａ　１ｇを不動作
にするとと４にアンド回ｊｌＡ２２ｔ’ｍ作可能にする
。

続−て、Ｐ／Ｓコンバータ２５４から３番目の１１”信
号が出力されると、この″ｌ　”信号はアンドロ路Ａ２
２に介して記憶位置ＭＰ３の各ビットのアンド回路Ａ２
３ＫＩＸＪ見られ、アンド回路ムおｔ動作可能くする。

これにより、この時点でダウンカウンタ２６１から出力
されてｉる各ビットの信号は記憶位置ＭＰ３の各ビット
のアンド回！ＮｌＡ２３、オア回路０ＲＩＩ、アンドロ
路Ａ２４を介してＤフリップ７０ツブＤＦ５に加えられ
、Ｄフリップ７０ツブＤＦ５の出力はオア回路０Ｒ１１
に加えられて保持される。すなわちＰ／Ｓコンバータ２
５４から３書目に出力される１１　”信号によってこの
＠″１″１″信号するノートフードが記憶位置ＭＰ３に
記憶される。

またアンド回路Ａ２２の出力はオア回路０Ｒ１２、アｙ
ドｌ路ム５を介してＤフリップフロップＤＦ６に加えら
れ、ＤフリップフａツブＤＦ６の出力はオア回路０ＲＬ
Ｉ！に加えられて保持される。またＤフ豐ツブフロップ
ＤＦ６の出力はインバータＩＮＳを介してアンド回路Ａ
２２に加えら７１．＜アンド回路Ａ２２を不動ｆｆ！に
する。

ＣＯようにＰ／Ｓコンバータ２５４から出力されるシリ
アル信号に含まれる″１”信号のうち先着の３つ・の＠
１”信号に関して、この＠″１”信号に対応するノート
コードが、ダウンカウンタ２６１から各記憶位置ＭＰＩ
％ＭＰ２、ＭＰ３に順次記憶される。

上記動作を土偶！ｌで押下されている謎の最低健かＦ、
音、下鍵盤２で押下されて−る＃がＣ１音、Ｅａ音、Ｃ
１音、Ａす１音、モードとしてオープンモードが指定さ
れてＡる場合について第７図を参照して説明すると次の
ようになる。

ダウンカウンタ２６１は、信号Ｔ６のタイミングでＦｉ
ｒ対応するノートコード＠０１１０’（１０進数で６）
ｔ−セットし、この値を初期値とし、クロックパルスφ
１、φ２に同期してダウンカウントする。すなわちダウ
ンカウンタ２６１の計数値（内容）は第７図に示すよう
に信号Ｔ０のタイミングで１０進数で６となり、続いて
５．４．３・・・・・・と小さくなり、ＯＫなると次［
１５となり、以後１４．１３．１２、−・−・と小さく
なる。

また差データメモリ２５３には記憶位置Ｍ７、Ｍ９、Ｍ
ｌ３、Ｍｌ　Ｋ＠１　”信号が記憶され、仁の＠１”信
号は信号ＴｊのタイミングでＰ／Ｓコンバータ１！＄４
１ＣＩ！！み込まＡ％Ｐ／８コニ／Ａ−１２５４からは
１ＩＩ４タイムスロツト、第６タイムスロツト、第１０
タイムスロツＦ％４１１４タイムスロットにおいて１１
１となるシリアル信号が出力される。したがりてＬＫノ
ート一時メモリ２６に最先の＠１１信号が到来したとき
ダウンカウンタ２６１の内容ｔｔｔｏ過数で１５になっ
ており、この１ｏ過数１５に対応するＣ音を示すノート
ブードがまず記憶位置ＭＰ１に読み込まれる。同様ＫＰ
／Ｓコンバータ２５４の出力によりて２番目０＠１　’
信号が到来したときのダウンカウンタ２６１の内容は１
０進数で１３になっておりｃｏｔｏ進数１３に対応する
Ａす音を示すノートコードが次に記憶位置ＭＰ２に読み
込まれ、３番目の１１”信号が到来し九ときのダウンカ
ラ／り２６１の内容は１０進数で９になっており、この
１０進数９に対応するＱ音を示すノートコードが最後に
記憶位置ＭＰ３に読み込まれる。なおＰ／Ｓコンバータ
２５４の出力により４１１目に到来する′″ｌ”信号に
よっては何の記憶動作も行われなＶｈ　。

このようＫして記憶位置ＭＰＩ％ＭＰ２、ＭＰ３に記憶
されたノートコードは下鍵盤処理タイミングＩＩＴ％Ｉ
、４Ｔ、Ｌ６Ｔのうちの信号Ｔ■Ｙ畠のタイミングで順
次シフトされ、下ｌ１１ｍノートコードＩ、Ｎ４〜ＬＮ
Ｉとして出力される。この下鍵盤ノートコードＬＮ４〜
ＬＮＩ　ｅ）出力Ｉ＃作を１１８図次のようになる。

ＬＫノート一時メモリ２６は、記憶値ｆ１ＭＰ１にノー
トコードを記憶した時点でこの記憶位置ＭＰＩ。

に記憶したノートコードを下鍵盤ノートコードＬＮ４〜
ＬＮＩとして出力する。同時にＤフリップ７０ツブＤＦ
２から記憶位置ＭＰＩにノートコードが記憶されてｉた
ことを示す信号ＬＫを出力する。下鍵盤処理タイミング
Ｌ２Ｔになり、下鍵盤処理タイミングＬ２ＴＳ　Ｌ４Ｔ
、Ｌ６ＴＯ間のみ＠″１１となる信号ＡＰ（第２図（ｒ
ｎ）参照）と信号Ｔ嘗Ｙｓ（第２図（＠）　１１照）と
のアンド条件をとるアンド回路Ａ２８から＠１−ｍｓが
出力されると、この＠−１′信号は記憶位置ＭＰＩ、Ｍ
Ｐ２の各ビットのアンド回路Ａ２６、Ａ２７およびアン
ド回＊ｍ、Ａ３０に加えられ、アント回ｊｌＡ２６、Ａ
２７、Ａ２９、ム（資）を動作可能にする。ｔたアンド
回路入路の出力はインバータＩＮ７て反転されて記憶位
置ＭＰＩ。

ＭＰ！、ＭＰ３の各ビットのアンド回路ＡＩ６％廁、Ａ
２４およびアンド回路ＡＩ７％　Ａ２１．　Ａ２５に加
えられ、７ｙＦ１１１！Ａ１６、Ａ２０、Ａ２４１Ａ１
７、Ａ　２１　。

ム３を不動作にする。これｋより、記憶位置ＭＰ２の内
容は記憶位１１ＭＰＩＫ移され、また記憶位置ＭＰ３の
内容は記憶値１１ＭＰ２に移され、Ｉ、にノート一時メ
モリ器からは記憶値ｔＭＰ２に記ｔｌされて−たノート
コードが下ａｍノートコードＬＮ４〜ＬＮＩとして出方
され、また記憶値ｆｔＭＰ２にノートコードが記憶され
てｈたことを示す信号ＬＫカｌｔｉ　力すｈる。同様に
下健磐処理メイミンｆＬ、４Ｔの信号Ｔ＊ＹｓＯタイミ
ングになるとアンド回路Ａ２８のアンド条件が再び成立
し、記憶位置ＭＰ２に移されて−る記憶位置ＭＰ３の内
容は更に記憶位置ＭＰＩＫ移され、ＬＫノート一時メモ
リｊからは記憶位置ＭＰ！１に記憶されてｉたノートコ
ードが下鍵盤ノートコードＬＮ４〜ＬＮＩとして出方さ
れ、また記憶位置ＭＰ３にノートコードがＩａ尚てられ
て−る仁とを示す信号ＬＫが出力される。続＾て下ａｍ
処暑タイミングＬ６Ｔの信号Ｔ　＊　Ｙ　ａのタイミン
グになシ、アンド回路ムあのアンド条件が成立すると、
このアンド回路ム鵡の出方により、記憶位置ＭＰＩＫ移
されて偽る記憶値ｔＭＰ３の内ｌＦはクリアされ、これ
ＫよりＬＫノート一時メモ９２６から出力されている下
鍵盤ノートコードＬＮ４〜ＬＮＩおよび信号ＬＫけ消滅
する。

第９図はＬＫノートデータメモリ２７．ＵＫオクターブ
データメモリ２８．キーオンメモリ四の詳細を示すもの
である。ＬＫノートデータメモリｎけ、セレクタ２７１
．３ステージ４ビツトのシフトレジスタ２７２からなる
４ビツト３チヤンネル（ｃｈｉ〜ｅｈ３　）の時分割メ
モリおよびこの時分割メモリの入出力データを比較する
比較回路２７３およびこの時分割メモリの出力を低速時
分１１１信号に変換するためのラッチ回Ｍ２７４ｔ−そ
なえて４る。このＬＫノートデータメモリ２７やｍ作を
説明すると、まず後述する割当て制御回路（資）からの
ｃｙ−）’信号ＬＯが＠Ｏ”であると、セレクタ２７１
＃ＩｉＡ入方の信号を選択し、シフトレジスタ２７２の
記憶内容はこのセレクタ２７１　ｔＰ介して保持されて
憤る。Ｖｈｔシフトレジスタ２７２のあるデャンネル時
間に関連してロード信号ＬＯが′１　”になり九とする
と、セレクタ２７１はＢ入力の信号を選択し、このＢ入
力の信号をシフトレジスタ２７２に加えることＫより、
シフトレジスタ２７２の対応するチャンネル（ｅｈｌ〜
ｅｈ３）の内容を書き換える。また比較回路２７３けセ
レクタ２７１　ｅ）　Ｂ入力に加わる信号とシフトレジ
スタ鵞７２の出力とを比較し、λカノートコードＬＮ４
〒ＬＮＩと同一のノートコードがシフトレジス′り２７
２の−ずれかのチャンネルに記憶されてｉるとこのチャ
ンネル時間に一致信号ＮＣＩＱを出力する。またシフト
レジスタ２７２の出力（タロツクパルスφ１、φ２に同
期した高速時分割信号）はラッチ回路２７４に加えられ
る。ラッチ回＊２ｉａはそのストａ−プ端子Ｓに第２図
（−に示すクロックパルスφβとクロックパルスφ２の
アンド条件をとるアンド回路Ａ３１の出力が加えられて
おり、このアンド回路Ａ３１の出力に同期してシフトレ
ジスタ！！７２の出力をラッチすることによりシフトレ
ジスタ２７２の出力を４倍のタイムスロットからなる低
速時分割信号に変換する。

ＵＫオクターブデータメそり銘は、セレクタ２８１、回
路２８３、ラッチ回路２８４、インバータＩＮ９、アン
ド回路Ａ３２から構成される。このＵＫオクターブデー
タメそり路は各回路がオクターブコードＵＢ３’〜ＵＢ
Ｉ’に対応する３ビツト構成となっていることを除けば
ＬＫメノーメモリ２７と同一構成からなる。ただし、Ｕ
Ｋオクターブデータメモリ列では比較回路２８３から出
力される一致信号を信号０ＣＥＱとしている。

キーオンメモリ２ｇは３チヤンネル（ｅｈｌ〜ｅｈ３）
の時分割メモリを構成する２本の３ステージ１ビツトシ
フトレジスタ２９１．２９２およびラッチ回路２９３を
具えており、シフトレジスタ２９１はロード信号ＬＯを
オア回路０Ｒ１３を介して受入し、この信号ＬＯをアン
ド回路Ａ３３を介することによりチャンネル別に時分割
で記憶する。このシフトレジスタ２９１の各チャンネル
ｃｈｉ〜ｃｈ３の記憶は割当て制御回路（資）から所定
チャンネルに対応してキーオフ検出信１号ＫＯＦＦが加
えられ友とき、このキーオフ検出信号ＫＯＦＦがインバ
ータｌＮｌ０で反転されてアンド回路Ａ３３に加わシ、
アンド回路Ａ３３が不動作になることによりクリアされ
る。シフトレジスタ２９１の出力はキーオン信号ＫＯＮ
’として送出されるとともにラッチ回路２９３に加えら
れる。

またシフトレジスタ２９２は、ダンプモードが選択され
て−るとロード信号ＬＯをアンド回路Ａ３５、オア回路
ＯＲ１４を介して受入し、ダンプモードが選択されて−
な−と割当て制御回路（９）から発生される二為−キー
オン信号ＮＫＯ’をオア回路ＯＲ１４を介して受入する
。このシフトレジスタ２９２に加−見られた信号はアン
ド回路Ａ３４を介することによりチャンネル別に時分割
で記憶され、この記憶はインバータＩＮＩＩを介してア
ンド回路Ａ３４に加わるクロックパルスφβにより周期
的にクリアされる。シフトレジスタ２９２の出力は二為
−キーオン信号ＮＫＯ’としてラッチ回路２９３に加え
られる。

またキーコードデマルチ回路２１から加えられるダンプ
モードの選択を示す信号ＤＭＰはインバータｌＮｌ２で
反転されてアンド回路Ａ３６に加えられる。したがりて
ダンプモードが選択されていなりときアンド回＊Ａ３６
は動作可能となシ、割当て制御回路（９）から出力され
る後述のショートディケイ信号ＳＤ’はこのアンド回路
Ａ３６を介してラッチ回路２９３に加えられる。

ラッチ回＊　２９３は、そのストローブ端子ＳＫクロッ
クパルスφβとφ２のアンド条件をとるアンドｎ路Ａ３
７の出力が加えられており、前述のラッテ回路２７４．
２８４と同一の機能を果すものである。

すなわちラッチ回路２９３はシフトレジスタ２９１．２
９２およびアンド回路Ａ３６からそれぞれ出力される高
速時分割信号であるキーオン信号ＫＯＮ’　、−二エー
キーオン信号ＮＫＯ’およびシｗ　−）　ｆイヶイ信号
ＳＤ’を低速の時分割信号に変換し、これをキーオン信
号ＫＯＮ、ニエーキーオ／信号ＮＫＯ、ショートディケ
イ信号ＳＤとして出力する。

第１ｏｖ４＃ｉ割当て制御回路部の詳細を示したもので
ある。＠当て制御回路部はＬＫノートデータメモリｎ％
ＵＫオクターブデータメモリ列の各チャンネルｅｈｌ−
ｅｈ３へのノートコードＬＮ４〜ＬＮＩおよびオクター
ブコードＵＢ３’〜ＵＢＩ’の割当て制御を行う、この
割当て制御回路（９）の動作はサーチモードとロードモ
ードに分けることができる。

サーチモードにお−てはＬＫノートデータメモリｎ％Ｕ
Ｋオクターブデータメモリあの各チャンネルｅｈｌ−ｅ
ｈ３のうち割当てるべきチャンネルを検索し、ロードモ
ードにおめてはサーチモードにお−て検索した割当てる
べきチャンネルのチャンネル時間に同期してロード信号
ＬＯを発生し加えられて−るノートコードＬＮ４−ＬＮ
ＩおよびオクターブコードＵＢ３’〜ＵＢＩ’を割当て
る。ＬＫノート一時メモリ加から最初に出力されるＬＫ
ノート一時メモリあの記憶位置ＭＰＩに記憶されたノー
トコードに関するサーチモードは下鍵盤処理タイミング
ＬＩＴＫおｉて実行され、ロードモードは絖〈下鍵盤処
理タイミングＬ２Ｔにお−て実行される。また２番目に
出力されるＬＫノート一時メモリ２１０記憶位置ＭＰ２
に記憶されたノートコードＥＩｌするサーチモードは下
鍵盤処理タイミングＬＳＴＫｋ−て実行され、ロードモ
ード轄続る。そして３番目に出力されるＬＫノート一時
メモリあの記憶位置ＭＰ３に記憶されたノートコードに
関するサーチモードは下−難処理タイミングＬ５Ｔにお
いて実行され、ａ−ドモードは続く下鍵盤処理タイミン
グＬ６Ｔにおいて行われる。すなわち第８図に示すよう
にサーチモードは下−難処理タイミングＬＩＴ、Ｌ３Ｔ
％Ｌ５Ｔにおいて行われ、ロードモードは下＊＊処理タ
イミングＬ２Ｔ％Ｌ４Ｔ、Ｌ６Ｔにお−て行われる。

まずサーチモードに′）いて説明する。サーチモードに
おｉて、ＬＫノートデータメモリ２７に加えられるノー
トコードＬＮ４〜Ｌ’ＮＩおよびＵＫオクターブデータ
メモリあに加えられるオクターブコードＵＢ３’〜ＵＢ
Ｉ’がＬＫノートデータメモリＩおよびＵＫオクターブ
データメモリ部のりずれかのチャンネルｃｈｉ〜ｃｈ３
に既に割当てられていると、当咳チャンネルのチャンネ
ル時間においてＬＫノートデータメモリｎの比較回ｗＩ
２７３から１１＃の離散信号ＮＣｇＱが生じ、ＵＫオク
ターブデータメそす四の比較回路２８３から“１″の離
散信号ＯＣｇＱが生じる。またこのノートコードＬＮ４
〜ＬＮＩおよびオクターブコードＵＢ３’〜ＵＢＩ’に
対応する鍵が押鍵中とみなされていればキーオンメモリ
四のシフトレジスタ２９１力１ら１１”のキーオン信号
Ｋ　ＯＮ’が生じている。したｔ（りてｃｏとき上記信
号ＮＣｇＱＳＯＣＥＱ、ＫＯＮ’およびサーチモードの
とき１＃となる第２図軸）に示す信号ＢＰが加えられて
鴇るアンド＠　＊　Ａ　４０のアンド条件が成立し、こ
のアンド回路Ａ４０の出力はオア回ｊｌＯＲ１６を介し
てＤ７リツブフロツプＤＦ７に加えられ、Ｄフリップ７
０ツブＤＦ７の出力はアンド回路人４１に加えられて保
持される・こＯＤフリ蜜プフロツツブＦ７の出力は加え
られて−るノートコードＬＮ４〜ＬＮＩおよびオクター
ブブードＵＢ３’〜ＵＢＩ’が既に割当て済である仁と
を示して−る。なおこのＤフリップ７０ツブＤＦ７に保
持され良信号はインノ（−タＩ−Ｎ　１５を介してアン
ド＠略ム４１に加わる第２図（→に示す信号ＣＬ６のタ
イミングで、すなわち後述するａｙ−）’モードが終了
する毎にクリアされる。

ロードモードはアンド回路Ａ４２からロード信号ＬＯを
発生することによって行われる。このアンド回路Ａ４２
のアンド条件を論理式で示すと次のようになる。

Ｗ植Ｆ・述・庭■′・Ａｓ・Ｎ田・匡ＣＧ・ＴＲ・１Ｗ
・Ｓ「ここで信号ＡＰは処理タイミングＬ２Ｔ、Ｌ４Ｔ
。

ＬＩＴの間、すなわちロードモードの間のみ１１＃とな
る第２図（ｍ）に示す信号、信号ＬＫはＬＫノート一時
メモリ妬から出力される割当てるべきメロディ付加音が
あることを示す信号、信号Ｋ　ＯＮ’はキーオンメモリ
四から出力されるキーオン信号Ｋ　ＯＮ’をインバータ
ｌＮ１４で反転した信号、信号Ａｓ＃ｉＤフリップフロ
ップＤＦ７の出力信号ＡｓをインバータｌＮ１６で反転
した信号で、加えられて−るノートコードＬＮ４〜ＬＮ
Ｉおよびオクターブコード１ＪＢ３’〜−ＵＢＩ’が未
だ割当てられて−ないことを示す信号である。また信号
ＮＡ８はＤフリップ７０ツブＤＦ８の出力信号ＮＡ８を
インバーク・ｌＮ１３で反転した信号で、Ｄ７リツプフ
ロツプＤ１ｉ’８はアンド回路Ａ４２の出力であるロー
ド信号ＬＯをオア回路０Ｒ１７、他の入力にインバータ
ｌＮ１７を介して信号ＣＬ６が加わるアンド回路Ａ４３
を介して費入し、その出力をオア回路０Ｒ１７に加える
ことによって保持している。すなわちＤ７リツプ７０ツ
ブＤＦ８の出力は加えられているノートコードＬＮ４〜
ＬＮＩおよびオクターブコードＵＢ３’〜ＵＢＩ’を今
回ＯＩＩ！Ｉ当てで割当てたことを示し、このＤ７リツ
プ７０ツブＤＦ８の出力信号ＮＡ８を反転した信号ＮＡ
Ｓは加えられてｈるツートコニドＬＮ４〜ＬＮＩおよび
オクターブコードＵＢ３’〜ＵＢＩ’を今回の割当にお
いて未だＩＩｌ轟てて−な−ことを示してりる。また信
号ＵＫＣＧはＵＫ最低音検出回路ｎから発生されるＵＫ
最低音変化信号ＵｘｃａｔインバータｌＮ２１で反転し
た信号でＵＫ最低音の変化はなかったことを示して−る
。

また信号ＴＲはトランケートすべきチャンネルに対応し
てトランケート回路３０２から発生されるＫついて簡単
に説明しておくが、その前にトランケート回路３０２の
動作に係わるキーオフ検出につめて説明する。なお、こ
こでいうキーオフとは前述したように現実の離鍵とは必
ずしも対応していなり、この実施真におけるキーオフ検
出は、割当てるべきノートコードＬＮ４〜ＬＮＩおよび
オクターブコードＵ　Ｂ　３’〜ＵＢＩ’が概に割当て
られて−ることを示すアンド回路Ａ４０の出力と新たな
割当てｔ指令するロード信号ＬＯ（アンド回路Ａ４２の
出力）の偽ずれもが所定時間以上とだえたことｋ　％　
ってキーオフとして検出している。アンド回路Ａ４０お
よびＡ４２の出力はオア回路０Ｒ１５、アンド回路ム３
Ｂ”を介して３ステー、）１ビツトのシフトレジスタ３
０１に加えられ、このシフトレジスタ３０１の出力はオ
ア回路０Ｒ１５に加えられる。したがって割当てるべき
ノートコードＬＮ４〜ＬＮＩおよびオクターブコードＵ
　Ｂ　３’〜’Ｕ　Ｂ　１’が既に割当てられてｈるか
、または新たにロード信号ＬＯが発生すると１このチャ
ンネル（ｃｈｉ〜ｅｈ３）に関連してり７トレジスタ３
０１　Ｋ″ｌ　”信号が記憶される。この１１１信号は
インバータｌＮ２２を介してアンド回路ムあに加えられ
る信号ＡＲ（第２図（ロ）参照）によりて処理タイミン
グＡＲＴ毎にクリアされる。シフトレジスタ３０１の出
力はインバータｌＮ１３を介してアンド回路Ａ３９に加
えられる。

アンド回路ムおは１の入力に信号ＡＲ，キーオン信号ｖ
、ｏＷ、信号ＵＫＣＧが加えられており、キーオフ検出
を示すキーオフ信号ＫＯＦＦｔ出力する。このアンド回
路ムおの論理条件を論理式で示すと次のようになる。　
　。

ＫＯＦＰ＝ＡＲ−ＡＡ−ＫＯＮ　’　−ＵＫＣＧここで
信号ＡＡはインバータｌＮ１３の出力である。

すなわち処理タイミングＡＲＴにお−て、信号ＫＯＮ’
′が生じて−でかつ信号ムムおよびＵＫＣＧがともに生
じていな−とき、アンド回路Ａ３９のアンド条件ｌｌ１
１１ＩＩｔ立してキーオフ信号ＫＯＦＦ’を出力する。

こＯキーオフ信号ＫＯＦＦは前述したキーオンメモリ２
９（第１１のインバータｌＮｌ０に加えられ、当該チャ
ンネルにおけるシフトレジスタ２９１の記憶をクリアし
、当該チャンネルのキーオン信号ＫＯＮ’を′″０＃に
する。

トランケート回路３０２　Ｆｉ上記キーオン信号ＫＯＮ
’が＠Ｏ＃になった後において発生される上記キーオフ
信号ＫＯＦＦ′ｆｔチャンネル別に計数し、この計数値
が最大のチャンネルを離鍵後着も時間が経過したチャン
ネルとして検出し、このチャンネルのチャンネル時間に
トランケート信号ＴＲを出力する。

″　アンド回ＭＡ３９から出力され危キーオフ信号ＫＯ
ＦＦはトランケート回ｊ１３３０２の３ステージ１ビツ
トシフトレジスタＳＲＩに加えられ、このシフトレジス
タ５ｌＬＩの各ステージの出力はオア回路０Ｒ１８でオ
ア条件がとられて３チャンネル時間分にパルス幅が伸長
され加算器ＡＤｌｏＢ入力に加えられる。加算器ＡＤＩ
はその大入力に３ステーｉ７２ビツトシフトレジスタ８
Ｒ２の出力が加えられるとともにその加算出力ｔキーオ
ン信号頭′によって不動作となるゲート回路ＧＡＩを介
して上記シフトレジスタ５Ｒ２０入力に加えており、加
算器ＡＤＩ、ゲート回路ＧＡ１、シフトレジスタＳＲ２
け、キーオン信号Ｋ　ＯＮ’が＠Ｏ１″のチャンネルに
関してのみ動作してキーオフ信号ＫＯＦＦをデャンネル
別に計数する２ビツトの時分割カウンタを構成してりる
。

シフトレジスタＳＲ２の出力は比較回路ＣＯＭＩのＡ入
力に加えられるとともにセレクタＳＥＩのム入力に加え
られる。セレクタＳＥＩはそのＢ入力にセレクタ８Ｅ１
の出力を１チャンネル時間遅延するＤプリップ７０ツブ
回路ＤＣＩＯ出力が加えられており、シフトレジスタ８
Ｒ２の出力がＤフリップフロラプ回路ＤＣＩＯ出力よシ
も太き−とム入力に加わるシフトレジスタＳＲ２の出力
を選択してＤフリップ７０ツブ回路ＤＣＩＫ加え、シフ
トレジスタ８Ｒ２の出力がＤフリップ７０ツブＤＣＩの
出力よりも小さ−とＢ入力に加わるＤフシツブフロップ
＠路ＤＣＩの出力を選択してＤフ雫ツブフロツブ回路Ｄ
ＣＩに加える。すなわちシフトレジスタＳＲ２の出力が
Ｄフリップ７０ツブ回路ＤＣＩの出力よりも大きいとこ
のシフトレジスタ８Ｒ２の出力でＤ７リツブ７０ツブ回
路ＤＣＩの記憶内容を書きかえ、シフトレジスタＳＲ２
の出力がＤフリップ７ａツブ回路ＤＣＩの出力よりも小
さいと、Ｄフリップ７０ツブ回路ＤＣＩの出力をセレク
タＳｇｌのＢ入力全弁して再びＤフリップ７０ツブ回路
ＤＣＩに加え、これを保持する。

なお、セレクタＳＥＩの選択＠作は比較回路ＣＯＭＩの
比較出力Ａ＞Ｈに基づき行われる。すなわち、比較回路
ＣＯＭＩはそのＢ入力にＤフリッププロブ１回路ＤＣＩ
の出力が加えられており、ｈ入力に加えられるシフトレ
ジスタＳＲ２の出力がＢ入力に加えられるＤフリップフ
ロップ回路ＤＣＩの出力よりも大きいと（Ａ＞Ｂ）、“
１”の比較出カム＞Ｂ？送出し、これｔセレクタＳＥｌ
のＡ人カセレクト端子８Ａに加え、セレクタ８　ｇｔＡ
入力選択モードにする。反対にＤフリップ７０ツブ回路
ＤＣＩの出力がシフトレジスタ８Ｒ２の出力よりも大き
いと、比ｗＲｂ麺Ｃ０Ｍ１ｕ−０”の比較出カム〉Ｂを
送出し、これ１７７回ＭＮＲ１を介してセレクタ５ＥＩ
ｏＢ入カセレクト趨子ＳＢＫ加え、セレクタＳＥ１’ｔ
Ｂ入力選択モードにする。

上記動作Ｋ１１ｌ轟て制御回路（９）のサーチモードの
間（下鍵盤処理タイミングＬＩＴ、Ｌ３Ｔ、ＬＥＴの間
）Ｋ行われ、Ｄフリップフロップ回路ＤＣＩＯ記憶内容
はｆ−チモードの終了時におｉてシフトレジスタ８Ｒ２
から時分割で出力される各チャンネルｃｈｉ〜ａｈ３の
計数値のうちの最大値となる。

続くロードモード（下鍵盤処理タイミングＬ２Ｔ。

Ｌ４Ｔ、Ｌ６Ｔ）にお−てはＤフリツプフロツプ回路Ｄ
ＣＩＫ記憶された最大値とシフトレジスタ８Ｒ２の出力
管比較回路ＣＯＭＩで比較し、両方の値が一致したとき
（Ａ　＝　Ｂ　）　、すなわち最大値となりて−るチャ
ンネル時間にお−てトランケート信号ＴＲｔ出力する。

なおロードそ−ドが終了する毎に信号ＣＬ６によりノア
回路ＮＲＩの出力ａ”ｏ’とな多、Ｄフリツプフロツプ
回路ＤＣＩＫＥ憶されて−る値はクリアされる。

このようにトランケート回路３０２は、キーオン信号Ｋ
ＯＮ’が＠０”のチャンネルに関してキーオフ信号ＫＯ
ＦＦｔ計数するとともにサーブモード毎にこの計数値の
最大値を検出し、ａ−ドモード毎にこの最大値となりて
めるチャンネルのチャンネル時間にお−てトランケート
信号ＴＲｔ出力する。

また信号ＤＭＰ−８Ｄ’は、ダンプモードの選択を示す
ダンプ信号ＤＭＰとタイマ回路３０３から出力されるシ
璽−トディケイ信号ＳＤ’とのナンド条件をとるナンド
回路ＮＡＩの出力である。このナンド回路ＮＡＩの出力
の誉味を説明するために次にタイマ回Ｎ３０３の動作に
ついて説明する。

タイマ回路３０３の動作は、ダンプモードが選択されて
−る場合（ＤＭＰ＝＠１　”）と選択されてりな一場合
（ＤＭＰ＝″″Ｏａ）とで異なる。すなわちダンプモー
ドが選択されている場合はキーオフ１１＋ＫＯＦＰＫ応
答し、このキーオフ信号Ｋ。

ＦＦの立上りから所定時間（この実施例では器■）の関
１１２となる信号８Ｄ’を発生する。またダンプモード
が選択されてｉな臂場合はロード信号ＬＯＫ応答し、こ
のロード信号ＬＯの立上りから所定時間（この実施例で
は１２．５ｍ５）の間１１＃となる信号８Ｄ’１発生す
るとともにロード信号ＬＯからＩＬ５ｍｓ遅延して工具
−キーオン信号Ｎ　Ｋ　Ｏ’全発生する。このタイマ回
路３０３は各チャンネルｅ　ｈ　１−　ｅ　ｈ　３別に
慇けられておシ、各チャンネル別に動作する。ただし、
第１０図には第１チヤンネルｅｈｌＫ関してのみ代表し
て図示されて−る。

ｆ！に１１１Ｌ２９−ヤンネルｅｈ２、ｔ１ｇ３″ｆヤ
ンネルｅｋ３に関する回路はタイミング信号として信号
Ｔ　Ｉ　Ｙ　ａの代ｐに信号’ｒａｙ、％ＴｓＹａ　ｔ
−用いている点を除けば図示した回路と同様である。以
下第１チヤンネルｃｈｉ　に関する回路のみ代表してそ
の動作を説明する。

まずダンプモードが選択されてｉる場合について説明す
る。ダンプモードが選択されて−ると信号ＤＭＰは′″
１”で６）、仁の１１２の信号ＤＭＰはセレクタ８０４
０Ｂ入力セレクト端子ＳＢに加わ参、セレクタ３０４は
８人力選択モードとなってクチヤンネル時間にアンド回
路Ａ３９からキーオフ信号ＫＯＦＦが生じると、この信
号ＫＯＦＦはセレクタ３０４のＢ入力、信号Ｔ　＊　Ｙ
　ｓによって第１チヤンネルｃｈｌのチャンネル時間に
おいて動作可能となって−るアンド回路Ａ４４に介して
ＲＳフリップ７０ツブＦＦ３のセット入力Ｓに加わり、
７リツプ７０ツブＦＦ３１セツトする。またアンド回ｌ
ｌＡ４４の出力は微分回ＩＩＤＦＦＩで立上シ微分がと
られ、カウンタＣＯＩのリセット人力Ｒに加えられる。

カウンタＣ０ＩＨそのカウント入力ＣＫにタイミング信
号発生回路ｎから発生される所定周期のパルス信号ＰＯ
が加えられておシ、このパルス信号ＰＯｉ計数すること
により、リセット端子Ｒに微分回ＭＤＦＦ１の出力が加
りてから１１５ｍ５後および２５ｒｎｓ後にパルス信号
を出力し、１２、．５ｍｍ１ｋＫ生じるパルス信号Ｐ１
はアンド回路ム４５に加えられ、２５ｍ−後に生じるパ
ルス信号Ｐ２はアンド回路Ａ４６に加えられる。ところ
で、この場合、ダンプ信号ＤＭＰ＃ｉ＠１　”であるの
でダンプ信号ＤＭＰが加わるアンド回路Ａ４６は動作可
能、ダンプ信号ＤＭＰ’ｔインバータｌＮ２Ｏで反転し
た信号が加わるアンド回路Ａ４５は不動作となりている
。したがりてカウンタＣＯＩから出力されるパルス信号
Ｐ２が、アンド回路Ａ４６、オア回路０Ｒ１９を介して
フリップフロップＰＦ３のリセット人力ＲＫ加わ〉アリ
ツブフロップＦＰ３ｔリセットする。すなわちフリップ
フロップＦＦ３は、キーオフ信号ＫＯＦＦの立上りから
２５ｍ５の間セットされ、その後リセットされる。この
フリップ７０ツブＦＦ３の出力は信号Ｔ　ｓ　Ｙ　ｓに
よって動作可能となるアンド１ｌｆＩ６Ａ４７．オア回
路０Ｒ２０を介して信号８Ｄ’として出力される。この
信号ＳＤ’は、キーオフ信号ＫＯＦＦの立上シから２５
ｍ５の間、第１チヤンネル＠ｈ１のチャンネル時間の間
のみｓｉ　ｍとなる信号である。同様に他のチャンネル
（＄１２５Ｆ十ノネルｅｈ２．第３チヤンネルｃｈ３）
でキーオフ信号ＫＯＦＦが発生された場合はこのキーオ
フ信号ＫＯＦＦの立上りから２５ｍ５の間第２チャンネ
ル＠ｈ２、第３チヤンネルｅｈ３のチャンネル時間にお
いてそれぞれ＠１”となる信号が他の回路から発生され
、オア回路０Ｒ２Ｑから出力される。

次にダンプモードが選択されてぃなめ場合にっ−て説明
する。ダンプモードが選択されていないと、信号ＤＭＰ
は”ｏｌであり、この０”の信号ＤＭＰは（ンバータｌ
Ｎ１９で反転されてセレクタ３０４のＡ入カセレクト端
子ＳＡに加ゎシ、セレクタ３ｅ４ｔ−Ａ入力選択モード
にする。この状態で、アンド回ｊｌ　Ａ　４２から第１
ｙ−ヤンネルｅｈｌのチャンネル時間に同期してロード
信号ＬＯが発生されると、このロード信号ＬＯはセレク
タ３０４のＡ入力、アンド回路Ａ４４ｔ−介してフリッ
プフロップＦＦ３１Ｃ加えられ、フリップフロップＦＦ
３ｆセツトする。またアンド回Ｍ　Ａ　４４の出力は微
分回路ＤＦＦＩ　を介してカウンタＣＯＩに加ゎシ、カ
ウンタＣＯＩはロード信号ＬＯの立上多に同期してリセ
ットされる。ところでこの場合、ダンプ信号ＤＭＰＦｉ
″″Ｏ”であるので、アンド回路ム柘は不動作、アンド
回路Ａ４５は動作可能となワて−る。

し良がってフリップフロップＦＦ３の出力がＤフリップ
７σツブＤＦＧを介して加わるアンド回路ａ４ｓａｃｙ
−ド信号ＬＯが立上ってから１２．５ｍ＋ｓ後にそのア
ンド条件が成立し、このアンド回ｊｌＡ４５の出力はオ
ア回路０Ｒ１９を介して７リツプ７０ツブＦＰ３Ｃ）リ
セット入力ＲＫ加えられフリップフロップＦＦ３ｔリセ
ツトする。またアンド回ＷｔＭ５の出力は信号Ｔ嘗Ｙｓ
にようて動作可能となっているアンド回路ム椙、オア回
路０Ｒ２１？介してニエーキーオン信号ＮＫＯ’として
出力される。ｆたロード信号ＬＯＯ立上りから１７！、
５ｍｓ＋の間セットされるフリップフロップＦＦ３の出
力は信号Ｔ　ｒ　Ｙ　ａＫｉって動作可能となってｉる
アンド回路Ａ４７、オア回１１３０Ｂ２０を介して信号
ＳＤ’として出力される。Ｃのようにタイマ回路３０３
はダンプモードが選択されてｉな劉場合はロード信号Ｌ
Ｏの立上りから１２．５ｍ５Ｏ間、当該チャンネルのチ
ャンネル時間の間＠１”となるシロートディケイ信号Ｓ
Ｄ’會発生するとともに、ロード信号ＬＯの立上りから
ＩＬＪｍｍ経過して当該チャンネルのチャンネル時間に
おいて″１＃となるニエーキーオン信号ＮＫＯ’を発生
する。

ナンド回路ＮＡＩＫは、上記タイマ回路３０３から発生
されたシ黛−トディケイ信号ＳＤ’およびダンプ信号Ｄ
ＭＰが加えられている。これによりナンド回路ＮＡＩは
ダンプモードが選択されてりるとキーオフ信号ＫＯＦＦ
が発生したチャンネル時間において該キーオフ信号ＫＯ
ＦＦの発生から２５ｍ１０間１０”となる信号を発生す
る。なおダンプモードが選択されていないとナンド回ｊ
ｌ　ＮＡＩの出力は常に′″１″である。

したがってアンド回路Ａ４２は、ダンプモードが選択さ
れてりない場合は以上説明した各種の信号に基づき、条
件 ＡＰ−ＬＫ−ＫＯＮ−Ａｓ−ＮＡＳ−ＵＫＣＧ−ＴＲが
成立するとロード信号ＬＯを発生すると、ダンプモード
が選択されている場合は、上記条件が成立しても、キー
オフ信号ＫＯＦＦが発生したチャンネルに関しこのキー
オフ信号ＫＯＦＦの発生から２５ｍｍの間社ロード信号
ＬＯが発生されなり。

すなわちダンプそ−ドが選択されて−る場合はキーオフ
信号ＫＯＦＦが発生したチャンネルに関し、該キーオフ
信号ＫＯＦＦが発生してから２５ｎｍの間ロード信号Ｌ
Ｏの発生が領土される。

仁のようＫしてアーンド回路Ａ４２から発生されたロー
ド信号ＬＯはＬＫノートデータメモリｎ％ＵＫオタター
プデータメモリ銘、キーオンメモリ四に加えられ、ＬＫ
ノート一時メモリ加から発生されるノートコードＬＮ４
〜ＬＮＩ、ＵＫ最低音検出１１１１２３から発生される
オクターブコードＵＢ３’〜ＵＢＩ’のチャンネル割当
て制御およびキーオン信号ＫＯＮ、シ曹−トディケイ信
号８Ｄ、二λ−キーオン信号ＮＫＯの形成制御が行われ
る。

第１１ａｉｌｌは、ラッチ制御１回路３２０詳細を示し
たものである。ラッチ制御回ｍ：ｕは、処理タイミング
ムＲＴＫ同期し良信号ＡＲおよびキーオンメモリ四から
出力される二為−キーオン信号ＮＫＯを受入し、２種類
のラッチ信号ＬＡ（ＬＡ−１，ＬＡ−２、ＬＡ−３）お
よび（ＬＢ−１、ＬＢ−２、ＬＢ−１）をＬＫノートデ
ータメモリｎ％　ＵＫオクターブデータメそり器、キー
オンメモリ四から出力される低速時分割データのチャン
ネル時間に関連して発生する。なお上記低速時分割デー
タのチャンネル時間は前述したように第９図に示したラ
ッチ回路２７４．２８４．２９３のラッチタイミングに
よって決定されるのであるが、仁のチャンネル時間を処
理タイミングＡＲＴ％　ＰＴ、ＵＩＴ−−と０ＩＩＩ係
のもとに示すと第戎図（−（ト）のようｋなる。

第１１図におりて、信号ＡＲはオア回路０Ｒ２２を介し
てＤフリップフロップＤ　Ｆ　１０に加えられ、Ｄ７リ
ツプフロツプＤ　Ｆ　１０の出力はＤフリップ７０ツブ
ＤＦＩＩ、ＤＦ１２を介してオア回路０Ｒ２２に加えら
れる。またＤフリップフロップＤ　Ｆ　１０、ＤＦ’ｌ
ｌ、ＤＦ１２はそれぞれクロックパルスφｑ、φβニヨ
って駆動されている。したがって、オア回路０Ｒ２２の
出力信号ムＲ１，Ｄフリップ７０ツブＤ　Ｆ　１０の出
力信号ＡＲＩ　Ｄ７リツプフａツブＤＦＩＩの出力信号
ＡＲ３は第１２図−（ｃ）、（ｄ）、（ｅ）のようにな
る。

この信号ＡＲＩ％ＡＲ２、ＡＲ３はアンド回ＩＮｌ！Ａ
４９、ム団、ム５１で信号φ、とそれぞれアンド条件が
とられ、ラッチ信号ＬＡ−１％ＬＡ−２、ＬＡ−３とし
て出力畜れる。ラッチ信号ＬＡ−１％Ｉ、Ａ−２、ＬＡ
−３は嬉ｉｔａｗω、伽、（ｉ）Ｋ示される。第１２図
から明らかなようにラッチ信号ＬＡ−１、ＬＡ−２、Ｌ
Ａ−３は低速チャンネルｅｈｌ、ｅｈ２、ｅｈ３０チャ
ンネル時間にそれぞれ同期してｉる。またラッチ信号ｂ
ム−１、ＬＡ−２、Ｉ、Ａ−３はアンド−路人望、ム５
、Ａ−でニエーキーオン信号ＮＫＯとそれぞれアンド条
件がとられ、ラッチ信号ＬＢ−１、Ｉ、Ｂ−２、Ｉ、Ｂ
−３として出力される。すなわちラッチ信号ＬＢ−１、
ＬＢ−２，１，Ｂ−易はラッチ信号ＬＡ−１，Ｌ　Ａ　
−２，５人−３と完愈に同期し、二為−キーオン信号Ｎ
ＫＯが＠″１−で番るチャンネル時間に閤してのみ生じ
る信号である。

１１１３図は音源部スの詳細を示したものである。

音源部スは１２０音名Ｃす〜Ｃに対応してオクターブ関
係にあるｓ１１類の音源信号Ｈ，Ｌをそれぞれ一生ずる
Ｈ／Ｉ、音源クロック発生回路２４１および上記資源信
号（Ｈ）、（Ｌ）のいずれかをＵＫ最低膏検出回路ｎか
ら出力されるノートコードｔＮ４　’、ＵＮＳ〜ＵＮＩ
に対応してチャンネルｅ　ｈ　１−　ｅ　ｈ　３ｊｊＩ
ＩＫ選択して出力する１２音源信号発生回路２４２　、
雪３４．２４４から構成される。

Ｈ／Ｌ音源クロック発生回路２４１は各音名Ｃφ〜Ｃに
対応する１２０回路からなり、第１３図にお−ては音名
ＣＫ対応する回路に関してのみ代表してそＯ詳細が示さ
れている。この回路はクロックパルスφ２によって駆動
されるカウンタＣＯ２と、このカウンタＣＯ２の計数値
が予設定所定値に運する毎に１発のパルスＰを発生する
所定値検出回。

路ＶＤと、パルスＰのパルス幅ヲ所定幅のパルスに伸長
して出力するパルス幅伸長回路ＰＷと、シフトレジスタ
８Ｒ３、加算器ＡＤ２・、ＤフリップフロップＤ　Ｆ　
１３、アンド回路Ａ５３、Ａ５４、オア回路０Ｒ２３、
インバータｌＮ２２からなり、パルスＰが生じる毎に全
体で「１」を加算するカクンタ回籍と、：ｔ７ＤＯｊｌ
ＯＲ２４，０Ｒ２５、ゲ−）回ＭＧＡ２とをそなえて−
る。カウンタＣＯ２の計数値が所楚値になり、所定値検
出１１１ｉＶＤからパルスＰが出力されると、このパル
スＰはパルス幅伸長回路ＰＷＫ２１１見られ、パルス幅
伸長回路ＰＷはこのパルスＰをシフトレジスタ８Ｒ３の
ステージ数に対応するパルス幅のパルスに伸長して出力
する。こ（）Ａルス幅伸長８１６ＰＷの出力はシフトレ
ジスタ８１３のシフト入力８およびアンド回路ムＳ１廚
およびゲー）１１１１ＧＡ鵞のイネイブル端子ＥＮに加
えられ、シフトレジスタ８ＢＢをシフトモード、アｙド
回路ム脇、ム５４およびゲート回路ＧＡ２を動作可能に
す４る。を九パルスＰはオア回路０Ｒ２３を介して加算
−ムＤ２０キャリイ入力ＣＩＫ加えられるとともにオア
回路０Ｒ２４，０Ｒ２５を介してゲート回路ＧＪＩＫ加
えられる。ゲート回路ωＵはオア１路０１２４．０Ｒ２
５に対応して２りＯ信号ＣＨ％ＣＬを開閉−するように
なっておシ、信号ＣＨ。

ＣＬＫはまずパルスＰが生じる。シフトレジスタ５ＩＬ
ｓがジアジモードになることにより、シフトレジスタ５
ａｓｏ最終ステージから最初に出力される信号はアｙド
回路ムＳを介して加算器ＡＤ２の加算人力Ａに加えられ
る。加算器ＡＤ２は加算入力ＢＫ倍信号０”が加えられ
、キャリイ入力Ｃ１Ｋは前述し九ようにパルスＰが加え
られている。

したがりて、加算器ＡＤ２はまず、シフトレジスタＳＢ
ｍから最初に出力された信号に対して信号＠ｌ”を加算
する。加算器ＡＤ２の加算出力ＳはシフトレジスタＳＲ
３の第１ステージに加えられる。ま九この加算により加
算器ＡＤ２のキャリイ出力ＣＯに信号”ｌ”が生じると
、この信号“１”ｔｉＤフリップツブツブＤ　Ｆ　１３
、アンド回路Ａ５４、オア回路０Ｒ２３を介して加算器
ＡＤ２のキャリイ人力Ｃ１に加えられ志、これにより加
算器ＡＤ２はシフトレジスタＳＲ３から２番目に出力さ
れる信号に対しても＠１”を加算する。なお、加算によ
りキャリイ出力ＣＯに信号＠１″が生じなり場合は、加
算器ＡＤ２はシフトレジスタ８Ｒ３から出力された信号
をそのままシフトレジスタＳＲ３の第１ステージに加え
る。上記と同様の動作がパルス−伸長面路ＰＷの出力が
＠１”の間続ｉられ一パルス幅伸長回路ＰＷの出力が″
０′となフえ時点において、シフトレジスタＳＲ３の各
ステージの内容が示す値は全体で「１」加算されたこと
になる。パルス幅伸長回路ＰＷの出力が”０＃となると
、この信号はインバータｌＮ２２を介してシフトレジス
タ８Ｒ３０ホールド入力Ｈに加えられ、シフトレジスタ
ＳＲ３はホールドモードとなり各ステージの内容は再び
パルスＰが生じるまで保持される。すなわち、シフトレ
ジスタＳＲ３の各ステージの内容はパルスＰが生じる毎
にシフトされるとともに各ステージの内容全体が表わす
値に対して「１」が加算され、この動作が繰り返えされ
る。シフトモードにおいて、ミ／フトレジスタＳＲ３の
最終ステージから出力される信号はオア回路０Ｒ２４を
介してゲート回路ＧＡ２に加わり、ゲート回路Ｇム′２
から信号ＣＨとして出力される。ま友シフトレジスタ８
Ｒ３は最終ステージの前ステージからも信号を出力し、
”この信号はオア回路０皮５を介してゲート回路ＧＡ２
に加わり、信号ＣＬとして出力される。信号ＣＨとＣＬ
を比較してみると、信号ＣＨはパルスＰを先頭にしてパ
ルスＰの周期で変化する信号Ｑｒ、パルスＰの２倍の周
期で変化する信号Ｑｘ　、パルスＰの４倍の周期で変化
する信号Ｑ１％パルスＰの８倍の周期で変化する信号Ｑ
、、・・・・・・が時分割で生じる信号となる。

すなわち信号Ｐ１Ｑ１、Ｑｌ、Ｑｌ、Ｑ４・・・・・・
がパルスＰが生じる毎に繰り返し生じる信号となる。こ
れに対し信号ＣＬはパルスＰを先頭にしてパルスＰの４
倍の周期で変化する信号−２、パルスＰの８倍の周期で
変化する信号Ｑｓ、パルスＰの１６倍の周期で変化する
信号Ｑ４・・・・・・が時分割で生じる信号となる。す
なわち信号Ｐ％　Ｑ＊、Ｑｌ、Ｑ４−＝・・・がパルス
Ｐが生じる毎に繰シ返し生じる信号となる。なお上記説
明は音名ＣＫ対応する回路にっＶｓて行ったが、他の音
名に対応する回路も所定算検出回路ＶＤの設定値が異な
るだけで他の構成は全く同一である。

このようにＨ／’　Ｌ音源クロック発生回路２４１は、
各音名Ｃφ〜Ｃに対応してそれぞれ２１ａ類の信号Ｈ（
ＣすＨ，Ｄ＋Ｈ，・・・・・・ＣＨ）およびＬ（ＣφＬ
１ＤＬ、・・・・−ＣＬ）の＃冴の信号を発生し、これ
を１２音源信号発生回路２４２．２４３．２４４に加え
る。

１２音源信号発生回路２４２．２４３．２４４は各チャ
ンネルａｈｌ、ｅｈ２、ｃｈ３　　にそれぞれ対応して
おり、ＵＫＫ低音検出回路おか・ら出力されるメロディ
付加音形成の基準となるノートコードＵＮ４’、ＵＮ３
〜ＵＮＩをラッチ制御回路３２から発生されるラッチ信
号ＬＢ−１、ＬＢ−２、ＬＢ−３に対応してそれぞれラ
ッチし、仁のラッチされたノートコードに対応して音名
別に信号ＨまたはＬのＶｌずれかを選択して１２の信号
として出力する。第１３図におｉてはチャンネルｃｈｉ
に対応する回路のみ代表してその詳細が示されて切る。

なお、他の回路２４３．２４４も回路２４２と同様に構
成される。

ＵＫ最最低音検出回路跡ら出力されるノートコードＵＮ
４’、ＵＮ３〜ＵＮＩはラッチ制御１回路３２から発生
されるラッチ信号ＬＢ−１のタイミングてラッチ回路Ｌ
ム１にラッチされ、Ｈ／Ｌ音源制御メモリＴＣＭＫ加え
られる。Ｈ／Ｌ音源制御メモ９　ＴＣＭはリードオンリ
イメモリから構成さＪｔ。

Ｈ／Ｌ音源セレクタＴＣＥにおけ゛る信号ＨとＬの選択
パターンがノートコードＵＮ４’、ＵＮ３〜ＵＮＩをア
ドレスとして記憶されている。　Ｈ／Ｌ音源制−メモリ
ＴＣＭの記憶内容をノートコードＵＮ４’、ＵＮ３〜Ｕ
ＮＩの表わす音名との関係のもとに表に示すと第４表の
ようになる。

第　　４　　表 第４表にお−て、＠１”はＨ／Ｌ音源セレクタＴＣｇで
信号Ｈが選択されることを意味し、１０＃はＨ／Ｌ音源
セレクタＴＣＥで信号りが選択されることを示して９る
１例えば、ＵＫ最最低音検出回路跡ら出力されるノート
ブードＵＮ４’、ＵＮ３〜ＵＮＩが音名Ｆを表わしてり
るとＨ／Ｌ音源制御メモリＴＣＭはこのノートコードに
対応してルを音源クロック発生回路２４１から出力され
る信号のうち音名ＣφからＦに関しては信号Ｈを選択し
、音名ＦφからＣに関してはＬを選択する信号を読み出
し、これをＨ／Ｌ音源セレクタＴＯＥに加える。Ｈ／Ｌ
音源セレクタＴＣＥはＨ／Ｌ音源制御メモリＴＣＭの出
力に対応して各音名別に信号ＨかＬｑ）Ｖｈずれかを選
択して出力する。すなわちＨ／Ｌ音源セレクタＴＣＥは
音名ＣすからＦに関しては信号Ｈである信号ＣφＨ，Ｄ
Ｈ，Ｄφ１（、ＥＨ。

ＦＨを選択し、音名Ｆ＋からＣに関しては信号りである
信号ＦφＬ％ＧＬ％ＧφＬ％ＡＬ％ＡすＬ％ＢＬ。

ＣＬを選択して出力する。

第１４図は、音源選択開閉部３１の詳細を示したもオク
ターブ選択回路、開閉回路をチャンネルｃｈｉ〜ｅｈ３
別にそなえてお９、各チャンネルｃｈｉ〜ｅｈ３　　に
対応するノート選択回路３１１．３１２．３１３は音源
部賞から出力される１２の信号のうちの所望の１つを選
択し、オクターブ選択回路３１４．３１５．３１６はこ
の選択した１つの信号に含まれる所望オクターブの２フ
イート、４フイート、８フイート、１６フイートの信号
を抽出選択し、開閉回路３１７．３１８．３１９は各フ
ィートの音源信号にキーオン信号ＫＯＮ、シ曹−トディ
ケイ信号ＳＤ、ダンプ信号ＤＭＰに基づく所定のエンベ
ロープを付加して、これらを開閉出力する。なお、第１
４図におりて、チャンネルｃｈｉに対応する回路３１１
．３１４．３１７に関してのみその詳細を代表して示し
ている。以下の説明におｉては便宜上輪の回路について
も上記回路３１１　、３１４．３１ｙで用い九符号と同
一のものを用−る。

デコーダｏｇｃｉは、ＬＫノートデータメモリｎから時
分割で出力されるノートデータＮＮ４〜ＮＮＩを受入し
、これを各音名に対応する１２本の信号にデコードし、
ノート選択回路３１１．３１２．３１３の各ラッチ回路
ＬＡ！に加える。各ラッチ回路ＬＡ２はそのストローブ
端子８にラッチ制御回路諺からラッチ信号ＬＢ−１、Ｌ
Ｂ−２、ＬＢ−３がそれぞれ加えられてお９、デコーダ
ＤＥＣ１の出力をチャンネルｃｈｉ〜ｃｈ３別にラッチ
する。

ま九デコーダＤｇＣ２はＵＫオクターブデータメモリ器
から時分割で出力されるオクターブデータＮＢ３〜ＮＢ
Ｉを受入し、これを各オクターブに対応する５本の信号
にデコードし、オクターブ週ＩＦ回路３１４．３１５．
３１６の各ラッチ回路ＬＡ３に加える。ラッチ回路Ｌム
３はそのストローブ端子Ｓに上記ラッチ信号ＬＢ−１％
Ｉ、Ｂ−２％Ｌ、Ｂ−３が加えられておｐ、デコーダＤ
ＥＣ２の出力をチャンネルｃｈｉ〜＊ｈ３にラッチする
。

ノート選択回路３１１．３１２．３１３はそれぞれ、ノ
ートコード！ＭＣＩをそなえており、ラッチ回路り人２
にラッチされた信号に基づき、音源部冴から出力される
咎音名に対応する１２本の信号のうち所望の１つの信号
を選択する。ノートセレクタＮＣＥによりて選択される
信号は前述したようにパルスＰを先ｌ１ｌＩＫシ、順次
１分周関係にある方形波信号が時分割で続く信号である
。この信号はオクターブ選択回路３１４．３１５．３１
６のシフトレジスタＳＲ４に加えられる。

オクターブ選択回路３１４．３１５．３１６は上記シフ
トレジスタＳＲ４およびラッチ回路ＬＡ３のほかにオク
ターブタイミング制御回路ＯＴＣ，ラッチ回路ＬＡ４を
そなえており、オクターブタイミング制御回路ＯＴＣは
、ラッチ回路ＬＡ３にラッチされ良信号およびシフトレ
ジスタＳＲ４から出。

力されるパルスＰに基づきラッチ回路ＬＡ３にラッチさ
れた信号に対応するタイミングのラッチ信号を形成し、
これをラッチ回路ＬＡ４のストローブ端子Ｓに加え、ラ
ッチ回路ＬＡ４はこのオクターブタイミング制御回路Ｏ
ＴＣからのラッチ信号に対応してシフトレジスタＳＲ４
のパラレル出力の１部をラッチすることにより所望オク
ターブの２フイート、４フイート、８フイート、１６フ
イートに対応する音源信号（方形波信号）を抽出選択す
る。このラッチ回路ＬＡ４にラッチされた２フイート、
４フイート、８フイート、１６フイートに対応する音源
信号は開閉回路３１７５．３１８．３１９のアナログ開
閉回路ＡＳＷにそれぞれ加えられる。

アナログ開閉回路ＡＳＷは、コンデンサＣＩの充放電特
性を利用して各フィートに対応する音源信号をエンベロ
ープ制御して開閉するものである。

すなわちアナログ開閉回路ＡＳＷに加えられる各フィー
トに対応する音源信号はコンデンサＣＩに生じる電圧に
対応してエンベロープ制御される。７このエンベロープ
制御はキーオン信号ＫＯＮＫ基づいて行われるが、その
態様はシ璽−トディケイ信号ＳＤおよびダンプ信号ＤＭ
Ｐの内容によりて異なる。

まずシ冒−トディケイ信号ＳＤおよびダンプ信号ＤＭＰ
＃ｖｈずれも＠Ｏ”の場合について説明する。いま、キ
ーオンメモリ四から出力されるキーオン信号ＫＯＮが第
１チヤンネルｃｈｉ　に関して−ｅ”から′″ｌ”に立
上りたとすると、この信号図）がオンになっていること
を示す信号ＯＮによりて動作可能となるアンド回路Ａ邸
を介してラッチ回路ＬＡ５に加わり、ラッチ制御回路３
２から発生されるラッチ信号ＬＡ−１によってラッチ回
路ＬＡ５にラッチされてトランジスタＴＲＹのゲートに
加えられる。これによってトランジスタＴＲＩはオンに
なり、コンデンサＣ１はこのトランジスタＴＲＩ、抵抗
Ｒ３を介して抵抗Ｒ３の抵抗値に対応する所定の時定数
で充電される。その後、第１チヤンネルｃｈｉがキーオ
フとなってキーオン信号ＫＯＮが″０°”になり、ラッ
チ回路ＬＡ５から出力されるキーオン信号ＫＯＮが１０
１となると、トランジスタＴＲＩはオフとなり、これに
よりコンデンサＣ１の充電電荷はディケイ制御用の可変
抵抗Ｒ４を介して、可変抵抗Ｒ４の抵抗値に対応する時
定数で放電される。なおこのときトランジスタＴＲ２、
ＴＲ３はオフである。この場合におＶｌてコンデンサＣ
Ｉ　に生じる電圧波形をキーオン信号ＫＯＮとの関係の
もとに示すと第１５図（崎伽）のようになる、すなわち
信号ＳＤおよびＤＭＰがともＫ”　０　”の場合アナロ
グ開閉回路／８Ｗに加えられた音源信号は第１５図（ｂ
）に示す波形にしたがってエンベロープ制御される。

ま九キーオン信号ＫＯＮが１０”になった後のある時点
でチャンネルｃｈｉ　に関するシ冒−トディケイ信号８
Ｄが第１５図（ｄに示すようＫ”　０　’から１”に立
上−＞ｆＩ−とすると、この信号ＳＤはラッチ信号ＬＡ
−１によってラッチ回路ＬＡ５にラッチされてトランジ
スタＴＲ２のゲートに加えられる。これによってトラン
ジスタＴＲ２はオンとな）、コンテンｔＣｔの充電電荷
は可変抵抗Ｒ４を介する経路に加えて、トランジスタＴ
　Ｒ２、抵抗Ｒ１を介しても放電され、コンデンサＣ１
の示す電圧は胤激に減少する。すなわちアナログ開閉回
路ＡＳＷで開閉される音源信号は急激−に減衰する。仁
の関係は第１５図（ロ）で破線で示される。なお９抵抗
Ｒ，の抵抗値は抵抗Ｒ４の抵抗値↓り４充分小さく設定
されている。

次にダンプ信号ＤＭＰが１１”であると、この信号ＤＭ
Ｐはアンド回路Ａ５６に加えられる。アンド回路Ａ５６
は他の入力にラッチ回路ＬＡ５から出力されるキーオン
信号ＫＯＮをインバータｌＮ２３で反転した信号が加え
られてする。したがってアンド回路Ａ５６けキーオン信
号ＫＯＮが１０”になっ九後ｍ作可能になり、その出力
はトランジスタＴＲ３のゲートに加えられ、トランジス
タＴＲ３をオンにする。これによりコンデンサＣ１の放
電経路にトランジスタＴＲ３、抵抗Ｒ１を介する経路が
加わり、コンデンサＣＩの充電電荷はキーオン信号ＫＯ
Ｎが′″０°になると急激に放電される。

なお、抵抗Ｒ雪の抵抗値は、抵抗Ｒ４の抵抗値と比較し
て充分小さく設定されているが抵抗Ｒ＋の抵抗値よシも
わずかに大きいものが用＾られる。

ダンプ信号ＤＭＰが＠１”の場合におけるコンデンサＣ
，に生じる電圧波形は第１５図（山のようになシ、この
波形圧したがってアナログ開閉回路ＡＳＷに加えられる
音源信号はエンベロープ制御される。

なお、ダンプ信号ＤＭＰが１”の場合は第９図に示した
アンド回路Ａ３６によってショートディケイ信号ＳＤが
インヒビットされているので、信号８Ｄが１１１に立上
ることはなり。

開閉回路３１フ、３１８．３１９の各アナログ開閉回路
Ａ８Ｗてチャンネルｅ’ｈ　１　＝　ｃ　ｈ　３別Ｋ　
ｊ−ンヘＧ−プ開閉制御され九２フィート、４フイート
、８フイート、１６フイートに対応する音源信号はそれ
ぞれ抵抗ミーシングされ、２フイート音２′、４フイー
ト音４′、魯フィート音”％１６フイート音１６′を示
す楽音信号として出力される。

なお、上記実施例ではメロディ付加音として２フイート
、４フイート、８フイート、１６フイートの楽音を発生
するように構成し、たが、２！−タイ〜、　　　　　　
　　　　　　　　　３ ）　、Ｓ　ａフィート等の音を発生するように構成する
仁ともできる。この場合前述のノート選択回路３１１．
３１２．３１３における選択におｉてノートデータＮＮ
４〜ＮＮｌ０示す音名に対して５変音系の音名に対応す
る信号を選択するようにし、オクターブ選択ｆｌｌｌＫ
おける選択にお−て音源１１ｓ２４に加えたノートコー
ドＵＮ４’、ＵＮ３〜ＵＮＩとノートデータＮＮ４〜Ｎ
ＮＩを用−てオクターブデータＮＢ３〜ＮＢＩＫ適宜の
補正を加え、この補正したオクターブデータに基づき抽
出選択動作を行うように構成すればよｒ。

ｆ九、上記実施例てけ上鍵盤（メロディ音演奏用鍵盤）
で押下された鍵の音のうちの所定音の音域に関連し、下
鍵盤（伴奏音演奏側１で押下され九鍵の音と同一音名の
音をメロディ付加音、として発音するように構成したが
、一段鍵盤をメロディ音演奏用鍵琥と伴奏音演奏用鍵域
との２つの鍵域に分割し、メロディ音演奏用鍵域で押下
され九−の音のうちの所定音の音域に関連し、伴奏音演
奏用鍵域で押下された鍵の音と同一音名の音をメロディ
付加音として発音するように構成してもよりａ、を喪メ
ａディ付加音の同時最大発音数＃ｌｉ３音として構成し
たが、これは３音に限定されなり。

３音以外の場合も同様に構成することができる。

この場合、同時量大発音数に対応するメロディ付加音発
音用のチャンネルが設けられるとともＥＬＫノート一時
メモリにも上記チャンネル数に対応する記憶位置が設け
られる。

以上説明し走ようにこの発明によれば、発音すべきメロ
ディ付加音が、基準となるメロディ音に基づき設定され
る所定０優先順位にしたがって選択されるのでメロディ
音とメロディ付加音との間で音楽的に好し一調和を得る
ことができる。

【図面の簡単な説明】

第１図−はこの発明の一実施例を示す全体ブロック図、
第２ａｌｌ杜、同実施例の動−を説明するためのタイミ
ングチャート、第３図はメロディ付加音形成の１例を示
す説明図、第４図はメロディ付加音ｊｉＩｌｌＩｔ回路
０ＩＩＩ略構成を示すブロック図、第５図はキーコード
デマルチＩＩＩおよびＵＫ最低音検出回路の詳細を示す
回路図、第６図は優先回路、ＬＫノート一時メモリｏｗ
ｎを示す回路図、菖７図および第８図は５ＬＫ）−ト一
時メモリの動作を説明するタイえンダチャート、第９図
＃ｉＬＫノートデータメモリ％ＵＫオクターブデータメ
そりおよびキーオンメモリの詳細を示す回路図、第１０
図は割当て制御回路の詳細を示す回路図、第１１図はラ
ッチ制御回路の詳細を示す回路図、第１２図はラッチ制
御回路の動作を説明するタイミングチャート、第１３図
は音源部の詳細を示す回路図、第１４図は音源選択開閉
部の詳細を示す回路図、第１５図は音源選択開閉部の動
作を説明する波形図である。 ｌ−上鍵盤、２・・・下＃磐、３・・・ペダル鍵盤、４
・・・メロディ付加音選択スイッチ、５・・・メロディ
付加音モード選択スイッチ、６・・・押鍵検出回路、７
−・発音割当て回路、８−・ダンプスイッチ、９＝上鍵
盤メロディ音形成回路、１ｏ・・・下−盤伴奏音形成回
路、１１＝・ペダル鍵盤伴奏音音色回路、１２・−メロ
ディ付加音形成回路、１３−・・メロディ音音色回路、
１４−・下鍵盤伴奏音音色回路、１５・・・ペダル鍵盤
伴奏音音色回路、１６・・・サウンドシステム、２３−
ＵＫｊｌ低音検出回路、δ・・・優先回路、妬・・・、
ＬＫノート一時メモリ、η・・・ＬＫノートデータメモ
リ、墓・・・ＵＫオクターブデータメモリ、２９・・・
キーオンメモリ、（資）−割当て制御ｉｌｌ＠路、３１
−・音源選択開閉部、３２−・・ラッチ制御回路。

Claims (1)

1. 【特許請求の範囲】 （１１第１ｔ）＃１１１Ｎまたは鍵域で押下されて−る
   鍵の音を示す第１の鍵情報および第２の鍵盤ｔたけ鍵域
   て押下されて−る鍵の音を示す第２の鍵情報に基づき、
   前記第１ＤＩＩ情報が示す音のうちの勢定音の音域に関
   連し、かつ前記第２の鍵情報が示す音と同一音名の音を
   示す信号を形成し、鋏信号を所定の優先順位を付して発
   生する信号発生手段と、前記信号発生手段から発生され
   た信号のうち優先順位の高−ものから順に所定数の信号
   を選択する選択手段と、前記選択手段において選択され
   た信号に対応して楽音を発生ずゐ楽音発生手段とを具え
   た電子楽器。 Ｑ）前記信号発生手段は、前記第１の鍵情報の中から所
   定の単一鍵情報を選択する選択回路と、前記選択＠籍に
   よって選択された鍵情報が示す音を基準音とし、該基準
   音の音名と前記第２の電情報が示す音の音名との音程を
   検出し、数音Ｓに対応する数値信号を発生する数値信号
   発生回路と、前記数値信号発生回路から発生された数値
   信号を所定の優先順位にしたがってデマー、ドするデコ
   ード回路と、前記デコード回路や各出力に対応して複数
   の記憶位置を有し、各記憶位置に前記デコード回路の各
   出力をそれぞれ記憶する記憶回路と、前記シ憶回路の各
   記憶位置の内容を順次読出す読出し回路とを具えるもの
   である特許請求の範囲第（１）項記載の電子楽器。 （３）前記選択回路は、前記第１の鍵情報の中から最低
   音に対応する鍵情報を選択するものである特許請求の範
   囲第（２）項記載？電子楽器。 （４前記数値信号発生回路は１、前記基準音の音名を示
   す第１の音名−報から前記第２の鍵情報が示す音の音名
   を示す第２の音名情報を減算する減算−路である特許請
   求の範囲第に２）項記載の電子楽器。 卸　前記デコーダに設定さｎる所定の優先順位は、前記
   基準音の音名よシ１音半低い音名に対応する数値信号を
   最優先とし、以下前記基準音の音名との音程が大きい音
   名に対応する数値信号はど優先順位が低くなり、前記基
   準音の音名と一一音名および前記基準音の音名゛より半
   音および全音低い音名に対応する数値信号を最下位優先
   とするものでめる特許請求の範囲第（２１項記載の電子
   楽器。 （６）前記記憶回路は、前記デコード回路の各出力信号
   のうち優先順位の低−所定数の信号に対応する記憶位置
   の記憶を選択的に禁止する手段を有するものである特許
   請求の範囲第（５）項記載の電子楽器。 （７）　前記読出し回路は、前記記憶回路の記憶位置と
   等しｉ数のステー！／を有するシフトレジスタからなり
   、前記記憶回路の各記憶位置の記憶内容を各ステージに
   並列に読込み、シフト動作によシ該読込んだ内容を優先
   順位が高い順に直夕１ｊに出力するものである特許請求
   の範囲第（２項記載の電子楽器。 但）　前記選択手段は、前記読出し回路から出力され良
   信号のうち先着順に所定数の信号を選択して該信号に対
   応する鍵情報全記憶するとともに該記憶した鍵情報を順
   次出力する鍵情報一時記憶回路と、前記鍵情報一時記憶
   回路から出力された鍵情報ｔ−複数の発音チャンネルの
   −ずれかに割当てる割当て回路とを具えるものであり、
   前記楽音発生手段は、前記各発音チャンネルに割当てら
   れ友鍵情報に基づきチャンネル別に楽音を形成する楽音
   形成回路からなるものである特許請求の範囲第（２）項
   記載の電子楽器。 （９）前記鍵情報一時記憶回路は、所定数の記憶位置を
   有するとともに前記基準音の貴名を示す第１の音名情報
   を初期値とし、前記読出し回路の読出し動作に同期して
   ダウンカウントするダウンカウンタを具え、前記先着順
   に選択し九所定数の信号に対応して前記ダウンカウンタ
   の計数値を前記記憶位置に順次読込み、該読込んだ計数
   値を所定のタイミングで順次出力するものである特許請
   求の範囲第但）項記載の電子楽器。 ＧＯ）　　前記楽音形成回路は、各音高に対応し良音源
   信号を発生する音源回路と、前記音源回路から発生され
   た音源信号の中から所定の音源信号を前記各発音チャン
   ネルに割当てられた鍵情報に基づきチャンネル別に選択
   する前選択回路と、前記前選択ＩＭ！によって選択され
   た音源信号に対し、チャンネル別に振暢エンベロープ制
   ａｔ−行う開閉口路とを具えるものである特許請求の範
   囲第俤）項記載の電子楽器。 （１１）　前記音源回路は、各音高に対応してオクター
   ブ関係ｔＩｃある２種類の音源信号管それぞれ発生する
   手段と、前記基準音の音名に対応して前記２種類の音源
   信号のうちりずれかを選択して出力する手段と含臭える
   ものである特許請求の範囲第（１０）項記載の電子楽器
   。 （１２）　　前記第１０鍵盤または鍵域はメロディ音演
   奏用鍵盤また社メロディ音演奏用纒域であり、前記第２
   の鍵盤またＦｉ鍵域は伴奏音演奏用鍵盤ま良は伴奏音演
   奏用鍵域である特許請求の範囲第α）項記載の電子楽器
   。