JPS5886640A - マイクロプログラムを用いた制御装置 - Google Patents
マイクロプログラムを用いた制御装置Info
- Publication number
- JPS5886640A JPS5886640A JP56185042A JP18504281A JPS5886640A JP S5886640 A JPS5886640 A JP S5886640A JP 56185042 A JP56185042 A JP 56185042A JP 18504281 A JP18504281 A JP 18504281A JP S5886640 A JPS5886640 A JP S5886640A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- storage circuit
- circuit
- control device
- microprogram storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する分野
この発明は、マイクロプログラムを使用して制御を行う
、制御装置に関するものである。
、制御装置に関するものである。
（２）従来技術の構成の説明
従来仁の種の装置として第１図に示すものがあった。図
において、（１）は電子計算機÷あり、（２）は制御装
置であり、マイクロプログラム制御演算回路（２）と、
マイクロプログラム記−装置（支）とから構成されてお
り、（３）は制御対象であり１例えば、磁気ディスクや
、ライン・プリンタのようなものである。
において、（１）は電子計算機÷あり、（２）は制御装
置であり、マイクロプログラム制御演算回路（２）と、
マイクロプログラム記−装置（支）とから構成されてお
り、（３）は制御対象であり１例えば、磁気ディスクや
、ライン・プリンタのようなものである。
（３）従来技術の作用、動作
次に、動作について説明する。
電子計算機（１）から制御対象（３）べ何らかの動作指
示の必要性が発生する”と、電子計算機（１）は。
示の必要性が発生する”と、電子計算機（１）は。
制御装置（２）へ動作指示を行う。動作指示を受けとっ
た制御装置（２）は、マイクロプロゲラみ制御演算回路
（２）と、マイクロプログラム記憶 −回路＠に
格納しであるマイクロプログラムとによって制御対象（
３）を制御する。そして、制御対象の動作が終了すると
、制御装置は電子計算機へ動作の報告を行う。その動作
の報告内容によって、電子計算機は１次に何をなすべき
か判断し、処１を続けていく。
た制御装置（２）は、マイクロプロゲラみ制御演算回路
（２）と、マイクロプログラム記憶 −回路＠に
格納しであるマイクロプログラムとによって制御対象（
３）を制御する。そして、制御対象の動作が終了すると
、制御装置は電子計算機へ動作の報告を行う。その動作
の報告内容によって、電子計算機は１次に何をなすべき
か判断し、処１を続けていく。
（４）従来技術の欠点
従来の装置は以上のように構成されており。
マイクロプログラムを格納している記憶回路＠から読み
だした内容にパリティエラーがあう友場合には、電子計
算機（１）の動作指示に対する終了報告は、不正終了報
告され、それ以後の動作指示に対する終了報告も不正終
了報告される場合が多くなるという欠点があった。
だした内容にパリティエラーがあう友場合には、電子計
算機（１）の動作指示に対する終了報告は、不正終了報
告され、それ以後の動作指示に対する終了報告も不正終
了報告される場合が多くなるという欠点があった。
（５）発明の目的
この発明は、上記のような従来のものの欠点を除去する
ため罠なされたもので、制御装置（２）の中に、２つの
マイクロプログラム記憶回路を設けることによって、１
つのマイクロプログラム記憶回路にパリティエラーが発
生した場合に、もう１つのマイクロプログラム記憶回路
を使って動体を行うことができる信頼性の高い制御装置
を提供することを目的としている。
ため罠なされたもので、制御装置（２）の中に、２つの
マイクロプログラム記憶回路を設けることによって、１
つのマイクロプログラム記憶回路にパリティエラーが発
生した場合に、もう１つのマイクロプログラム記憶回路
を使って動体を行うことができる信頼性の高い制御装置
を提供することを目的としている。
（６）発明の構成
以下、この発明の一実施例を図について説明する。第２
図において、 ［１）、 ！２）、 ＋３１．は第１図
のものと同じであり、制御装置（２）の中にマイクロプ
ログラム記憶回路が（２２Ａ）、 （，２２Ｂ）と２つ
あるところが第１図とは異なる部分である。
図において、 ［１）、 ！２）、 ＋３１．は第１図
のものと同じであり、制御装置（２）の中にマイクロプ
ログラム記憶回路が（２２Ａ）、 （，２２Ｂ）と２つ
あるところが第１図とは異なる部分である。
（７）発明の作用、動作
電子計算機（１）から制御装置（２）へ動作指示が行な
われると制御装置（２）が動作し、マイクロプログラム
制御演算回路（社）と、マイクロプログラム記憶回路（
２２Ａ）が働いて制御対象を制御する。その動作中に、
マイクロプログラム制御演算回路（財）がマイクロプロ
グラム記憶回路（２２Ａ）から読み出した内容に、パリ
ティエラーを検知すると、マイクロプログラム制御演算
回路が、マイクロプログラム記憶回路（２２Ａ）内の通
常使用されていない領域にジャンプさせる。その番地に
は、マイクロプログラム記憶回路（２２Ｂ）ヘジャンプ
する命令が格納されており９通常全く使われていないマ
イクロプロゲラＸ記憶回路（２２Ｂ）が動作するととに
なる。そして、電子計算機（１）には、マイクロプログ
ラム記憶回路（２２Ｂ）が動作して作成した不正終了情
報を報告する。次に、電子計算機からの動作指示が発生
した時には、マイクロプログラム記憶回路＜２２Ｂ）が
動作して制御対象（３）を制御して、終了情報を作成す
る。
われると制御装置（２）が動作し、マイクロプログラム
制御演算回路（社）と、マイクロプログラム記憶回路（
２２Ａ）が働いて制御対象を制御する。その動作中に、
マイクロプログラム制御演算回路（財）がマイクロプロ
グラム記憶回路（２２Ａ）から読み出した内容に、パリ
ティエラーを検知すると、マイクロプログラム制御演算
回路が、マイクロプログラム記憶回路（２２Ａ）内の通
常使用されていない領域にジャンプさせる。その番地に
は、マイクロプログラム記憶回路（２２Ｂ）ヘジャンプ
する命令が格納されており９通常全く使われていないマ
イクロプロゲラＸ記憶回路（２２Ｂ）が動作するととに
なる。そして、電子計算機（１）には、マイクロプログ
ラム記憶回路（２２Ｂ）が動作して作成した不正終了情
報を報告する。次に、電子計算機からの動作指示が発生
した時には、マイクロプログラム記憶回路＜２２Ｂ）が
動作して制御対象（３）を制御して、終了情報を作成す
る。
（８）発明の他の実施例
なお、上記実施例では、電子計算機システムにおける。
制御装置について述べたが９、マイクロプログラム使用
して、制御対象を制御する全ての制御装置に設けてもよ
い。
して、制御対象を制御する全ての制御装置に設けてもよ
い。
（９）発明の効果
以上のように、この発明によれば、集積度が高くパリテ
ィエラーを発生しやすい、マイクロプログラム記憶回路
だけを２重化することＫより、制御装置の信頼性を向上
させる効果がある。
ィエラーを発生しやすい、マイクロプログラム記憶回路
だけを２重化することＫより、制御装置の信頼性を向上
させる効果がある。
第１図は、従来の制御装置を使用した電子計゛ 算機
システムの構成図、第２図は、この発明を実施した制御
装置を使用した電子計算機システムの構成図である。 図中、（２）は制御装置、＠紘マイクロプログラム制御
演算回路、 （２２Ａ） （ｚｚＢ＞はマイクロプロ
グラム記憶回路である。 代理人 葛 野 信 − 第１図 第２！５ｉ１１
システムの構成図、第２図は、この発明を実施した制御
装置を使用した電子計算機システムの構成図である。 図中、（２）は制御装置、＠紘マイクロプログラム制御
演算回路、 （２２Ａ） （ｚｚＢ＞はマイクロプロ
グラム記憶回路である。 代理人 葛 野 信 − 第１図 第２！５ｉ１１
Claims (2)
- （１）マイクロプログラムを使用して制御対象を制御す
る制御装置において、マイクロプログラムを格納しであ
る記憶回路を２重化したことを特徴とするマイクロプロ
グラムを用いた制御装置。 - （２） 一方の記憶回路には、他方の記憶回路へのジ
ャンプ命令を格納した領域を設け、一方の記憶回路から
の読み出し内容のパリティエラ検知時には、他方の記憶
回路により動作を行
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185042A JPS5886640A (ja) | 1981-11-18 | 1981-11-18 | マイクロプログラムを用いた制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56185042A JPS5886640A (ja) | 1981-11-18 | 1981-11-18 | マイクロプログラムを用いた制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5886640A true JPS5886640A (ja) | 1983-05-24 |
Family
ID=16163772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56185042A Pending JPS5886640A (ja) | 1981-11-18 | 1981-11-18 | マイクロプログラムを用いた制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886640A (ja) |
-
1981
- 1981-11-18 JP JP56185042A patent/JPS5886640A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886640A (ja) | マイクロプログラムを用いた制御装置 | |
| JPS59158425A (ja) | 入出力機器の制御方式 | |
| JPS61127026A (ja) | 光デイスク制御装置 | |
| JP2671305B2 (ja) | データ処理装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPS6244849A (ja) | ヒストリフリーズ制御方法 | |
| JPH0431129B2 (ja) | ||
| JPS63278147A (ja) | レジスタ誤使用防止制御方式 | |
| JPS6269342A (ja) | 半導体デイスク装置 | |
| JPH0374743A (ja) | 記憶装置のインタフェースチェック方式 | |
| JPH04256121A (ja) | ディスク装置 | |
| JPS5953949A (ja) | パトロ−ル方式 | |
| JPH0254582B2 (ja) | ||
| JPS62145320A (ja) | 磁気デイスク制御装置 | |
| JPH0481953A (ja) | メモリ装置 | |
| JPH04195531A (ja) | データ記憶装置 | |
| JPS59119586A (ja) | バブルメモリシステム | |
| JPS5897194A (ja) | バブルメモリのデ−タ処理法 | |
| JPS62197844A (ja) | デイスクキヤツシユ装置 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPS5827220A (ja) | 読取りエラ−修正機能の試験方式 | |
| JPS61160146A (ja) | アドレス・スタツク・ポインタ装置の制御方式 | |
| JPS62264355A (ja) | 情報処理装置 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 |