JPS62264355A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 処理装置毎の専用記憶装置と複数の処理装置に共用の記
憶装置とをアクセスできる情報処理装置において、専用
記憶装置の記憶内容を共用記憶装置にも記憶できるよう
に構成することによって。

信頼性の向ヒを図ったもの。

〔産業上の利用分野〕

本発明は、専用記憶装置と共用記憶装置とをアクセスす
ることのできる情報処理装置に関するものである。

コンピュータシステムには複数の処理装置が記憶装置を
共用するように構成したものがあるが。

このようなシステムにおいては、各処理装置毎に専用の
記憶装置を持たせ、各々に固有で且つ使用頻度の高いデ
ータを、これに記憶するようにしている。

通常、専用記憶装置は、共用記憶装置に較べてアクセス
速度を高くし且つ記憶容量を少なくしている。

、　この際、処理装置と各記憶装置との間における転送
データの誤り検出および訂正が確実におこなわれること
が望ましい。

〔従来の技術〕

第３図に従来例の構成図を示す。

図において、１は処理装置、２は処理袋Ｗ１に専用の専
用記憶装置（ＰＭ）　、　　３は他の処理装置とに共用
の共用記憶装置、４′は処理装置１から与えられたアド
レスを専用記憶装置２および共用記憶装置３に共通の実
アドレスに変換するとともに。

送出先を判別して専用記憶装置２または共用記憶装置３
に送出するアドレス変換回路、５′は処理装置ｌと共用
記憶装Ｗ３との間のデータ転送を制御するアクセス制御
回路、また８は共用記憶装置３から読み取ったデータに
対する娯り制御回路である。

なお、専用記憶装置２および共用記憶装置３の両者に対
しては、それぞれ共通な実アドレスを使用している。

共用記憶装置３の実アドレスを０〜ｌ、専用記憶装置２
の実アドレスを０〜ｍとすると、ｌはｍに比べて非常に
大であり、アドレス変換回路４′は、処理装置１から送
られた論理アドレスを実アドレスに変換３−るとともに
、変換したアドレスがＱ−ｍの範囲のものであるか、ま
たはｍ＋１〜ｌの範囲のものであるかによって、専用記
憶装置２または共用記憶装ｒ８．３に送出する。

ずなわら、共用記憶装Ｗ！３には、専用記憶装置２に記
憶するデータを記憶しないように構成している。

なお、専用記憶装置２から読み取ったデータに対しては
、専用記憶装置２のアクセス時間を短くした意味が無く
なるので、誤り制御をおこなっていない。

〔発明が解決しようとする問題点〕

上記構成の従来例においては、専用記憶装置２から読み
取ったデータに誤りが検出された場合には、処理装置１
は処理を中断せざるを得なくなるという問題点がある。

すなわち１本発明の目的は、専用記憶装置２から読み取
ったデータの誤りによる処理装置１の処理中断を防止す
ることにある。

〔問題点を解決するための手段〕

本発明による情報処理装置は、第１図の原理図に示すよ
うに。

処理装置ｌと。

処理装置ｌに専用の専用記憶装置２と。

処理装置ｌから与えられたアドレスの送出先を判別する
アドレス変換回路４′と。

処理装置１と共用記憶装置３との間のデータ転送を制御
するアクセス制御回路５と。

アクセス制御回路５内に設けられ、専用記憶装置２に対
する書込みデータと同じデータを共用記憶装ｒ！ｉ′３
に対しても書き込む書込み回路６とを備えるものである
。

［作用〕 専用記憶装置２に記憶するデータと同じデータを共用記
憶装置３にも直後して記憶しておき、専用記↑、Ｏ装ｗ
２から読み取ったデータに誤りがあった場合には、これ
を共用記憶装置３から読み取ることによって、処理装置
ｌの処理中断を防止することができ、る。

〔実施例〕

第２図に実施例の構成図を示す。

図中、６′は・、書込みデータ用のバッファ（図示省略
）を内蔵し、専用記憶装置２にデータを斉き込む際、同
じデータを同時にバッファに記憶してから共用記憶装置
３に対して書き込む書込み回路である。

その他の符号はずべて原理図（第１図）または従来例（
第３図）によって説明したものと同じであり、説明を省
略する。

データ書込みの場合、アドレス変換回路４′は。

変換された実アドレスを判別し、処理装置１に固有のデ
ータに対するものであれば専用記１．つ装置２に送出し
、他のデータに対するものであれは共用記憶装Ｗ３に送
出し、それぞれにデータを得き込む。

書込み回路６′は、専用記憶装置２に書き込まれるデー
タを、同時に、内装するバッファに−たん記憶したのち
、処理装置Ｉとは無関係に共用記憶装置３に書き込む。

データの読取りの場合には、同様にして、専用記憶装置
２または共用記憶装置３をアクセスしてデータを読み取
り、共用記憶装置３から読み取ったデータに対しては、
誤り制御回ｉｇによって誤りの有無を調べ、誤りが検出
された場合には訂正して処理装置ｌに送る。

また、パリティチェック等によって、専用記憶装置２か
ら読み取ったデータに誤りが検出された場合には、同じ
データを共用記憶装置３から読み取る。

このようにして処理装置１は、専用記憶装置２から読み
取ったデータに誤りがあっても、共用記憶装置３から読
み取ることができ、したがって処理の中断を防１卜する
ことができる。

また、書込み回路６′による共用記憶装置°３に対する
データの書込みは、−たんバッファに格納したのち専用
記憶装置２に対する書込みとは別におこなうので、処理
装置ｌによる専用記憶装置２に対するアクセス妨げには
ならない。

〔発明の効果〕

以上説明したように２本発明による情報処理装置では、
専用記憶装置から読み取ったデータの誤りによる情報処
理装置における処理の中断を防止することができる。

また、専用記憶装置側に誤り制御回路を設ける必要がな
く、従来どおり専用記憶装置のアクセスを高速におこな
うことができる。

【図面の簡単な説明】

第１図は本発明の原理図。 第２図は実施例の構成図。 第３図は従来例の構成図である。 図中。 ｌは処理装置、　　　　　２は専用記憶装置。 ３は共用記憶装置、　　　４′はアドレス変換回路。

Claims (1)

1. 【特許請求の範囲】 処理装置（１）と、 処理装置（１）に専用の専用記憶装置（２）と、処理装
   置（１）から与えられたアドレスの送出先を判別するア
   ドレス変換回路（４′）と、 処理装置（１）と共用記憶装置（３）との間のデータ転
   送を制御するアクセス制御回路（５）と、アクセス制御
   回路（５）内に設けられ専用記憶装置（２）に対する書
   込みデータを共用記憶装置（３）に対しても書き込む書
   込み回路（６）とを備えることを特徴とする情報処理装
   置。