JPS588772B2 - 自動掃引受信機用局部発振回路 - Google Patents
自動掃引受信機用局部発振回路Info
- Publication number
- JPS588772B2 JPS588772B2 JP52109320A JP10932077A JPS588772B2 JP S588772 B2 JPS588772 B2 JP S588772B2 JP 52109320 A JP52109320 A JP 52109320A JP 10932077 A JP10932077 A JP 10932077A JP S588772 B2 JPS588772 B2 JP S588772B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- division ratio
- controlled oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明はディジタルチューナを用いた自動掃引受信機用
の局部発振回路に係り簡単な構成で受信周波数が最犬の
状態から最少の状態に切換わる際にも正確に動作する優
れた局部発振回路を提供するものである。
の局部発振回路に係り簡単な構成で受信周波数が最犬の
状態から最少の状態に切換わる際にも正確に動作する優
れた局部発振回路を提供するものである。
一般にデイジタルチューナではフエーズロックドループ
（以下ＰＬＬ回路という）を用いて局部発振回路を構成
している。
（以下ＰＬＬ回路という）を用いて局部発振回路を構成
している。
そしてこの局部発振回路の発振周波数を自動的に変化さ
せ自動掃引受信機として用いる場合にはＰＬＬ回路を構
成する電圧制御発振器と位相比較回路との間に接続され
たプログラマブル分周器の分周比を自動的に順次変化さ
せるようにしている。
せ自動掃引受信機として用いる場合にはＰＬＬ回路を構
成する電圧制御発振器と位相比較回路との間に接続され
たプログラマブル分周器の分周比を自動的に順次変化さ
せるようにしている。
ところで、この種の自動掃引受信機用の局部発振回路に
おいて位相比較回路の後段に接続するローパスフィルタ
ーには何の手当もしていないのが普通である。
おいて位相比較回路の後段に接続するローパスフィルタ
ーには何の手当もしていないのが普通である。
したがって従来の局部発振回路の場合には発振周波数が
順次大きくなるようにプログラマブル分周器の分周比を
自動的に順次変化させ、発振周波数が最大になったとこ
ろで再び発振周波数が最少になるようにプログラマブル
分周器の分周比を元の状態にリセットした場合でもロー
バスフィルターの働きによって発振周波数が最少になり
切らない場合があり正確な受信ができないことがあると
いう問題があった。
順次大きくなるようにプログラマブル分周器の分周比を
自動的に順次変化させ、発振周波数が最大になったとこ
ろで再び発振周波数が最少になるようにプログラマブル
分周器の分周比を元の状態にリセットした場合でもロー
バスフィルターの働きによって発振周波数が最少になり
切らない場合があり正確な受信ができないことがあると
いう問題があった。
本発明は以上のような従来の欠点を除去するものであり
、簡単な構成で正確に動作する優れた局部発振回路を提
供するものである。
、簡単な構成で正確に動作する優れた局部発振回路を提
供するものである。
以下、本発明の局部発振回路について一実施例の図面と
ともに説明する。
ともに説明する。
図において１は基準周波数発振器、２は基準周波数発振
器１の出力と後述するプログラマブル分周器５の出力と
を比較し、両出力の位相差に比例する出力を出力する位
相比較回路、３は位相比較回路２の出力を入力とするロ
ーパスフィルター、４はローパスフィルター３ノ出力を
入力とし、このローパスフィルター３の出力に比例する
周波数で発振する電圧制御発振器、５は電圧制御発振器
４の出力を制御端子に印加された制御信号に応じて所要
の分周比で分周するプログラマブル分周器である。
器１の出力と後述するプログラマブル分周器５の出力と
を比較し、両出力の位相差に比例する出力を出力する位
相比較回路、３は位相比較回路２の出力を入力とするロ
ーパスフィルター、４はローパスフィルター３ノ出力を
入力とし、このローパスフィルター３の出力に比例する
周波数で発振する電圧制御発振器、５は電圧制御発振器
４の出力を制御端子に印加された制御信号に応じて所要
の分周比で分周するプログラマブル分周器である。
尚、ローパスフィルター３は図に示すように３つのトラ
ンジスタＴＲ１，ＴＲ２，ＴＲ３と７つの抵抗Ｒ１〜Ｒ
７，５つのコンデンサＣ１〜Ｃ５，１つのダイオードＤ
，で構成されている。
ンジスタＴＲ１，ＴＲ２，ＴＲ３と７つの抵抗Ｒ１〜Ｒ
７，５つのコンデンサＣ１〜Ｃ５，１つのダイオードＤ
，で構成されている。
上記実施例においてプログラマブル分周器５の制御端子
に順次変化する制御信号が印加されると上記分周器５の
分周比が順次変化し、電動制御発振器４の発振周波数が
上記分周比の変化に応して変化する。
に順次変化する制御信号が印加されると上記分周器５の
分周比が順次変化し、電動制御発振器４の発振周波数が
上記分周比の変化に応して変化する。
したがって、電圧制御発振器４０発振出力をそのまま局
部発振器の出力として用いれば受信周波数は上記分周比
の変化に応じて変化することになる。
部発振器の出力として用いれば受信周波数は上記分周比
の変化に応じて変化することになる。
一方、プログラマブル分周器５に印加される制御信号は
一般に或る値より順次大きい方向又は小さい方向に変化
し、最大値又は最少値に達したとき瞬間的に元の或る値
に戻るような制御信号であるのが普通である。
一般に或る値より順次大きい方向又は小さい方向に変化
し、最大値又は最少値に達したとき瞬間的に元の或る値
に戻るような制御信号であるのが普通である。
したがって、受信周波数でいえば受信帯域の最少周波数
又は最大周波数から順次最大周波数又は最少周波数側に
移行し、最大周波数又は最少周波数に達したとき瞬間的
に最少周波数又は最大周波数に戻ることになる。
又は最大周波数から順次最大周波数又は最少周波数側に
移行し、最大周波数又は最少周波数に達したとき瞬間的
に最少周波数又は最大周波数に戻ることになる。
ところで、ローパスフィルター３内のコンデンサＣ１は
、掃引開始時に瞬時に充電され、抵抗Ｒ１とコンデンサ
Ｃ１で構成される時定数回路の出力が速やかに立上がら
なければならないが、ダイオードＤ１が存在しないと、
抵抗Ｒ１の作用により徐々にしか立上がらず、所定の電
位に立上がるまでの期間電圧制御発振器４へ加わる電圧
が低下して、その間は正しく掃引することができないと
いう問題が発生する。
、掃引開始時に瞬時に充電され、抵抗Ｒ１とコンデンサ
Ｃ１で構成される時定数回路の出力が速やかに立上がら
なければならないが、ダイオードＤ１が存在しないと、
抵抗Ｒ１の作用により徐々にしか立上がらず、所定の電
位に立上がるまでの期間電圧制御発振器４へ加わる電圧
が低下して、その間は正しく掃引することができないと
いう問題が発生する。
ところが上記実施例によれば、ダイオードＤ１を抵抗Ｒ
１に並列に接続しているため、受信周波数が上限から下
限へ瞬間的に戻ったときにループのロックが外れ、位相
比較回路２の出力がＨレベルになると、その瞬間にＨレ
ベル出力がダイオードＤ１を介してコンデンサＣ１に印
加される。
１に並列に接続しているため、受信周波数が上限から下
限へ瞬間的に戻ったときにループのロックが外れ、位相
比較回路２の出力がＨレベルになると、その瞬間にＨレ
ベル出力がダイオードＤ１を介してコンデンサＣ１に印
加される。
このためコンデンサＣ１が急速に充電され、時定数回路
の出力が素早く立上がる。
の出力が素早く立上がる。
このため電圧制御発振器４にも掃引の初期から所定の電
圧が加えられ、これによって掃引開始時の掃引ミスを確
実に防止することができる。
圧が加えられ、これによって掃引開始時の掃引ミスを確
実に防止することができる。
なお、受信周波誠が下限から上限へ瞬間的に変化する方
式の受信機であれば、ダイオードＤ１を上記実施例と逆
極性に接続すればよい。
式の受信機であれば、ダイオードＤ１を上記実施例と逆
極性に接続すればよい。
以上のように、本発明は、フエーズロツクドループを構
成する電圧制御発振器の出力端と位相比較回路の入力端
との間に制御信号によって分周比が変化するプログラマ
ブル分周器を設け、上記制御信号の変化によってプログ
ラマブル分周器の分周比を順次自動的に変化させ電圧制
御発振器の発振周波数を変化させるように構成すると共
に、上記位相比較回路の出力端と上記電圧制御器の入力
端との間にローバスフィルターを接続し、上記ローパス
フィルターの入力回路を構成する時定数回路の抵抗と並
列にダイオードを接続し、上記プログラマブル分周器の
分周比が最大から最少または最少から最大に瞬間的に変
化するときに、上記位相比較回路の出力を上記ダイオー
ドを介して上記時定数回路のコンデンサに印加し、この
コンデンサを瞬間的に充電するようにしたものであるか
ら、わずか１個のダイオードを付加するだけで、受信周
波数を正確に元の状態に戻し、掃引開始時から正確な掃
引を行なわせることができる。
成する電圧制御発振器の出力端と位相比較回路の入力端
との間に制御信号によって分周比が変化するプログラマ
ブル分周器を設け、上記制御信号の変化によってプログ
ラマブル分周器の分周比を順次自動的に変化させ電圧制
御発振器の発振周波数を変化させるように構成すると共
に、上記位相比較回路の出力端と上記電圧制御器の入力
端との間にローバスフィルターを接続し、上記ローパス
フィルターの入力回路を構成する時定数回路の抵抗と並
列にダイオードを接続し、上記プログラマブル分周器の
分周比が最大から最少または最少から最大に瞬間的に変
化するときに、上記位相比較回路の出力を上記ダイオー
ドを介して上記時定数回路のコンデンサに印加し、この
コンデンサを瞬間的に充電するようにしたものであるか
ら、わずか１個のダイオードを付加するだけで、受信周
波数を正確に元の状態に戻し、掃引開始時から正確な掃
引を行なわせることができる。
図は本発明の自動掃引受信機用局部発振回路の概略電気
的結線図である。 １……基準周波数発振器、２……位相比較回路、３……
ローパスフィルタ、４……電圧制御発振器、５……プロ
グラマブル分周器、ＴＲ１〜ＴＲ３……トランジスタ、
Ｒ１〜Ｒ７……抵抗、Ｃ１ 〜Ｃ５……コンデンサ、Ｄ
１……ダイオード。
的結線図である。 １……基準周波数発振器、２……位相比較回路、３……
ローパスフィルタ、４……電圧制御発振器、５……プロ
グラマブル分周器、ＴＲ１〜ＴＲ３……トランジスタ、
Ｒ１〜Ｒ７……抵抗、Ｃ１ 〜Ｃ５……コンデンサ、Ｄ
１……ダイオード。
Claims (1)
- １ フエーズロツクドルーブを構成する電圧制御発振器
の出力端と位相比較回路の入力端との間に制御信号によ
って分周比が変化するプログラマブル分周器を設け、上
記制御信号の変化によってプログラマブル分周器の分周
比を順次自動的に変化させ電圧制御発振器の発振周波数
を変化させるように構成すると共に、上記位相比較回路
の出力端と上記電圧制御発振器の入力端との間にローパ
スフィルターを接続し、上記ローパスフィルターの入力
回路を構成する時定数回路の抵抗と並列にダイオードを
接続し、上記プログラマブル分周器の分周比が最大から
最少または最少から最大に瞬間的に変化するときに、上
記位相比較回路の出力を上記ダイオードを介して上記時
定数回路のコンデンサに印加し、このコンデンサを瞬間
的に充電するようにしたことを特徴とする自動掃引受信
機用局部発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52109320A JPS588772B2 (ja) | 1977-09-09 | 1977-09-09 | 自動掃引受信機用局部発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52109320A JPS588772B2 (ja) | 1977-09-09 | 1977-09-09 | 自動掃引受信機用局部発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5442915A JPS5442915A (en) | 1979-04-05 |
| JPS588772B2 true JPS588772B2 (ja) | 1983-02-17 |
Family
ID=14507223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52109320A Expired JPS588772B2 (ja) | 1977-09-09 | 1977-09-09 | 自動掃引受信機用局部発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS588772B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109423A (en) * | 1980-12-26 | 1982-07-07 | Sony Corp | Variable frequency control circuit |
| JPS60236319A (ja) * | 1984-05-09 | 1985-11-25 | Sharp Corp | 自動選局制御装置 |
-
1977
- 1977-09-09 JP JP52109320A patent/JPS588772B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5442915A (en) | 1979-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587496A (en) | Fast acquisition phase-lock loop | |
| JPH06197014A (ja) | 位相同期回路 | |
| US20030030425A1 (en) | Method of automatically calibrating a phase locked loop sytem | |
| EP0563945A1 (en) | Phase locked loop | |
| JPH07264055A (ja) | 周波数ロックドループ | |
| JPH0512889B2 (ja) | ||
| EP0376847B1 (en) | PLL synthesizer | |
| US4945413A (en) | Line synchronization detection circuit | |
| US6411144B1 (en) | Phase-locked loop circuit | |
| US4654604A (en) | Frequency controlled oscillator utilizing an U/D counter in the feedback | |
| JP3257803B2 (ja) | 発信器の周波数を所定の周波数範囲内に維持する装置 | |
| EP0005128A2 (en) | Improvement in circuits for the automatic tuning of voltage controlled filters | |
| JPS588772B2 (ja) | 自動掃引受信機用局部発振回路 | |
| US4363003A (en) | Phase locked loop for use with discontinuous input signals | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| JPS6412406B2 (ja) | ||
| US4163951A (en) | Frequency discriminator producing at least one of two pulse sequences representing in average the result of frequency discrimination | |
| WO2001022593A1 (en) | Phase-locked loop | |
| US4278903A (en) | Phase comparison circuit | |
| JPH06101677B2 (ja) | タイマ−回路 | |
| EP0077565B1 (en) | Horizontal deflection circuit | |
| JPH028438Y2 (ja) | ||
| US4525864A (en) | Device for generating a tuning frequency set command signal of a tuner system | |
| US4742313A (en) | Phase-locked loop circuit having a mechanism for preventing erroneous operation | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 |