JPS5887846A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に係り、特にマスタース
ライス、ゲートアレイ，マスクｉｔ　Ｏ　Ｍ等の基本共
地基板金用い、配縁の選択により回路機能會実埃する半
導体装置の製造方法に関する。

従来、この糧の半導体装置のｈａにおいては、配線工程
にお＋７る回路壁ｈ［の実現は金属配馳層のエツチング
工程又はコンタクトエ，チンク工程においてフォトマス
クラ変更することにより行なわれてきた。

したがって新回路機構の初期試作および小量多品極生産
においては、マスクの製造時間による試作の遅れ、マス
ク交換時間による製造能力の低下が生じる。これに対処
するため近ヰ、電子線直接露光によるマスクなし配線の
検討がなされているが、露光時間の増大・装置の高価格
化のため一般的な方式とはなっていない。

本発明は、配線工程において固定配線工程と機能配線工
程を分離し、機能配線工程を簡易化することにより電子
ｉ直接鮨光時間の短縮、より安価な装置の採用を可能に
し、もって上記欠点全解決しうる半導体装置の製造方法
全提供することを目的とする。

上ｄピ目的を達成するため、あらかじめ基板上に形成さ
れた半導体快能累子を配線により選択し。

所望の回路機能を実現する半導体装置の製造工程におい
て、固定配線の配線工程と機能配線の配線工程を分離し
、機能配線の配線工程を簡易にすること、又、機能配線
工程に電子線直接露光金用いることが、本発明のｔ＃徴
である。

また、上記機能配線工程において、多層配線工程の採用
、リフトオフ工程の採用・２Ｎレジスト工程の採用、選
択エツチング工程の採用が考えられるが、いずれの工程
も本発明の基本製造方法の補完となるものであシ、本発
明の特徴に含まれる。

次に本発明の実施例について図面を奈照して胱明する。

第１図は固層配線部分と機能配線部分の区分を示したも
のである。図示のマスクｌζＯＭにおいては、メモリセ
ル外にセンス部・デコーダ部・人出カバッファ部等があ
るが、いずれも品袖別対応の必要なメモリセル部とは異
なり、１＾１定配紛１と同時に配線される。これに対し
配＆１２は要求される回路機能によし付加の有無全決定
される機能配線となる。不発明の主眼は、固定配線まで
の工程は品個別対応が不必要であるため、　１ｉｈ１足
配線工程までをあらかじめ天童生殖し保管しうる点にあ
る。

これに引き続き行なわれる機能配線」二程は、簡易な比
較的設置１゛ルールの緩やかな工程となるため、マスク
全町いた元露九の場合においてもマスクの設計時間、製
作時間、製作価格の低下を期待でき、試作時・小量生産
時の迅速化、低価格化が計れる。

これに対し、機能配線工程に電子線＠接露光を用いた場
合には、マスク不安のため、試作時小重生産時の迅速化
・低価格化はより一層推進される。

従来の電子源によシ直接固足配紛・機能配線とも露光す
る場合に比軟すれば、露光時間の短縮・配線内容の比軟
的設計ルールの板やかな同一パターンの繰返し化、電子
線直接露光に特有なプロキシミティ効米の減少が、より
安価な装置によるより大きなスルーブツト’４もたらす
。たとえは比較的単純な固定矩形型ベクタースキャン方
式が蛙も有利な方式となる。特に設計時において機能配
線全単位矩形の整数倍とすれは、マスタースライス方式
による複雑なランダム論理回路の配線も極めて容易にな
る。

次に機能配線工程の実施例を述べる。第１図より機能配
線方法としては、固定配線と同時に全ての機能配線部全
接続し回路に比、して切断する方法と、固定配線に回路
に応じて接続する方法が考え　５− られる。これらの方法は使用するレジスト・工程により
、また各棟の方法に分られる。ここでは第２図に示す多
層配ＩｆＭ型、第３図に示すリフトオフ型、第４図に示
す２　上Ｐ　Ｒ型の接続方式と、第５図に示すエツチン
グ型の切断方式を示すが、いずれも機能配線の実現方法
として本発明の基本目的の補完となるものである。第２
図（ａ）はエツチング後の固定配線済基板であり、３が
固定配線である。

第２図（ｂ）は層間杷縁族４全成長し、スルホール５全
あけた後、第２配線層６全成長させた基板であり、本方
法では第２図（ｂ）の形まで大“撫生題され保管される
。第２図（ｃ）は第２図（ｂ）にネガ型′ｒ１子線レジ
スト７を塗布し、電子線直接露光し、現像・エツチング
したものである。第２配線層６の残存都８が機能配線部
となる。この後は通常の工程によシ製品化される。第３
図（ａ）は０４２図（ａ）と同じものであり１本方法で
はこの形まで大検生産され保管される。第３図（ｂ）は
第３図（ａ）にポジ型電子庫レジスト９を塗布し、電子
線直接露光し、」ｎ、像した基板である。第３図（ｃ）
は駆３図（ｂ）に第２配線層６を６一 成長させたものであり、レジストなし部分に成長した部
分１０が機能配線部となる。この後はレジスト剥除後通
常の工程により製品化される。第４図（ａ）は第１配線
層１１全成長した後の基板であり、本方法ではこの形で
大賞生殖され法官される。第４図（ｂ）は通常の光マス
クによるレジスト１２の塗布露光・埃悸後の基板であり
、レジスト残存部が固定配線部分となる。ｍ４図（ｅ）
は第４図（ｂ）にネカ型電子線レジスト７全塗亜し、電
子線直接露光し、現１駅した基板である。レジスト残存
部が磯自と配線部となる。

この後は配＋Ｖｊ！１１ｉｉｌのエツチング後、通常の
工程により製品化される。第５図（ａ）はｍ２図（ａ）
と同一工程により作成された基板であるが、本方法にお
いては機能配線部で接続される可能性のある部分は全て
同時に接続されている。本方法でもこの形で大童生並さ
れ保管される。第５図（ｂ）はポジ型電子腺レジスト９
全塗布し、電子′Ｓ直接蕗篇元、現像した基板である。

レジストなし部５＋１３が接続を切断された機能配線部
分となる。

以上の実施例においてはマスクＲＯＭについて説明した
が、マスタースライス、１）ＬＡ等でも同僚であること
は明らかである。また、電子線レジストのネカ・ポジの
採用は露光面積全考慮して遇択されているが、工程上の
要請により他の型のレジスト全法用することも本発明の
範囲内に富まれるととも明らかである。

本発明は以上説明したように、固定配線工程と機能配線
工程全分離し、又、機能配線部分に電子Ｓａ接Ｎ元　　
いることにより、試作時及び小量生産時の迅速化・低価
格化を促進する効果がある。

【図面の簡単な説明】

第１図（ａ）　、　（ｂ）は不発明の一実施例において
固定配線部分と嶺能配＃部分をボした十面図（第１図（
ａ））及び対応する回路図（第１図（ｂ））である。第
２図（ａ）〜（ｃ）は多層配線型接続方式の第３図（ａ
）〜（ｃ）はリフトオフ型接続方式の第４図（ａ）〜（
ｃ）は２皿ＰＲ型接続方式の、第５図（ａ）、（ｂ）は
エツチング型切断方式の各々の一実施例の断面図を図示
したものである。 なお図において、１，３・・・・・・固定配線、２，８
゜１０・・・・・・機能配線、４・・・・・・層間絶縁
族、５・・・・・・スルホール、６・・・・・・第２配
線層、７・・・・・・ネガ型電子線レジスト、９・・・
・・・ポジ型電子縁レジスト、１１・・・・・・第−配
線部、１２・・・・・・元唇元レジスト、である。 代理人　弁理士　　内　　原　　　　晋９− 第１区 第２図　　　　　第３区 第４区 （し９　　　．７□

Claims (1)

1. 【特許請求の範囲】 （２）あらかじめ基板上に形成された半導体機能素子を
   配線により選択して′ＰＪＴ望の回路壁１ヒを実現する
   半導体装置の製造工程において、固定配蛛の配線工程と
   機能配線の配線工程を分離して磯龍配線の配線工程を聞
   易にすることを特徴とする半導体装置の製造方法。 （２）機能配線工程に電子脚直接蕗光を用いることを特
   徴とする請求 装置の製造方法。 （３）固定配線を第１層配線とし，愼鞠゛ヒ配Ｍ金上層
   とする多層配線工程音用いることを％徴とする特許請求
   の範囲第（２）項記載の半導体装置の製造方法。 （４）固定配縁工程をエツチング工程とし、機能配線工
   程全リフトオフ工程とすること一＋ｔＷ！ｆ黴とする特
   ｆｆ鞘氷の範囲第（２）項記載の半導体装１にの製造方
   法。 （５）固定配線工程をレジスト現像工程までとして機能
   配線工程に上記レジスト層上に塗布した電子線レジスト
   を用いることｋ　％敵とする特ｉＦｔ’　請求の範囲第
   （２）項記載の半導体装置の製造方法。 （６）固定配縁工程，機能配線工程を共にエツチング工
   程とすることを特許とする躬計粕求の範囲第（２）項記
   載の半導体装置の製造方法。