JPH02220459A - ゲートアレーの製造方法 - Google Patents
ゲートアレーの製造方法Info
- Publication number
- JPH02220459A JPH02220459A JP1040864A JP4086489A JPH02220459A JP H02220459 A JPH02220459 A JP H02220459A JP 1040864 A JP1040864 A JP 1040864A JP 4086489 A JP4086489 A JP 4086489A JP H02220459 A JPH02220459 A JP H02220459A
- Authority
- JP
- Japan
- Prior art keywords
- pattern data
- gate array
- cad pattern
- data
- cad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electron Beam Exposure (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路のＣＡＤパターンデータの処
理方法を改善したゲートアレーの製造方法に関する。
理方法を改善したゲートアレーの製造方法に関する。
従来の技術
ゲートアレーは、チップ上にあらかじめゲートを列状に
配置して、それに配線を施すことにより、半導体基板上
に所望の集積回路を形成するものである。ゲートアレー
の製造方法としては、あらかじめマスクスライスとして
半導体基板上にゲートを形成しておき、配線のみを変更
して特定品種の集積回路を形成する方法が用いられる。
配置して、それに配線を施すことにより、半導体基板上
に所望の集積回路を形成するものである。ゲートアレー
の製造方法としては、あらかじめマスクスライスとして
半導体基板上にゲートを形成しておき、配線のみを変更
して特定品種の集積回路を形成する方法が用いられる。
近年、ゲートアレーの開発期間を短縮するために二層目
の配線のみを変更して集積回路を形成する方法が採用さ
れている。この配線パターンの形成方法としては １、マスクを製作する必要がなくマスク費用が削減でき
る。
の配線のみを変更して集積回路を形成する方法が採用さ
れている。この配線パターンの形成方法としては １、マスクを製作する必要がなくマスク費用が削減でき
る。
２、パターンの設計から集積回路製作までに要する期間
を短縮できる。
を短縮できる。
３、パターン変更が容易にできる。
などの理由から電子ビーム露光装置がよく用いられてい
る。第２図（ａ）、（ｂ）それぞれは従来の二層目の配
線のみを変更して集積回路を形成するゲートアレーの配
線部分を示す平面図及び第２図（ａ）のＡ−Ａ ’にお
ける断面図である。ゲートがアレー状に配列された論理
回路部１２と１３の間の接続の一例を示す。半導体基板
６上に層間絶縁膜５及び固定化された第１ＡＬ配線１０
、品種が異なる毎に変わる第２ＡＬ配線１１及びコンタ
クト部分４が形成されている。Ｘ方向の配線はパッド部
分７を経由して第１層目上の第１ＡＬ配線！Ｏと第２層
目上の第２ＡＬ配線１１を接続することにより行なわれ
る。パッド部分７は、コンタクト部分４を介して第１Ａ
Ｌ配線ＩＯと接続されている。一方ｙ方向の配線は、第
１ＡＬ配線１０の上を第２ ＡＬｍａ線１１を立体交差
させるこきによって形成される。パッド部分７は品種が
異なり変化しても必らず存在するゲートアレーに固有の
ＣＡＤパターンデータであり、各品種の配線には使用さ
れない冗長なパッド部分７が必らず存在する。
る。第２図（ａ）、（ｂ）それぞれは従来の二層目の配
線のみを変更して集積回路を形成するゲートアレーの配
線部分を示す平面図及び第２図（ａ）のＡ−Ａ ’にお
ける断面図である。ゲートがアレー状に配列された論理
回路部１２と１３の間の接続の一例を示す。半導体基板
６上に層間絶縁膜５及び固定化された第１ＡＬ配線１０
、品種が異なる毎に変わる第２ＡＬ配線１１及びコンタ
クト部分４が形成されている。Ｘ方向の配線はパッド部
分７を経由して第１層目上の第１ＡＬ配線！Ｏと第２層
目上の第２ＡＬ配線１１を接続することにより行なわれ
る。パッド部分７は、コンタクト部分４を介して第１Ａ
Ｌ配線ＩＯと接続されている。一方ｙ方向の配線は、第
１ＡＬ配線１０の上を第２ ＡＬｍａ線１１を立体交差
させるこきによって形成される。パッド部分７は品種が
異なり変化しても必らず存在するゲートアレーに固有の
ＣＡＤパターンデータであり、各品種の配線には使用さ
れない冗長なパッド部分７が必らず存在する。
発明が解決しようとする課題
しかし、従来の構成によれば、ゲートアレーのＣＡＤパ
ターンデータを処理しようとする場合、ＣＡＤパターン
データは一つにまとめられているため、品種が異なる毎
にゲートアレーに固有のＣＡＤパターンデータも同時に
処理する必要があり、データ量が膨大となり、また処理
時間も長くなり、ゲートアレーの開発期間が短縮できな
いという問題点があった。
ターンデータを処理しようとする場合、ＣＡＤパターン
データは一つにまとめられているため、品種が異なる毎
にゲートアレーに固有のＣＡＤパターンデータも同時に
処理する必要があり、データ量が膨大となり、また処理
時間も長くなり、ゲートアレーの開発期間が短縮できな
いという問題点があった。
本発明はＣＡＤパターンデータの処理時間及びゲートア
レーの開発期間が短縮できるゲートアレーの製造方法を
提供することを目的とする。
レーの開発期間が短縮できるゲートアレーの製造方法を
提供することを目的とする。
課題を解決するための手段
本発明はゲートアレーのＣＡＤパターンデータを品種が
異なっても必らず存在する第１のＣＡＤパターンデータ
と品種に固有の第２のＣＡＤパターンデータに分離させ
、前記第１のＣＡＤパターンデータを予め図形処理させ
るという構成から成る。
異なっても必らず存在する第１のＣＡＤパターンデータ
と品種に固有の第２のＣＡＤパターンデータに分離させ
、前記第１のＣＡＤパターンデータを予め図形処理させ
るという構成から成る。
作用
本発明は、上記した構成により品種が異なっても必らず
存在する第１のＣＡＤパターンデータを予め処理するこ
とができ、扱うデータ量が減少するとともに、パターン
データ処理に要する時間およびゲートアレーの開発期間
を短縮することが可能となる。
存在する第１のＣＡＤパターンデータを予め処理するこ
とができ、扱うデータ量が減少するとともに、パターン
データ処理に要する時間およびゲートアレーの開発期間
を短縮することが可能となる。
実施例
（実施例１）
第１図（ａ）〜（ｃ）は本発明の第１の実施例における
ゲートアレーのＣＡＤパターンデータの処理方法を示す
平面図である。以下、本発明の実施例を第１図を用いて
二層目の配線のみを変更して集積回路を形成するゲート
アレーのＣＡＤパターンデータの処理方法を説明する。
ゲートアレーのＣＡＤパターンデータの処理方法を示す
平面図である。以下、本発明の実施例を第１図を用いて
二層目の配線のみを変更して集積回路を形成するゲート
アレーのＣＡＤパターンデータの処理方法を説明する。
ポジレジストを用いて例えば第２層目上のＡＬ配線を形
成する場合、ゲートアレーのＣＡＤパターンデータを陰
陽反転させる必要がある。第１図（ａ）にゲートアレー
に固有のＣＡＤパターンデータ１ａと品種により異なる
ＣＡＤパターンデータ２を示す。予めＣＡＤパターン１
ａを陰陽反転されたゲートアレー固有のＣＡＤパターン
データ１ｂに変換しておく（第１図（ｂ））。品種によ
り異なるＣＡＤパターンデータ２を予め陰陽反転したパ
ターンデータ１ｂより差し引くことにより、第１図（Ｃ
）に示すような、本来の陰陽反転されたＣＡＤパターン
データ３を形成することができる。このようなパターン
データ３を電子ビーム露光用データに変換し電子ビーム
露光機により第２層目上のＡＬ配線を形成すればよい。
成する場合、ゲートアレーのＣＡＤパターンデータを陰
陽反転させる必要がある。第１図（ａ）にゲートアレー
に固有のＣＡＤパターンデータ１ａと品種により異なる
ＣＡＤパターンデータ２を示す。予めＣＡＤパターン１
ａを陰陽反転されたゲートアレー固有のＣＡＤパターン
データ１ｂに変換しておく（第１図（ｂ））。品種によ
り異なるＣＡＤパターンデータ２を予め陰陽反転したパ
ターンデータ１ｂより差し引くことにより、第１図（Ｃ
）に示すような、本来の陰陽反転されたＣＡＤパターン
データ３を形成することができる。このようなパターン
データ３を電子ビーム露光用データに変換し電子ビーム
露光機により第２層目上のＡＬ配線を形成すればよい。
このようにすれば、品種が異なる毎にゲートアレー固有
のＣＡＤパターンデータ１ａを扱う必要がなく、扱うデ
ータ量を削減できる。
のＣＡＤパターンデータ１ａを扱う必要がなく、扱うデ
ータ量を削減できる。
また作製する集積回路のＣＡＤパターンデータの処理時
間を短縮することができ、ゲートアレーの製作期間を短
縮できる。
間を短縮することができ、ゲートアレーの製作期間を短
縮できる。
なお本実施例では、ＣＡＤパターンデータ処理例として
陰陽を反転した場合について説明したが、パターンの拡
大、縮少、アウトライン処理なども分離したＣＡＤパタ
ーンデータを用いてそれぞれ別々に処理することができ
る。
陰陽を反転した場合について説明したが、パターンの拡
大、縮少、アウトライン処理なども分離したＣＡＤパタ
ーンデータを用いてそれぞれ別々に処理することができ
る。
（実施例２）
第２の実施例では電子ビーム露光機により二層目の配線
のみを変更して集積回路を形成するゲートアレーのパタ
ーンデータを描画する場合上ついて説明する。
のみを変更して集積回路を形成するゲートアレーのパタ
ーンデータを描画する場合上ついて説明する。
予めゲートアレーに固有のＣＡＤパターンデータをパタ
ーンデータ処理し、電子ビーム露光用のデータに変換し
ておく。次に品種により異なるパターンデータのみを品
種ごとにパターンデータ処理し電子ビーム露光用のデー
タに変換し、ゲートアレーに固有の電子ビーム露光用の
データと合成する。このようにして作製された電子ビー
ム露光用のデータを用いて第２Ｍ上のＡＬ配線のパター
ンを形成すればよい。このようにすれば、品種が異なっ
ても、ゲートアレーに固有のＣＡＤパターンデータは、
予め電子ビーム露光用のデータに変換されているため、
電子ビーム露光用のデータは品種により異なる部分のみ
を作製すればよい。ゆえに、扱うデータ量は減少し、電
子ビーム露光用のデータを作製する時間を短縮できる。
ーンデータ処理し、電子ビーム露光用のデータに変換し
ておく。次に品種により異なるパターンデータのみを品
種ごとにパターンデータ処理し電子ビーム露光用のデー
タに変換し、ゲートアレーに固有の電子ビーム露光用の
データと合成する。このようにして作製された電子ビー
ム露光用のデータを用いて第２Ｍ上のＡＬ配線のパター
ンを形成すればよい。このようにすれば、品種が異なっ
ても、ゲートアレーに固有のＣＡＤパターンデータは、
予め電子ビーム露光用のデータに変換されているため、
電子ビーム露光用のデータは品種により異なる部分のみ
を作製すればよい。ゆえに、扱うデータ量は減少し、電
子ビーム露光用のデータを作製する時間を短縮できる。
さらにはゲートアレーの開発期間を短縮することができ
る。
る。
（実施例３）
第３の実施例では第２の実施例と同様に電子ビーム露光
機により二層目の配線のみを変更して集積回路を形成す
るゲートアレーのパターンデータを描画する場合につい
て説明する。
機により二層目の配線のみを変更して集積回路を形成す
るゲートアレーのパターンデータを描画する場合につい
て説明する。
予め、ゲートアレーに固有のＣＡＤパターンデータの電
子ビーム露光用のデータを作製しておき、マスクスライ
スに描画しておく。次に品種により異なるＣＡＤパター
ンデータの電子ビーム露光用のデータを作製し、マスク
スライスに描画する。
子ビーム露光用のデータを作製しておき、マスクスライ
スに描画しておく。次に品種により異なるＣＡＤパター
ンデータの電子ビーム露光用のデータを作製し、マスク
スライスに描画する。
このようにすれば扱うデータ量は減少し、データの処理
時間は短縮される。さらに品種により異なるパターンデ
ータの電子ビーム露光用データ作業中にゲートアレーに
固有のパターンデータを描画し、次に品種により異なる
パターンデータの電子ビーム露光用データが出来あがっ
てから品種により異なるパターンデータを描画すれば、
品即により異なるパターンデータの処理から、本来のゲ
ートアレーのパターンをマスクスライス上に形成するま
での時間を短縮することができ、ゲートアレーの開発期
間を短縮できる。
時間は短縮される。さらに品種により異なるパターンデ
ータの電子ビーム露光用データ作業中にゲートアレーに
固有のパターンデータを描画し、次に品種により異なる
パターンデータの電子ビーム露光用データが出来あがっ
てから品種により異なるパターンデータを描画すれば、
品即により異なるパターンデータの処理から、本来のゲ
ートアレーのパターンをマスクスライス上に形成するま
での時間を短縮することができ、ゲートアレーの開発期
間を短縮できる。
なお、第１．第２．第３の実施例では、二層目の配線の
みを変更して集積回路を形成する場合について説明した
が、二層目以外の各上層においても適用できることは言
うまでもない。また電子ビーム露光機を用いて配線パタ
ーンを形成したが、ＦＩＢを用いたりまた、露光用マス
クを作製してステッパー等の露光機を用いても良い。
みを変更して集積回路を形成する場合について説明した
が、二層目以外の各上層においても適用できることは言
うまでもない。また電子ビーム露光機を用いて配線パタ
ーンを形成したが、ＦＩＢを用いたりまた、露光用マス
クを作製してステッパー等の露光機を用いても良い。
発明の効果
以上の説明から明らかなように、本発明によるパターン
データの処理方法によれば、ゲートアレーのＣＡＤパタ
ーンデータを品種が異なっても必らず存在する第１のＣ
ＡＤパターンデータと品種に固有の第２のＣＡＤパター
ンデータに分離させ、前記第１のＣＡＤパターンデータ
を予め図形処理させるという非常に簡単な方法で、ゲー
トアレーのパターンデータの扱うデータ量を減少させる
ことができ、またパターンデータの処理時間を短縮させ
ることができる。そして、さらにはゲートアレーの開発
期間を短縮することができる。
データの処理方法によれば、ゲートアレーのＣＡＤパタ
ーンデータを品種が異なっても必らず存在する第１のＣ
ＡＤパターンデータと品種に固有の第２のＣＡＤパター
ンデータに分離させ、前記第１のＣＡＤパターンデータ
を予め図形処理させるという非常に簡単な方法で、ゲー
トアレーのパターンデータの扱うデータ量を減少させる
ことができ、またパターンデータの処理時間を短縮させ
ることができる。そして、さらにはゲートアレーの開発
期間を短縮することができる。
第１図（ａ）〜（ｃ）は本発明の第１の実施例における
ゲートアレーのＣＡＤパターンデータの処理方法を示す
平面図、第２図（ａ）、（ｂ）はそれぞれ従来のゲート
アレーの配線部分を示す平面図及び第２図（ａ）のＡ−
Ａ’における断面図である。 １ａ・・・・ゲートアレー固有のＣＡＤパターンデータ
、２・・・・品種により異なるＣＡＤパターンデータ。
ゲートアレーのＣＡＤパターンデータの処理方法を示す
平面図、第２図（ａ）、（ｂ）はそれぞれ従来のゲート
アレーの配線部分を示す平面図及び第２図（ａ）のＡ−
Ａ’における断面図である。 １ａ・・・・ゲートアレー固有のＣＡＤパターンデータ
、２・・・・品種により異なるＣＡＤパターンデータ。
Claims (3)
- （１）多数のゲートを予め半導体基板上に配置しておき
、後に各ゲートを接続して種々の半導体集積回路を形成
する際のＣＡＤパターンデータの図形処理方法において
、ＣＡＤパターンデータを品種が異なっても必らず存在
する第１のＣＡＤパターンデータと品種に固有の第２の
ＣＡＤパターンデータに分離し、前記第１のＣＡＤパタ
ーンデータを予め図形処理することを特徴とするゲート
アレーの製造方法。 - （２）第１、第２のＣＡＤパターンデータを露光機で描
画するに際し、前記第１のＣＡＤパターンデータを予め
電子ビーム露光用のデータに変換しておき、その後前記
第２のパターンデータを電子ビーム露光用のデータに変
換した後合成して露光することを特徴とする特許請求の
範囲第１項記載のゲートアレーの製造方法。 - （３）第１、第２のＣＡＤパターンデータを露光機で描
画するに際し、前記第１、のＣＡＤパターンデータを予
め描画しておき、その後前記第２のＣＡＤパターンデー
タを描画して合成することを特徴とする特許請求の範囲
第１項記載のゲートアレーの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040864A JPH02220459A (ja) | 1989-02-21 | 1989-02-21 | ゲートアレーの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1040864A JPH02220459A (ja) | 1989-02-21 | 1989-02-21 | ゲートアレーの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02220459A true JPH02220459A (ja) | 1990-09-03 |
Family
ID=12592394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1040864A Pending JPH02220459A (ja) | 1989-02-21 | 1989-02-21 | ゲートアレーの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02220459A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115535A (en) * | 1980-02-18 | 1981-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Electron beam exposure |
| JPS5887846A (ja) * | 1981-11-20 | 1983-05-25 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-02-21 JP JP1040864A patent/JPH02220459A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56115535A (en) * | 1980-02-18 | 1981-09-10 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Electron beam exposure |
| JPS5887846A (ja) * | 1981-11-20 | 1983-05-25 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4603473A (en) | Method of fabricating integrated semiconductor circuit | |
| JPH05343278A (ja) | 半導体装置の製造方法 | |
| JPH0348669B2 (ja) | ||
| JPH02220459A (ja) | ゲートアレーの製造方法 | |
| JPH1069059A (ja) | レチクルマスクの作成方法 | |
| JPH01251631A (ja) | ウェハ | |
| EP0414412A2 (en) | Semiconductor integrated circuit device having wiring layers | |
| US20010045572A1 (en) | Semiconductor interated circuit and method of manufacturing the same | |
| JPH056176B2 (ja) | ||
| JP3366686B2 (ja) | 光露光用マスクの検査方法 | |
| JPS59197151A (ja) | 半導体集積回路装置 | |
| JPS60105251A (ja) | 半導体集積回路 | |
| JPH0325954A (ja) | 集積回路の設計方法 | |
| JP2792447B2 (ja) | 半導体装置の製造方法およびフォトマスク | |
| JPH01162349A (ja) | 半導体装置の製造方法 | |
| US3561108A (en) | Alternated orientation of chips on semiconductor wafers | |
| JPH0521759A (ja) | 半導体装置の製造方法 | |
| JP3057767B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63258042A (ja) | 半導体装置 | |
| JPH09312340A (ja) | 半導体チップの製造方法およびそれにより得られた半導体チップ | |
| JPS60224243A (ja) | ゲ−トアレ−型半導体集積回路装置の製造方法 | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JPH01134920A (ja) | 半導体装置の製造方法 | |
| JPS6214426A (ja) | 半導体ウエハ−描画露光方法 | |
| JPH02172258A (ja) | 半導体集積回路 |