JPS5887865A - 金属ベ−ストランジスタ - Google Patents
金属ベ−ストランジスタInfo
- Publication number
- JPS5887865A JPS5887865A JP56186353A JP18635381A JPS5887865A JP S5887865 A JPS5887865 A JP S5887865A JP 56186353 A JP56186353 A JP 56186353A JP 18635381 A JP18635381 A JP 18635381A JP S5887865 A JPS5887865 A JP S5887865A
- Authority
- JP
- Japan
- Prior art keywords
- type
- semiconductor layer
- metal thin
- thin film
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明のトランジスタに関し、特に金属ベーストランジ
スタに関するものである。
スタに関するものである。
金属ベーストランジスタは、超高周波トランジスタとし
て期待されているが実現に至っていない。
て期待されているが実現に至っていない。
この理由の１つとしてベース金属薄膜上に牛導体を被着
すると多結晶質になり、良好な特性の子導体層形成が困
難なことかあげられる。本発すｊの目（１） 的は、ベース金属薄膜上にも良好な特性をもつ単結晶半
導体層形成が可能な新規な構造を具備した金属ベースト
ランジスタを提供することにある。
すると多結晶質になり、良好な特性の子導体層形成が困
難なことかあげられる。本発すｊの目（１） 的は、ベース金属薄膜上にも良好な特性をもつ単結晶半
導体層形成が可能な新規な構造を具備した金属ベースト
ランジスタを提供することにある。
本発明の特徴は、ベース金に薄膜をすだれ状もしくは格
子状にすることにより、すだれ状もしくは格子状で区切
られた間隙に高抵抗もしくはエミッタ領域およびコレク
タ領域と反対導電型でかつ単結晶の半導体層を導入して
いるところにある。
子状にすることにより、すだれ状もしくは格子状で区切
られた間隙に高抵抗もしくはエミッタ領域およびコレク
タ領域と反対導電型でかつ単結晶の半導体層を導入して
いるところにある。
前記半導体層が単結晶であるため、ベース金属薄膜上に
被着される半導体層も容易に単結晶となる。
被着される半導体層も容易に単結晶となる。
以下図面を用いて本発明を説明する。
第１図は本発明による金属ベーストランジスタの一実施
例の構造を示す断面図である。第１図中１１および１４
はそれぞれエミッタ領域およびコレクタ領域となる半導
体層を示す。各領域へのオーム性電極の図示は省略しで
ある。１１および１４は、たとえば、ｎ型のＧａＡｓが
材料として選ばれる。図中１２はすだれ状もしくは格子
状をなす金属ベース構造の断面の一部を示している。金
属薄膜の材料はタングステンもしくはモリブデンもし／
Ｃン） くはこれらの元素とチタンあるいは窒素との合金が適当
である。また金属薄膜の厚さは０．０２μｍ程度に選ば
れている。図中１３は金属薄膜間に埋め込まれている高
抵抗もしくはｐ型のＧａＡｓ層である。半導体層１３は
たとえば気相成長法によりｎ型Ｇ Ｂ Ａ Ｂ基板１１
上に一様に約１μｍの厚さをもって被着した後、写真蝕
刻技術を用いてマスクを金属べ・−ス形成領域を除く高
抵抗もしくはｐ型ＧａＡｓ層上に形成し、前記マスクを
利用して半導体層１３部分を歿してすだれ状もしくは格
子状部分を化学腐食法もしくはイオンミリング法もしく
は反応性イオンミリング法によって除去して形成される
。全編薄膜１２は、上記半導体層１３の形成工程で用い
られたマスクを利用して、いわゆるリフトオフ法で形成
される。次いでｎ型Ｇ Ｂ Ａ Ｂからなるコレクタ領
域１４は塩酸輸送を利用した気相成長法で形成される。
例の構造を示す断面図である。第１図中１１および１４
はそれぞれエミッタ領域およびコレクタ領域となる半導
体層を示す。各領域へのオーム性電極の図示は省略しで
ある。１１および１４は、たとえば、ｎ型のＧａＡｓが
材料として選ばれる。図中１２はすだれ状もしくは格子
状をなす金属ベース構造の断面の一部を示している。金
属薄膜の材料はタングステンもしくはモリブデンもし／
Ｃン） くはこれらの元素とチタンあるいは窒素との合金が適当
である。また金属薄膜の厚さは０．０２μｍ程度に選ば
れている。図中１３は金属薄膜間に埋め込まれている高
抵抗もしくはｐ型のＧａＡｓ層である。半導体層１３は
たとえば気相成長法によりｎ型Ｇ Ｂ Ａ Ｂ基板１１
上に一様に約１μｍの厚さをもって被着した後、写真蝕
刻技術を用いてマスクを金属べ・−ス形成領域を除く高
抵抗もしくはｐ型ＧａＡｓ層上に形成し、前記マスクを
利用して半導体層１３部分を歿してすだれ状もしくは格
子状部分を化学腐食法もしくはイオンミリング法もしく
は反応性イオンミリング法によって除去して形成される
。全編薄膜１２は、上記半導体層１３の形成工程で用い
られたマスクを利用して、いわゆるリフトオフ法で形成
される。次いでｎ型Ｇ Ｂ Ａ Ｂからなるコレクタ領
域１４は塩酸輸送を利用した気相成長法で形成される。
この場合ｎ型Ｇ、Ａｓは、半導体層１３と接する部分か
ら成長するため１単結晶で成長し金属薄膜１２上を罐っ
て形成芒れる。
ら成長するため１単結晶で成長し金属薄膜１２上を罐っ
て形成芒れる。
露出した半導体層１３が存在しないときは、金属薄膜１
２上には、塩酸輸送を利用した気相成長法ではｎ型Ｇａ
Ａ、は成長しない。有機金属分解を利用した気相成長法
や分子線エピタキシー法では金属薄膜上にも成長するが
、多結晶であるため良好な金属ベーストランジスタは製
造できない。
２上には、塩酸輸送を利用した気相成長法ではｎ型Ｇａ
Ａ、は成長しない。有機金属分解を利用した気相成長法
や分子線エピタキシー法では金属薄膜上にも成長するが
、多結晶であるため良好な金属ベーストランジスタは製
造できない。
本発明の一実烏例である第１図の構造では、半導体層１
３が露出した表面を利用してｎ型ＵａＡ８を成長するた
め、金属薄膜１２上にも単結晶のｎ型Ｇ ａＡ Ｂが形
成される。
３が露出した表面を利用してｎ型ＵａＡ８を成長するた
め、金属薄膜１２上にも単結晶のｎ型Ｇ ａＡ Ｂが形
成される。
第２図は、本発明の第２の実施例の構造を示す断面図で
ある。第２因の全編ベーストランジスタは次のようにし
て製造される。すなわち、ｎ型Ｇ Ｂ Ａ ６基板１１
に光に厚さ０．０２μｍの金属膜を被着し、写真蝕刻法
により、すだれ状もしくは格子状の形状のベース′！１
域１２を形成した後、塩酸輸送を利用した気相成長法で
半導体層１３を埋め込む。成長初期には金属薄ｊ良１２
上には、半導体層は成長せずＧａＡ３基板１１の露出し
たＭ；分にのみ成長する。さらに成長させると半導体層
は、金属薄膜１２の周辺上にも横方向成長して、第２図
に示されるような形状の半導体層１３が形成される。さ
らに塩酸輸送を利用した気相成長法によりｎ型ＧａＡｓ
を成長すると横方向成長か進行し、金属薄膜１２上を器
１う。このようにして単結晶ｎ型ＧａＡＳからなるコレ
クタ領域１４が形成される。
ある。第２因の全編ベーストランジスタは次のようにし
て製造される。すなわち、ｎ型Ｇ Ｂ Ａ ６基板１１
に光に厚さ０．０２μｍの金属膜を被着し、写真蝕刻法
により、すだれ状もしくは格子状の形状のベース′！１
域１２を形成した後、塩酸輸送を利用した気相成長法で
半導体層１３を埋め込む。成長初期には金属薄ｊ良１２
上には、半導体層は成長せずＧａＡ３基板１１の露出し
たＭ；分にのみ成長する。さらに成長させると半導体層
は、金属薄膜１２の周辺上にも横方向成長して、第２図
に示されるような形状の半導体層１３が形成される。さ
らに塩酸輸送を利用した気相成長法によりｎ型ＧａＡｓ
を成長すると横方向成長か進行し、金属薄膜１２上を器
１う。このようにして単結晶ｎ型ＧａＡＳからなるコレ
クタ領域１４が形成される。
第３図は本発明による第３の実施例の構造の断面を示す
。萌３図の構費は次のようにしで製族される。すなわち
、ｎ型ＧａＡＳ基板ｌｌ上に厚さ約１μＩｎの高抵抗も
し、くはｐ型のＧａＡ、ル・）を形成しベース金属膜形
成領域を除く高抵抗もしくはｐ型のＧ ａ Ａ ５層上
に写真蝕刻技術をもちいてマスクを形成し、半導体層１
３部分を残して前記高抵抗もしくはｐ型のＧａＡ５層を
前記マスクを利用して除去する。次いで、前記マスクを
利用してｎ型ＧａｋＢ基板の露出した表面上に分子線エ
ピタキシー法によりｎ型ＧａＡｓ１ｉ１５を０．５μｍ
の厚さに形成する。このときマスク上にも多結晶性のＧ
ａＡ３が被着されるが、後のリフトオ７工程で除去され
る。
。萌３図の構費は次のようにしで製族される。すなわち
、ｎ型ＧａＡＳ基板ｌｌ上に厚さ約１μＩｎの高抵抗も
し、くはｐ型のＧａＡ、ル・）を形成しベース金属膜形
成領域を除く高抵抗もしくはｐ型のＧ ａ Ａ ５層上
に写真蝕刻技術をもちいてマスクを形成し、半導体層１
３部分を残して前記高抵抗もしくはｐ型のＧａＡ５層を
前記マスクを利用して除去する。次いで、前記マスクを
利用してｎ型ＧａｋＢ基板の露出した表面上に分子線エ
ピタキシー法によりｎ型ＧａＡｓ１ｉ１５を０．５μｍ
の厚さに形成する。このときマスク上にも多結晶性のＧ
ａＡ３が被着されるが、後のリフトオ７工程で除去され
る。
ｎ型Ｑ ａＡ ５層１５の形成につづいて金属薄ノ換１
２をｎ型Ｇ ａＡ ６層１５上に形成する。マスク上方
に被着された金槁薄膜は、マスク上にすでに形成されて
いる多結晶ＧａＡ、とともに、マスクを化学腐食して除
去することによって同時に除去される。
２をｎ型Ｇ ａＡ ６層１５上に形成する。マスク上方
に被着された金槁薄膜は、マスク上にすでに形成されて
いる多結晶ＧａＡ、とともに、マスクを化学腐食して除
去することによって同時に除去される。
次いで単結晶ｎ型ＧａＡ３を塩酸輸送を利用した気相成
長法により成長してコレクタ領域１４か形成される。第
４図は本発明による第４の実施例の構造を示す断面図で
ある。第４図の描危ｔよ、第３図のＷ造に加えてｎ型Ｇ
、Ａ、基板１１中に高抵抗もしくはｐ型のＧａＡ３領域
１６が形成されている待機をもつ。高抵抗もしくはｐ型
のＱ Ｂ Ａ Ｂ領域１６は、半導体層１３の成長に先
立って金属膜１２をマスクとしてボロンもしくはベリリ
ウムをイオン注入することによって形成される。あるい
は、金属膜１２をマスクとしてｎｍＧａＡｓ基板をエツ
チングし、塩酸輸送を利用した気相成長法で埋め込むこ
とによって形成される。第３図、第４図の構造では１３
および１６からなる高抵抗もしくはｐ型半導体層の埋め
込みが金槁ベース１２の下方及び上方にわたっているた
めリーク電流が低減される。
長法により成長してコレクタ領域１４か形成される。第
４図は本発明による第４の実施例の構造を示す断面図で
ある。第４図の描危ｔよ、第３図のＷ造に加えてｎ型Ｇ
、Ａ、基板１１中に高抵抗もしくはｐ型のＧａＡ３領域
１６が形成されている待機をもつ。高抵抗もしくはｐ型
のＱ Ｂ Ａ Ｂ領域１６は、半導体層１３の成長に先
立って金属膜１２をマスクとしてボロンもしくはベリリ
ウムをイオン注入することによって形成される。あるい
は、金属膜１２をマスクとしてｎｍＧａＡｓ基板をエツ
チングし、塩酸輸送を利用した気相成長法で埋め込むこ
とによって形成される。第３図、第４図の構造では１３
および１６からなる高抵抗もしくはｐ型半導体層の埋め
込みが金槁ベース１２の下方及び上方にわたっているた
めリーク電流が低減される。
第１図から第４図の構造をもつ金属ベーストランジスタ
は、ベース電圧を制御することにより、金属ベースに流
れ込む電流を制御できるためトランジスタ機能をもつ。
は、ベース電圧を制御することにより、金属ベースに流
れ込む電流を制御できるためトランジスタ機能をもつ。
このとき金属薄膜１２によってはさまれた半導体層１３
か高抵抗であるときは、この部分に電流は流れ込まない
し、ｐ型であるときも、全損とｎ型０ａＡｓとのμｉ壁
高さが、ｐ型Ｇ ａＡ Ｂと１１型ＧａＡ３の４４’Ｗ
高さより低いので同様に電流＋Ｘ流れ込まない。金属薄
膜１２のＪグさは約０．０２μｍと薄いためベース抵抗
が大さくなる欠点があるが、窒化ニオブのような超伝導
金属を利用すれば、このような欠点も除去される。
か高抵抗であるときは、この部分に電流は流れ込まない
し、ｐ型であるときも、全損とｎ型０ａＡｓとのμｉ壁
高さが、ｐ型Ｇ ａＡ Ｂと１１型ＧａＡ３の４４’Ｗ
高さより低いので同様に電流＋Ｘ流れ込まない。金属薄
膜１２のＪグさは約０．０２μｍと薄いためベース抵抗
が大さくなる欠点があるが、窒化ニオブのような超伝導
金属を利用すれば、このような欠点も除去される。
以上本発明の各実施例において半導体材料としてＧａＡ
、を用いたが、Ｓｉ、ＩｎＰ、ＩｎＧａＡｓ混晶等を用
いて形成することももらろん可能である。また、半導体
層１３としては、基板１１と同一の材料である必要はな
く、基板１１（１）半導体と洛子定数が一致し、かつバ
ンドギャップの大きな半導体をもちいてもよい。この場
合、基板１１としでＧＢＡ４を用いた時には、半導体層
１３はＡＡＧａＡｓ混晶、およびＩｎＧａＰ混晶が適当
であり、基板１１として８ｉ を用いた時には、ＧａＰ
が適当であり、ＩｎＰを用いた場合にはＩｎＡｄＰが適
当であり、ＩｎＧａＡｓを用いた場合には、ＧａＡｓ、
ＩｎＰが適当である。
、を用いたが、Ｓｉ、ＩｎＰ、ＩｎＧａＡｓ混晶等を用
いて形成することももらろん可能である。また、半導体
層１３としては、基板１１と同一の材料である必要はな
く、基板１１（１）半導体と洛子定数が一致し、かつバ
ンドギャップの大きな半導体をもちいてもよい。この場
合、基板１１としでＧＢＡ４を用いた時には、半導体層
１３はＡＡＧａＡｓ混晶、およびＩｎＧａＰ混晶が適当
であり、基板１１として８ｉ を用いた時には、ＧａＰ
が適当であり、ＩｎＰを用いた場合にはＩｎＡｄＰが適
当であり、ＩｎＧａＡｓを用いた場合には、ＧａＡｓ、
ＩｎＰが適当である。
第１図から第４図は本発明の各実施例としての金属ベー
ストランジスタの構造を示す断面図である。図において
１１はエミッタ領域、１２はすだれ状もしくは格子状の
全尿薄膜、１３け高抵抗もしくはエミッタおよびコレク
タ領域と反対導電型の半導体層、１４けコレクタ領域、
１５はエミッタ領域と同−導１イ型の半導体層、１６は
高１１シ抗もしくはエミッタおよびコレクタ領域と反対
導電型の半導体層である。 代理人プロ！１１土 内 馬ｉ、 丘才 １ 図 才２０ 才 ５ 口
ストランジスタの構造を示す断面図である。図において
１１はエミッタ領域、１２はすだれ状もしくは格子状の
全尿薄膜、１３け高抵抗もしくはエミッタおよびコレク
タ領域と反対導電型の半導体層、１４けコレクタ領域、
１５はエミッタ領域と同−導１イ型の半導体層、１６は
高１１シ抗もしくはエミッタおよびコレクタ領域と反対
導電型の半導体層である。 代理人プロ！１１土 内 馬ｉ、 丘才 １ 図 才２０ 才 ５ 口
Claims (1)
- すだれ状もしくは格子状の金属薄膜からなる金属ベース
と前記すだれ状もしくは格子状の金属薄膜により区切ら
れた間隙に埋め込まれた単結晶でかつ高抵抗もしくはエ
ミッタ領域およびコレクタ領域と反対伝導型の半導体層
を具備することを特徴とする金属ベーストランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186353A JPS5887865A (ja) | 1981-11-20 | 1981-11-20 | 金属ベ−ストランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56186353A JPS5887865A (ja) | 1981-11-20 | 1981-11-20 | 金属ベ−ストランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5887865A true JPS5887865A (ja) | 1983-05-25 |
Family
ID=16186870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56186353A Pending JPS5887865A (ja) | 1981-11-20 | 1981-11-20 | 金属ベ−ストランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5887865A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212061A (ja) * | 1985-03-16 | 1986-09-20 | Agency Of Ind Science & Technol | バイポーラトランジスタの製造方法 |
-
1981
- 1981-11-20 JP JP56186353A patent/JPS5887865A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61212061A (ja) * | 1985-03-16 | 1986-09-20 | Agency Of Ind Science & Technol | バイポーラトランジスタの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122853A (en) | Electronic component, especially a permeable base transistor | |
| US8247843B2 (en) | GaN-based permeable base transistor and method of fabrication | |
| CN113299824A (zh) | 制造化合物半导体霍尔元件的方法 | |
| JPS6164164A (ja) | バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入 | |
| US5739062A (en) | Method of making bipolar transistor | |
| JPH02252267A (ja) | 半導体装置の製造方法 | |
| JPS5887865A (ja) | 金属ベ−ストランジスタ | |
| US4784967A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JP2541228B2 (ja) | 高電子移動度トランジスタ | |
| JP2743348B2 (ja) | エピタキシャル成長方法 | |
| JPH0452627B2 (ja) | ||
| JPH0577173B2 (ja) | ||
| JPH0453110B2 (ja) | ||
| JPS61294860A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH03236224A (ja) | 半導体装置の製造方法 | |
| JP2557613B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH063805B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPH0577174B2 (ja) | ||
| JP2518347B2 (ja) | バイポ―ラトランジスタの製造方法 | |
| JPH0577172B2 (ja) | ||
| JP2972230B2 (ja) | 接合構造 | |
| JPH063806B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| JPH0239440A (ja) | 高速度トランジスタ | |
| JPH07202168A (ja) | 半導体装置及びその製造方法 |