JPS6164164A - バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入 - Google Patents

バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入

Info

Publication number
JPS6164164A
JPS6164164A JP60150331A JP15033185A JPS6164164A JP S6164164 A JPS6164164 A JP S6164164A JP 60150331 A JP60150331 A JP 60150331A JP 15033185 A JP15033185 A JP 15033185A JP S6164164 A JPS6164164 A JP S6164164A
Authority
JP
Japan
Prior art keywords
emitter
energy gap
transistor
region
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60150331A
Other languages
English (en)
Inventor
クランチ アナンド
ロバート ジエイ・ストレイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS6164164A publication Critical patent/JPS6164164A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/861—Vertical heterojunction BJTs having an emitter region comprising one or more non-monocrystalline elements of Group IV, e.g. amorphous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は集積回路用のバイポーラトランジスタの製造に
関するものでちり、更に詳細には、パイイー2トランジ
スタのエミッタ効率の改良に関するものでちる。
順方向バイアスしたパイポー2トランジスタにおいては
、エミッタからベースへの電流の流れは2つの成分を有
している。例えば、NPN トランジスタでは、エミッ
タ電流はエミッタからベースへ流れ込む順方向注入され
る電子と、ベースからエミッタへ流れ込む逆注入される
正孔とがある。エミッタ液分を横断してベースからエミ
ッタへ流れる正孔から発生する電流は(NPNトランジ
スタにおいては)トランジスタのコレクタへ最終的に到
達するととの可能なキャリアに貢献することがないので
、トランジスタにおいて逆注入電流を制限することが通
常望ましい。
従来、逆注入キャリアの抑制は、トランジスタのベース
領域よりも一層高度にエミッタをドープすることKよっ
て達成されていた。この様にする仁とによシ、エミッタ
電流が略々完全に順方向注入キャリアで構成されること
を確保する。然しなから、この様なアプローチではベー
ス領域のドーピングに制限を与え、従ってトランジスタ
の周波数応答を制限する。
逆注入電流を抑制する別のアプローチで唸、エミッタと
ベースとの間のエネルギギャップにおける変動を利用し
て順方向注入に対するよりも逆注入に対して一層大きな
障壁を構成している。実際上、ショックレーは、トラン
ジスタに関する彼の基本特許である米国゛特許第2.5
69,347号においてこの様なアプローチを大略はの
めかしている。然しなから、技術的制限によプ、この様
なアプローチは、従来、いかなる実際的な、即ち商業的
適用において使用されたことはない。
最近、2つのエピタキシャルプロセス、即チ分子ビーム
エピタキシー及び金属−有機CVD 。
がベースよりも幅広のエネルギギヤツプを持ったエミッ
タを形成するのに有効な技術として提案されている。こ
の点に関しては、Herb@rtKro@merの「ヘ
テロ構造パイポー2トランジスタ及び集積回路(Het
eroatractare BlpolarTrans
lators and Int@grate! C1r
c’uits ) J、グロシーデイングズ9オツ・I
KEE 、 Mo1.70゜潟1 、1982年1月、
 pp 13−25 、の文献を参照すると良い。然し
なから、これらの提案された技術は実際的な適用が可能
であるか否かはこれから判断されるべきことでちる。例
えば、トランジスタを形成する物質がシリコンである場
合、暦の一体性を維持したまま異なったエネルギギャッ
プを持った物質の簿い層(0,1乃至0.2 ミクロン
)を成長させることは非常に困難でちる。
更に、分子ビームエピタキシーは比較的遅く且つ高価な
プロセスである。兎に角、提案されているエピタキシャ
ル技術はへテロ構造を形成する為に[[l/V化合物半
導体を使用することに制限されている。
本発BAは、以上の点に鑑みなされたものでちって、上
述した如き従来技術の欠点を解消すると共に、トランジ
スタのベース領域内のドー・ぐ/ト原子の濃度を制限す
ることのない方法によってバイポーラトランジスタ内の
キャリアの逆注入を制限することを目的とする。本発明
の別の目的とするところは、従来形成されたトランジス
タよりもエミッタ効率及び周波数応答が改良されたバイ
ポーラトランジスタを提供することである。本発明の更
に別の目的とするとζろは、従来提案されたエピタキシ
ャル技術よりも実施上技術的に一層簡単を手段によって
広りエネルギギャッグを持ったバイポーラトランジスタ
を提供することである・ 本発明に拠れば、順方向注入に悪影響を与えることのな
いキャリアの逆注入の抑制は、トランジスタのエネルギ
ギャップ特性を修正させることによって行なわれ、従っ
て順方向注入キャリアが遭遇するよりも一層大きな障壁
が逆方向注入に対して与えられる。更に詳細には、本発
明に拠れば、ベースのエネルイギャツfK比べてエミッ
タのエネルギギヤツプが増加されており、従って順方向
注入よりも逆注入に対して一層大きなエネルギ量が必要
とされる。
このエミツタエネルイーヤツデの増加は、イオン注入に
よって行なわれ、エミッタ物質を選択的に修正して局所
的にそのエネルギギャップを増加させている。イオン注
入されるイオンは、それらが注入される基板物質、例え
ばシリコン、のエネルギギャップよ)も一層高いエネル
ギギヤツプを持った物質でちる。好適な1′フ質として
は、カービン及び窒素がある。
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
本発明の好適実施例に関する以下の記載においては、本
発明の理解を容易にする為に、NPNバイポーラトラン
ジスタの製造に関連して本発明を使用した場合に付いて
特に説明する。然しなから、本発明の適用はその様な場
合に制限されるものではなく、例えば、PNPパイ、+
?−ラトランジスタ等の他のタイプのトランジスタにお
いても良好に適用可能でちることは、集積回路技術にお
ける当業者なら容易に理解できるものである。
本発明の原理を第1図及び第2区を参照して説明する。
最初に、第1A図を参照すると、接合にバイアスがかけ
られていない場合の従来のトランジスタのエミッタ・ベ
ース接合のエネルギバンド図が示されている。従来のト
ランジスタという意味は、エミッタを構成するn型物質
のエネルギギャップEGeがトランジスタのベース領域
におけるp型物質のエネルギギャッf Eo。
と略同じであるトランジスタのことである。例えば、こ
れら2つの領域の各々を適宜ドープしたシリコンで形成
する場合には、各々のエネルギギャップは約1.1 a
Vでちる。
接合が平衡である、即ちそれに何の電気的バイアスも印
加されていない場合には、本来的に接合障壁電位v0が
形成される。この電位はnfi物質とp型物質の導電帯
エネルギレベルの間の差と等しく、n型物質(エミッタ
)からp型物質(ベース)への電子の流れに対して障壁
を提供する。これと同様な障壁が、2つの領域の価電子
帯エネルギレベル間の差に基づき、ベースからエミッタ
への正孔の流れに対して提供されている。
第1B図は、エミッタ・ベース接合が順方向にバイアス
された状態を示している。順方向バイアスの効果は、接
合障壁電位の大きさを減少させ、それによシエミッタと
ベースのエネルギレベル間の曲綜を「平坦化」させるウ
ニミッタからベースへの電子の順方向注入に対する障壁
電位Vstは順方向バイアス電圧の大きさくよって減少
された接合電位V。と等しい・この減少された障壁は、
電子がエミッタからベースヘ一層容易に流れることを可
能とする。
同様に、ベースからエミッタへの正孔の流れに対する障
壁電位V工が減少され、従って逆注入が行なわれること
を可能とする。然しなから、この逆注入は爾後にトラン
ジスタのコレクタへ到達するキャリアの何れにも貢献す
ることがないので好ましいものではない。
本発明に拠れば、エミッタからベースへの電子の流れに
対する障壁電位vlfと相対的に、ベースからエミッタ
への正孔の流れに対しての障iv、rを増加させること
によって逆注入が禁止される。この増加は、n型エミッ
タを構成する物質がベース領域の物質のエネルギギヤツ
プ0E0.よりも大きなエネルギギャップEa。を有す
る様に夫々のトランジスタ領域を類分けすることによっ
て達成される。この様な類分けの効果は第2A図及び第
2B図に示されている。
更に詳説すると、エミッタからベースへの電子の流れに
対する障壁電位V□はベースからエミッタへの正孔の流
れに対する障壁v、rよりも小さい。順方向バイアスが
印加されると、第2B図に示される如く、小さな順方向
障壁電位v3.は電子がエミッタからベースへ流れるこ
とを可能とする。然しなから、ベースからエミッタへの
正孔の流れに対しては、順方向電圧が印加されても、電
子の流れに対するよりも正孔の流れに対して一層大きな
障壁が存在する。従って、エミッタからベースへの電子
の注入と相対的にベースからエミッタへの正孔の注入が
禁止され、従って従来形成されたトランジスタにおいて
得られるよりもこのバンドギャップ修正手段を使用する
ことによりトランジスタの一層効率的動作を得ることが
可能となる。
本発明に基づいてトランジスタを類分け、即ちグレード
構造とする特定の方法は、トランジスタがその中に形成
される基板物質のエネルギギヤツプよりも一層大きなエ
ネルギギャップを持った物質をイオン注入することであ
る。例えば、トランジスタやその他の集積回路デバイス
は、通常、シリコン基板上に形成される。本発明では、
カーピンや窒素等の物質のイオンをシリコン基板の領域
内にイオン注入させ、シリコンのエネルギギヤツプより
も一層高いエネルギギャップを持った複合物質を生成す
る。
第3図を参照して説明すると、ゾロンやアルミニウム等
の適宜のll114物質でドープしてアクセグタ乃至は
pm物質を形成するシリコン基板10上に、通常、トラ
ンジスタを形成する。砒素やアンチモン等のドナー不純
物のイオンをこの基板の領域内にイオン注入して、n+
埋込層12を形成し、次いで基板上に別のn型物質層を
成長させて層14を形成する。この層14は最終的には
トランジスタのコレクタとなる。この時点で、基板は、
大略、凹設されたフィールド領域と隆起島状部とに分割
されており、該島状部上に、例えばトランジスタ等の活
性デバイスを形成する。フィールド領域は酸化物質16
で充填されておシ種々の島状部を互いに分離させている
。次いで、活性島状部を被覆している酸化膜の部分を除
去し、pm物質のイオンを露出シリコン内に注入してト
ランジスタのベース領域18を形成する。次いで、例え
ば、酸化層で活性区域を適宜マスクし、nm物質のイオ
ンをベース領域の1部にイオン注入してトランジスタの
エミッタ領域20を形成する。最後に1酸化層16に適
宜開口を設けて、露出されているエミッタ領域のみなら
ず、トランジスタのベース領域及びコレクタ領域へのコ
ノタクトを可能とする。
本発明に拠れば、ベース領域と相対的なエミッタ領域の
類分け(グレーディング)は、エネルギギャップを増加
させる為にエミッタ領域内にカーピンや窒素等の物質の
イオンをイオン注入することによって行なわれる。これ
らのイオンのイオン注入は、砒素又はその他のn型物質
のイオンのイオン注入に後に行なうことが可能であ”る
。然しなから、2つの異なったイオン源を同一の飛翔経
路に沿って射出すべく配列させることが可能な場合には
、ドーピング用のイオンとグレーディング(類分け)用
のイオンとを同時的にイオン注入させることが可能であ
る。
理解される如く、イオン注入は同等付加的なマスクステ
ップを必要とすることはなく、従って製造プロセスを複
雑化することはない。
エミッタ領域内にイオン注入すべきグレーディング用イ
オンの濃度は、増加させることを所望する逆障壁電位V
工の程度に依存する。逆注入の下での正孔の流れは、障
壁電位を約60me’V増加させる毎に1桁減少される
。多くの場合く逆注入を100倍減少させる為に全体で
約120maVのバンドギャップ変化を実際に得ること
も可能である。
この様なバンドイヤラグ増加を得る為にイオン注入され
るべきイオンのドーズは、半導体物質のエネルギギャッ
プとグレーディング用物只のエネルギギャップとの間の
差によって決定される・所望のバンドギヤラグ増加を得
る為にエミッタ領域内に必要とされるグレーディング用
物質の百分率は、所望のエネルギギャップを参照し、半
導体物質とグレーディング用物質のエネルギギャップ間
の内挿に基礎を置いている。
例えば、シリコンを基礎としたトランジスタ(エネルギ
ギャップは1.15 @V )のエネルギギャップをカ
ーRンイオシ(エネルギギャップは5.4eV)を使用
して120 meVだけ増加させるには、エミッタ領域
内に必要とされるカーボン原子の百分率Xは以下の如く
計算される。
1.15(1−x)+5.4x =1.15+0.12
0この式を解くことによシ、バンドゼヤッグを120 
meVだけ増加させるには約3チのカーピンが必要であ
ることが分かる。グレード構成としたエミッタにおいて
通常存在すると考えられる砒素及びカー?ン原子ゐ変分
布の比較を第4図に示しである。イオン注入グロセスの
間に連続的に可変でプログラムされたビームエネルギ及
びビーム電流の組み合せによってこの複合分布を得るこ
とが可能である。
エミッタをグレードするのに適した原子の1つとしてカ
ーピンを例に挙げたが、他の物質も同様の機能を与える
ことが可能である。例えば、窒化シリコンは純粋なシリ
コンよりも一層高いバンドギャップ(5,1eV)を持
っているので、エミッタ領域内への窒素イオ/のイオン
注入は同様の結果を与える。基本的に、適宜のグレーデ
ィング用物質を選択する為に使用される基準は、物質の
エネルギギャッ!及びその原子の寸法に関係しているう
前述した如く、物質のエネルギギャップは、それがイオ
ン注入される半導体のエネルギギヤツプよりも一層高い
ものとすべきであり、そうすることによシエミツタの全
体的なエネルギギャップを所望量増加させることが可能
でるる。更に、その物*Fi、シリコン内に均一に分布
するものでちシ、凝集して1−分な数の再結合中心を導
入するもので6つではならない。従って、グレーディン
グ用に選択される物質は、格子不整合を可及的に少なく
する為に、シリコン格子と同等の寸法のものとすべきで
ちる。この為に、カーぎンと窒素とが最も好適な物質と
思われる。
本発明に基づいて構成される広いエネルギギャップのエ
ミッタを持ったトランジスタの著しい利点のエフi、エ
ミッタとベースとが略同−のエネルギギャップを持って
いる従来のトランジスタと比べて効率が改良されている
ということである。更に詳細には、本発明に基づいて構
成されるトランジスタは、同一の形成、例えばチップ上
の表面積、を待った従来のトランジスタよりも一層高い
利得を持っている。又、回路設計者が所望する場合には
、ベース領域により−aのビー/4フトを添加すること
によってデバイスの周波数応答を増加させることが可能
である。
本発明の適用は第3図に示したタイプの構造を持ったト
ランジスタに制限されるものではない。例えば、グレー
ディング用イオンを、集積注入論理(12L)のスイッ
チングトランジスタ及び注入トランジスタの夫々の共通
エミッタ及びベースを形成する一様なn基板内にイオン
注入させて、エネルギギャップを広くさせてその結果得
られる利点を達成することも可能である。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明はこれら具体例に制限されるべきものでは
なく、本発明の技術的範囲を逸脱することなしに種々の
変形が可能であることは勿論である。
【図面の簡単な説明】
第1A図及び第1B図はグレード構造としていないpt
t接合の夫々バイアスしていない場合と順方向バイアス
した場合の各エネルギバンド図、第2A図及び第2B図
は本発明に基づいてグレード構造としたpfl接合の夫
々バイアスしていない場合と順方向バイアスした場合の
各エネルギバンド図、第3図は製造過程中のイオン注入
ステップを示したモノリシック集積化パイ?−ントラン
ノスタの断面図、第4図はトランジスタのエミッタ内の
ドーピング用及びグレ=ディング用物質の相対的fxQ
度を示したグラフ図、℃ちる。 (符号の説明) 10:シリコン基板  12:埋込層 14:nコレクタ   16二酸化物層18:pベース
    20:エミッタ特許出願人   フェアチアイ
ルド カメラ アンドインストルメント コーポレーソ
ヨン 図面の浄IC内容−二変更なL) 手続補正書 昭和60年10月4日 特許庁長官  宇 賀 道 部 殿 1、事件の表示   昭和60年 特 許 願 第15
0331号3、補正をする者 事件との関係   特許出願人 4、代理人

Claims (1)

  1. 【特許請求の範囲】 1、バイポーラトランジスタのエミッタ効率を改良する
    方法において、1方の導電型の不純物でシリコン基板を
    ドープしてトランジスタ用のベース領域を形成し、前記
    ベース領域の1部に反対導電型の不純物を注入してエミ
    ッタ領域を形成し、前記エミッタ領域内にシリコンのエ
    ネルギギヤツプよりも大きなエネルギギヤツプを持つた
    物質のイオンを注入して前記ベース領域のものよりも大
    きなエネルギギヤツプのエミッタ領域を構成する、上記
    各ステップを有することを特徴とする方法。 2、特許請求の範囲第1項において、前記物質がカーボ
    ンであることを特徴とする方法。 3、特許請求の範囲第1項において、前記物質が窒素で
    あることを特徴とする方法。 4、特許請求の範囲第1項において、前記2つの注入ス
    テツプを同時的に実施することを特徴とする方法。 5、特許請求の範囲第1項において、前記2つの注入ス
    テップを順次に実施することを特徴とする方法。 6、反対導電型のベース領域に隣接して位置した1方の
    導電型のエミッタ領域を持つたバイポーラトランジスタ
    においてエミッタ領域からベース領域へのキャリアの注
    入に比べてベース領域からエミッタ領域へのキャリアの
    注入によつて減少させた導電度を提供する方法において
    、前記トランジスタが形成されている基板のエネルギギ
    ヤツプよりも一層大きなエネルギギヤツプを持つた物質
    のイオンでエミッタ領域を注入してベース領域のものと
    比べてエミッタ領域のエネルギギヤツプを増加させるス
    テツプを有することを特徴とする方法。 7、特許請求の範囲第6項において、前記トランジスタ
    はシリコン基板上に形成し且つ前記物質は1.1eVよ
    りも大きなエネルギギヤツプを持つていることを特徴と
    する方法。 8、特許請求の範囲第7項において、前記物質はカーボ
    ンであることを特徴とする方法。 9、特許請求の範囲第7項において、前記物質は窒素で
    あることを特徴とする方法。 10、特許請求の範囲第6項において、前記トランジス
    タは集積注入論理内に構成されており、且つ増加された
    エネルギギヤツプを有するエミッタ領域は前記論理のス
    イッチングトランジスタ及び注入トランジスタに共通の
    一様なn基板を有することを特徴とする方法。
JP60150331A 1984-07-11 1985-07-10 バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入 Pending JPS6164164A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/629,576 US4559696A (en) 1984-07-11 1984-07-11 Ion implantation to increase emitter energy gap in bipolar transistors
US629576 1984-07-11

Publications (1)

Publication Number Publication Date
JPS6164164A true JPS6164164A (ja) 1986-04-02

Family

ID=24523572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60150331A Pending JPS6164164A (ja) 1984-07-11 1985-07-10 バイポ−ラトランジスタ内のエミツタエネルギギヤツプを増加させるイオン注入

Country Status (5)

Country Link
US (1) US4559696A (ja)
EP (1) EP0168325B1 (ja)
JP (1) JPS6164164A (ja)
CA (1) CA1224280A (ja)
DE (1) DE3586854T2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62219636A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 半導体装置
US4821082A (en) * 1987-10-30 1989-04-11 International Business Machines Corporation Heterojunction bipolar transistor with substantially aligned energy levels
US4983534A (en) * 1988-01-05 1991-01-08 Nec Corporation Semiconductor device and method of manufacturing the same
EP0390606A3 (en) * 1989-03-31 1991-10-09 Canon Kabushiki Kaisha Semiconductor device having transistor improved in emitter region and/or base electrode
US5185276A (en) * 1990-01-31 1993-02-09 International Business Machines Corporation Method for improving low temperature current gain of bipolar transistors
EP0581369B1 (en) * 1992-07-24 1998-01-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device with a heterojunction manufactured by implantation with a carbon-halogen compound
EP0632502B1 (en) * 1993-06-28 1999-03-17 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno Bipolar power transistor with high collector breakdown voltage and related manufacturing process
US5360986A (en) * 1993-10-05 1994-11-01 Motorola, Inc. Carbon doped silicon semiconductor device having a narrowed bandgap characteristic and method
JPH1079506A (ja) * 1996-02-07 1998-03-24 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US6358807B1 (en) * 2000-02-15 2002-03-19 Agere Systems Guardian Corp. Bipolar semiconductor device and method of forming same having reduced transient enhanced diffusion
US6682992B2 (en) * 2002-05-15 2004-01-27 International Business Machines Corporation Method of controlling grain size in a polysilicon layer and in semiconductor devices having polysilicon structures
KR100806788B1 (ko) * 2006-08-23 2008-02-27 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US11094806B2 (en) 2017-12-29 2021-08-17 Texas Instruments Incorporated Fabricating transistors with implanting dopants at first and second dosages in the collector region to form the base region

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4866980A (ja) * 1971-12-17 1973-09-13
JPS59106154A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2569347A (en) * 1948-06-26 1951-09-25 Bell Telephone Labor Inc Circuit element utilizing semiconductive material
DE2507366C3 (de) * 1975-02-20 1980-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Unterdrückung parasitärer Schaltungselemente
US4178190A (en) * 1975-06-30 1979-12-11 Rca Corporation Method of making a bipolar transistor with high-low emitter impurity concentration
CA1136773A (en) * 1978-08-14 1982-11-30 Norikazu Ohuchi Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4866980A (ja) * 1971-12-17 1973-09-13
JPS59106154A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
US4559696A (en) 1985-12-24
DE3586854D1 (de) 1993-01-07
CA1224280A (en) 1987-07-14
EP0168325A2 (en) 1986-01-15
EP0168325A3 (en) 1988-01-20
DE3586854T2 (de) 1993-05-13
EP0168325B1 (en) 1992-11-25

Similar Documents

Publication Publication Date Title
CA1165011A (en) Semiconductor embedded layer technology including permeable base transistor, fabrication method and integrated circuits
US5032538A (en) Semiconductor embedded layer technology utilizing selective epitaxial growth methods
JP2577330B2 (ja) 両面ゲ−ト静電誘導サイリスタの製造方法
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JPS6410102B2 (ja)
US4559696A (en) Ion implantation to increase emitter energy gap in bipolar transistors
US4837178A (en) Method for producing a semiconductor integrated circuit having an improved isolation structure
EP0036501A1 (en) Semiconductor inversion layer transistor
US5814548A (en) Process for making n-channel or p-channel permeable base transistor with a plurality layers
KR100752538B1 (ko) 바이폴라 트랜지스터
US4459606A (en) Integrated injection logic semiconductor devices
US3455748A (en) Method of making a narrow base transistor
US4811070A (en) Heterojunction bipolar transistor with inversion layer base
JPS5830742B2 (ja) 接合形電界効果半導体装置
KR940006690B1 (ko) 반도체장치
JPS58200554A (ja) 半導体装置の製造方法
GB2151078A (en) Semiconductor devices
JPS63314866A (ja) バイボ−ラ・トランジスタ
KR800001124B1 (ko) 반도체 장치
JPS58130559A (ja) 3−5族バイポ−ラ集積回路装置
JP2878488B2 (ja) 半導体基板の製造方法
JP2598044B2 (ja) 半導体の半絶縁化方法
JPS6320871A (ja) 半導体装置
JPS63281461A (ja) 半導体装置
JPS60116170A (ja) 半導体装置