JPS5890225A - 情報処理装置の電源供給方式 - Google Patents
情報処理装置の電源供給方式Info
- Publication number
- JPS5890225A JPS5890225A JP56189508A JP18950881A JPS5890225A JP S5890225 A JPS5890225 A JP S5890225A JP 56189508 A JP56189508 A JP 56189508A JP 18950881 A JP18950881 A JP 18950881A JP S5890225 A JPS5890225 A JP S5890225A
- Authority
- JP
- Japan
- Prior art keywords
- main body
- peripheral device
- circuit
- power supply
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計算機本体にプリンタ、カセットインターフェ
ース等を備えた周辺装置を接続して使用できる情報処理
装置に於ける電源供給方式に関するものである。
ース等を備えた周辺装置を接続して使用できる情報処理
装置に於ける電源供給方式に関するものである。
従来、携帯型プログラム計算機は第１図に示すように、
プリンタ２（或いはカセットインターンエース）等を内
蔵した周辺装置３に着脱自在に装着され、種々の目的に
応じて秤々の態様で使用されている。
プリンタ２（或いはカセットインターンエース）等を内
蔵した周辺装置３に着脱自在に装着され、種々の目的に
応じて秤々の態様で使用されている。
しかし、従来上記計算機本体１と周辺装置３の各電源回
路は個別に設けられ、それぞれ独立して動作されている
為、いずれか一方の機器が電池の消耗等に」：って機能
が停止すると他の機器の機能にまで悪影響を与え、全体
のシステムとして所望の目的を達成でき外いという欠点
があり、しかも双方の機器に於ける電源の有効活用が計
られないという問題があった。
路は個別に設けられ、それぞれ独立して動作されている
為、いずれか一方の機器が電池の消耗等に」：って機能
が停止すると他の機器の機能にまで悪影響を与え、全体
のシステムとして所望の目的を達成でき外いという欠点
があり、しかも双方の機器に於ける電源の有効活用が計
られないという問題があった。
本発明は−に記従来の情報処理装Ｊ、ｑｔの電源供給方
式に於ける諸問題点に鑑みてなされたものである。
式に於ける諸問題点に鑑みてなされたものである。
即ち、その目的とするところは、通常プリンタ、カセッ
トインターフェース等を内蔵する周辺装置の電源容量は
、計算機本体のそれに比べて大きいことに鑑み、周辺装
置の電源を計算機本体（電池電圧の低下時など）に有効
に活用できるようにすることである。寸だ、定電圧回路
を計算機本体と周辺装置とに共用させることである。つ
すり、計算機本体でイｑられる定電圧電源を周辺装置の
所定■ の回路部分（ＲＯＭ、／、等）に供給すること１でよシ
回路構成を簡略化し、安価な装置を提供することである
。
トインターフェース等を内蔵する周辺装置の電源容量は
、計算機本体のそれに比べて大きいことに鑑み、周辺装
置の電源を計算機本体（電池電圧の低下時など）に有効
に活用できるようにすることである。寸だ、定電圧回路
を計算機本体と周辺装置とに共用させることである。つ
すり、計算機本体でイｑられる定電圧電源を周辺装置の
所定■ の回路部分（ＲＯＭ、／、等）に供給すること１でよシ
回路構成を簡略化し、安価な装置を提供することである
。
以下、本発明の一実施例を図面に従って説明する。
第２図は本発明に使用される計算機本体に一例の外観図
を表わす。図に於て、４は計算機本体、５はキーユニッ
トで、文字表カギ−６及び数字人力キー７等より成る。
を表わす。図に於て、４は計算機本体、５はキーユニッ
トで、文字表カギ−６及び数字人力キー７等より成る。
８はドツトツー・リックスの液晶表示装置よりなる表示
部である。計算機本体内には電源回路や電池が内蔵され
、第１図に示す如きプリンタやカセットインターンエー
スを内蔵した周辺装置に着脱自在に装着できるように構
成される。
部である。計算機本体内には電源回路や電池が内蔵され
、第１図に示す如きプリンタやカセットインターンエー
スを内蔵した周辺装置に着脱自在に装着できるように構
成される。
以下、計算機本体の具体的なシステム構成の一例を第３
図のブロック図に基づいて、丑だ周辺装置のシステム構
成の一例を第４図及び第５図のブロック図に基づいて説
明する。まず、第３図に於て、９は液晶表示素子（ＬＣ
Ｄ）よシなる表示部であり、表示駆動回路１０によって
文字表示寸だはシンボルセグメントの点灯を制御する。
図のブロック図に基づいて、丑だ周辺装置のシステム構
成の一例を第４図及び第５図のブロック図に基づいて説
明する。まず、第３図に於て、９は液晶表示素子（ＬＣ
Ｄ）よシなる表示部であり、表示駆動回路１０によって
文字表示寸だはシンボルセグメントの点灯を制御する。
１１は１２よりキーストローブ信−弓−［ぐＳが入力さ
れ、キＩＪターン信号［ぐＲがマイクログロ十ッザユニ
ット１３へ出力される。ｉ ／Ｊ 、 、’ｌ ５はリ
ード・ライトメモリーであり、各イΦレジスタやフラグ
或いはプログラム等が記憶される。１．Ｇ、’！７はリ
ード・オンリー・メモリーであり、プ「１グラノ・を実
行するインタープリタ−やその仙の制御用プログラムが
予め記憶されている。］ ８＆ｊ：ＲＡＭＩ ４ 、
］ ５やＲＯＭＰ、６，１．７のメモリーのモジュー
ルとして接続するためのコネクタである。これらのメモ
リーはアドレスバス、データバス、 ？１ＩＩＪ 御用
ハスに■ 接続される。もボーＩ・１２は入出力用ボートでアリ、
アドレスバス、テータバス、制御用バスに接続され、マ
イクロプロセノザユニソト１３ Ｋ対してインターンエ
ースを行う。２０はブザー音発音体であり、発音体駆動
回路２Ｊによって駆動さ丁 れる。２３は時計回路である。もボート１２はこれらの
入出力装置にＫＪ Ｉ、て倍音の入出力を行う〇つまり
キー人力装置１１に対しストローブ信号を−出力し、時
計回路２３に対し、時刻データの入出力を行左い、駆動
回路２１に対して駆動信号を出力する。１９は外部にデ
ータレコーダやプリンタ等の入出力装置や拡張メモリー
を接続するだめのコネクタである。なお、マイクロプロ
セッザユニット１３は表示駆動制御回路１０へ周期信号
ＨＡＮ と表示の ／ 信号Ｄ Ｉ ｓ ｐを出力し、まだ表
ＦＦ 承部９へはバックプレート信号Ｈｏ〜７を出力する。表
示駆動制御回路１０は表示部９の各セグメントに対応し
た表示用メモリーを内蔵しておフ、各ビットが対応して
いる。つまり、表示パターンに対応したビットパターン
を書込むことにより、所望の文字やシンボルの表示が行
われる。
れ、キＩＪターン信号［ぐＲがマイクログロ十ッザユニ
ット１３へ出力される。ｉ ／Ｊ 、 、’ｌ ５はリ
ード・ライトメモリーであり、各イΦレジスタやフラグ
或いはプログラム等が記憶される。１．Ｇ、’！７はリ
ード・オンリー・メモリーであり、プ「１グラノ・を実
行するインタープリタ−やその仙の制御用プログラムが
予め記憶されている。］ ８＆ｊ：ＲＡＭＩ ４ 、
］ ５やＲＯＭＰ、６，１．７のメモリーのモジュー
ルとして接続するためのコネクタである。これらのメモ
リーはアドレスバス、データバス、 ？１ＩＩＪ 御用
ハスに■ 接続される。もボーＩ・１２は入出力用ボートでアリ、
アドレスバス、テータバス、制御用バスに接続され、マ
イクロプロセノザユニソト１３ Ｋ対してインターンエ
ースを行う。２０はブザー音発音体であり、発音体駆動
回路２Ｊによって駆動さ丁 れる。２３は時計回路である。もボート１２はこれらの
入出力装置にＫＪ Ｉ、て倍音の入出力を行う〇つまり
キー人力装置１１に対しストローブ信号を−出力し、時
計回路２３に対し、時刻データの入出力を行左い、駆動
回路２１に対して駆動信号を出力する。１９は外部にデ
ータレコーダやプリンタ等の入出力装置や拡張メモリー
を接続するだめのコネクタである。なお、マイクロプロ
セッザユニット１３は表示駆動制御回路１０へ周期信号
ＨＡＮ と表示の ／ 信号Ｄ Ｉ ｓ ｐを出力し、まだ表
ＦＦ 承部９へはバックプレート信号Ｈｏ〜７を出力する。表
示駆動制御回路１０は表示部９の各セグメントに対応し
た表示用メモリーを内蔵しておフ、各ビットが対応して
いる。つまり、表示パターンに対応したビットパターン
を書込むことにより、所望の文字やシンボルの表示が行
われる。
次に本発明に係る周辺装置の一例のシステム構成を第４
図及び第５図に基づいて説明する。図に於て、アドレス
バス、データバス、制御用バス。
図及び第５図に基づいて説明する。図に於て、アドレス
バス、データバス、制御用バス。
ＣＭＴ−ＩＮ、ＣＭＴ−ＯＵＴの信号の各ラインが前述
した第３図のコネクタＣＮ２（１９）によって計算機本
体と接続される。ＣＭＴ＝ＩＮはテープレコーダを再生
状態にすることによってインターフェース回路３３から
得られるシリアル・データであり、ＣＭＴ−ＯＵＴｉＪ
：インターフェース回路３３へ出力するシリアルデータ
である。リレー３４．．３５１１ｄリレーで、テープレ
コーダのリモート端子のＯＮ１ＦＦ 制御をする為のもので、ドライバー３６．３７はその駆
動回路である。３２はプリンタであシ、Ｘモータ、Ｘモ
ータの駆動信号Ｓ１、ペンアップダウンを行うソレノイ
ドの駆動信号Ｓ２が入力され、丑だ色検出信号Ｓ３が出
力される。ドライバー■ ３８．３９はこれらの駆動回路である。もボート３０は
計算機本体よりコネクタＣＮ２（第３図参照）ヲ介して
アドレスバス、データバス、制御用バスに接続される。
した第３図のコネクタＣＮ２（１９）によって計算機本
体と接続される。ＣＭＴ＝ＩＮはテープレコーダを再生
状態にすることによってインターフェース回路３３から
得られるシリアル・データであり、ＣＭＴ−ＯＵＴｉＪ
：インターフェース回路３３へ出力するシリアルデータ
である。リレー３４．．３５１１ｄリレーで、テープレ
コーダのリモート端子のＯＮ１ＦＦ 制御をする為のもので、ドライバー３６．３７はその駆
動回路である。３２はプリンタであシ、Ｘモータ、Ｘモ
ータの駆動信号Ｓ１、ペンアップダウンを行うソレノイ
ドの駆動信号Ｓ２が入力され、丑だ色検出信号Ｓ３が出
力される。ドライバー■ ３８．３９はこれらの駆動回路である。もボート３０は
計算機本体よりコネクタＣＮ２（第３図参照）ヲ介して
アドレスバス、データバス、制御用バスに接続される。
３１はリード・オンリー・メそり−で周辺装置（プリン
タあるいはカセットインターフェース等）の判御用プロ
グラムが格納されている。
タあるいはカセットインターフェース等）の判御用プロ
グラムが格納されている。
第５図は周辺装置に設けられる電源回路部を表わｉ〜、
４０は２次電池（例えば、Ｎｉ−Ｃｄ単３電池５本）で
ある。４１は２次電池４０の電池電圧の低下をチェック
するためのチェック回路で、そ■ の検出信号はもボート３０（第４図）に入力されている
。従って、例えばユーザーが計算機本体のＲＡＭ（第３
図のＲＡＭ １４． 、１．５ ）に格納しだプログラ
ムの実行に５にって、この周辺装置（プリンク−等）を
使用する際に電池電圧のチェックを行う。その結果異常
であれば計算機本体はその旨をエラーとして表示する。
４０は２次電池（例えば、Ｎｉ−Ｃｄ単３電池５本）で
ある。４１は２次電池４０の電池電圧の低下をチェック
するためのチェック回路で、そ■ の検出信号はもボート３０（第４図）に入力されている
。従って、例えばユーザーが計算機本体のＲＡＭ（第３
図のＲＡＭ １４． 、１．５ ）に格納しだプログラ
ムの実行に５にって、この周辺装置（プリンク−等）を
使用する際に電池電圧のチェックを行う。その結果異常
であれば計算機本体はその旨をエラーとして表示する。
第６図はとくに計算機本体Ａと周辺装置Ｂとの電源回路
構成の関係を示している。即ち、計算機本体Ａには１次
電池５０と定電圧回路５１が内蔵されており、定電圧化
された電圧ばＶｃｃとして計算機本体内のＭＰＵ、ＲＡ
、ＲＯＭ等（第３図の１３〜１７に相当）（以下、ＣＰ
Ｕと略称する。）■ と４ボート（第３図の１２に相当）等（５２で示す。）
計算機本体内のすべてに電源供給がなされる。周辺装置
Ｂに計算機本体Ａを装着している■ 状態では、Ｖｃｃ電源は周辺装置の４ボート及びＲＯＭ
５３ （第４図の３０．３１に相当）にも供給される。
構成の関係を示している。即ち、計算機本体Ａには１次
電池５０と定電圧回路５１が内蔵されており、定電圧化
された電圧ばＶｃｃとして計算機本体内のＭＰＵ、ＲＡ
、ＲＯＭ等（第３図の１３〜１７に相当）（以下、ＣＰ
Ｕと略称する。）■ と４ボート（第３図の１２に相当）等（５２で示す。）
計算機本体内のすべてに電源供給がなされる。周辺装置
Ｂに計算機本体Ａを装着している■ 状態では、Ｖｃｃ電源は周辺装置の４ボート及びＲＯＭ
５３ （第４図の３０．３１に相当）にも供給される。
周辺装置Ｂのプリンタ５４やカセッインターフェースＣ
ＭＴやリモート回路５５の電源に１：周辺袋ｊ１ν１に
内蔵されている２次電４１ノ１より供給される。本体側
Ａの電ｆｌｌ！、 ５ （］電圧が低下している搗介幻
フ゛イオードＤ１を介１−で周辺装置Ｂの電源が本体側
へへ（Ｊｌ、給される。７１−／こＡＣアダプターは計
算機本体Ａ及び周辺装置Ｂのいずれにも使用することが
できる。アダプター釘１：木休Ａに使用した場合Ｃに本
体側の電源として供給さＪ］るが、周辺袋ｆ５ Ｂに使
用ｊ〜／ζ場合ｉ：Ａｃアダプターの４１．Ｈ力電圧が
本体＄１！ｌ Ａの電池電圧より多少高いプこめ、周辺
装置Ｂと本体計算機Ａの両方に電源供給が行われる。
ＭＴやリモート回路５５の電源に１：周辺袋ｊ１ν１に
内蔵されている２次電４１ノ１より供給される。本体側
Ａの電ｆｌｌ！、 ５ （］電圧が低下している搗介幻
フ゛イオードＤ１を介１−で周辺装置Ｂの電源が本体側
へへ（Ｊｌ、給される。７１−／こＡＣアダプターは計
算機本体Ａ及び周辺装置Ｂのいずれにも使用することが
できる。アダプター釘１：木休Ａに使用した場合Ｃに本
体側の電源として供給さＪ］るが、周辺袋ｆ５ Ｂに使
用ｊ〜／ζ場合ｉ：Ａｃアダプターの４１．Ｈ力電圧が
本体＄１！ｌ Ａの電池電圧より多少高いプこめ、周辺
装置Ｂと本体計算機Ａの両方に電源供給が行われる。
このように、周辺装置Ｂで必要な一部（例えば、招ボー
ト、ＲＯＭ宿−）の定電圧？Ｉｊ源を計算機本体Ａから
供給する様にし、・１だ場合によって計算機本体への電
源を周辺装置Ｂから供給するようにし、周辺装置１３１
１υの電源回路の簡略化ならびに計算機本体個人の電池
が消ｌＬシても周辺装置Ｂ側から電源が供給される。川
だ電池電源電圧の変動が■ 。
ト、ＲＯＭ宿−）の定電圧？Ｉｊ源を計算機本体Ａから
供給する様にし、・１だ場合によって計算機本体への電
源を周辺装置Ｂから供給するようにし、周辺装置１３１
１υの電源回路の簡略化ならびに計算機本体個人の電池
が消ｌＬシても周辺装置Ｂ側から電源が供給される。川
だ電池電源電圧の変動が■ 。
悪影響を及ぼすもホード、ＲＯＭ、ＣＰＵ等については
定電圧回路を介１−て定電ｆ’Ｆ、 ’ｉｆ、ｎ源を供
給でき、しかも計算機本体側のみに定電圧回路を設けて
おけばよく、周辺装置での定電圧回路を省略でき、電源
回路の簡略化が図れる。
定電圧回路を介１−て定電ｆ’Ｆ、 ’ｉｆ、ｎ源を供
給でき、しかも計算機本体側のみに定電圧回路を設けて
おけばよく、周辺装置での定電圧回路を省略でき、電源
回路の簡略化が図れる。
以上説明したように本発明によれば、周辺装置に於ける
電源回路のｆｉｉｌ略化が計られ、寸だ計算機本体側の
電池が消耗などにより変動しても周辺装置から供給でき
るので、計算機本体及び装置との間の電源利用の有効活
用が計れるなどの利点がある０
電源回路のｆｉｉｌ略化が計られ、寸だ計算機本体側の
電池が消耗などにより変動しても周辺装置から供給でき
るので、計算機本体及び装置との間の電源利用の有効活
用が計れるなどの利点がある０
第１図はプリンタ、カセットインターフェース等を内蔵
した周辺装置に装着した携帯型プログラム計算機を示す
外観図、第２図は本発明に使用される計算機本体の一例
の外観図、第３図は同計算機本体の具体的なシステム構
成の一例を示すブロック図、第４図及び第５図は周辺装
置の具体的なシステム構成を示すブロック図、第６図は
計算機本体と周辺装置の電源回路構成を示す図である。 図中、１，４．計算機本体、２：プリンタ、３：周辺装
置、５．１１：キー人力装置、８：表示部、１２：′／
６ボート、１３ マイクログロセソザユニソト、１．４
．１５：ＲＡＭ１１６．１７：１・、３１：ＲＯＭ、３
２ プリンタ装置、４ｏ：電源回路、５０：計算機本
体側電池、５１：定電圧回路、５Ｇ 周辺装置１１１１
電池
した周辺装置に装着した携帯型プログラム計算機を示す
外観図、第２図は本発明に使用される計算機本体の一例
の外観図、第３図は同計算機本体の具体的なシステム構
成の一例を示すブロック図、第４図及び第５図は周辺装
置の具体的なシステム構成を示すブロック図、第６図は
計算機本体と周辺装置の電源回路構成を示す図である。 図中、１，４．計算機本体、２：プリンタ、３：周辺装
置、５．１１：キー人力装置、８：表示部、１２：′／
６ボート、１３ マイクログロセソザユニソト、１．４
．１５：ＲＡＭ１１６．１７：１・、３１：ＲＯＭ、３
２ プリンタ装置、４ｏ：電源回路、５０：計算機本
体側電池、５１：定電圧回路、５Ｇ 周辺装置１１１１
電池
Claims (1)
- 【特許請求の範囲】 １、計算機本体にプリンタ、カセットインターフェース
等を備えだ周辺装置を接続して使用する情報処理装置に
於て、 上記周辺装置側の電源電圧を計算機本体へ供給すると共
に、計算機本体内で得られる定電圧電源を上記周辺装置
の所定回路部分へ供給する様にしたことを特徴とする情
報処理装置の電源供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189508A JPS5890225A (ja) | 1981-11-25 | 1981-11-25 | 情報処理装置の電源供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189508A JPS5890225A (ja) | 1981-11-25 | 1981-11-25 | 情報処理装置の電源供給方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890225A true JPS5890225A (ja) | 1983-05-28 |
| JPH0123803B2 JPH0123803B2 (ja) | 1989-05-09 |
Family
ID=16242437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189508A Granted JPS5890225A (ja) | 1981-11-25 | 1981-11-25 | 情報処理装置の電源供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890225A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218326A (ja) * | 1985-03-22 | 1986-09-27 | 富士通株式会社 | 分離型ポ−タブル情報処理装置の電源供給方式 |
| JPS63228205A (ja) * | 1987-03-17 | 1988-09-22 | Sharp Corp | 電源制御方式 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01174806U (ja) * | 1988-05-31 | 1989-12-12 |
-
1981
- 1981-11-25 JP JP56189508A patent/JPS5890225A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218326A (ja) * | 1985-03-22 | 1986-09-27 | 富士通株式会社 | 分離型ポ−タブル情報処理装置の電源供給方式 |
| JPS63228205A (ja) * | 1987-03-17 | 1988-09-22 | Sharp Corp | 電源制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0123803B2 (ja) | 1989-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3097065B2 (ja) | 情報処理機器 | |
| EP0803796A2 (en) | Display control system with drive signal locking for a non activated optional CRT display | |
| JPH1165719A (ja) | コンピュータおよび画像表示方法 | |
| US5475402A (en) | Display control apparatus and method | |
| US4387269A (en) | Electronic apparatus with speech synthesizer | |
| US5339444A (en) | Portable computer resetting resume error caused from HDD loaded condition being changed and starting OS | |
| US4383184A (en) | Power controller | |
| US5515080A (en) | TFT LCD control method for setting display controller in sleep state when no access to VRAM is made | |
| US5434589A (en) | TFT LCD display control system for displaying data upon detection of VRAM write access | |
| US6338143B1 (en) | Electronic device | |
| JPH06186942A (ja) | 表示装置 | |
| US20050253828A1 (en) | Computer system and method of controlling the same | |
| JPH0123803B2 (ja) | ||
| JPH0380318B2 (ja) | ||
| JPH04123119A (ja) | パーソナルコンピュータ | |
| JPS626391A (ja) | 板状記憶媒体 | |
| JPS63228205A (ja) | 電源制御方式 | |
| JP2740258B2 (ja) | 電子機器 | |
| JPH09213088A (ja) | エンジン制御装置 | |
| JPH0589041A (ja) | データ処理装置 | |
| JPH04155416A (ja) | パーソナルコンピュータシステム | |
| JPH0690604B2 (ja) | 表示制御システム及び方法 | |
| JPS6316079Y2 (ja) | ||
| JP2002108269A (ja) | 表示システムおよびデジタルペーパ並びに表示制御方法 | |
| JPS6243715A (ja) | 情報処理システム |