JPS5890739A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5890739A JPS5890739A JP56191097A JP19109781A JPS5890739A JP S5890739 A JPS5890739 A JP S5890739A JP 56191097 A JP56191097 A JP 56191097A JP 19109781 A JP19109781 A JP 19109781A JP S5890739 A JPS5890739 A JP S5890739A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- insulating film
- semiconductor device
- layer
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明け、キャリアの存在を無視できる程度の低温使
用での積層構造の半導体装置に係り、特にその顧問絶縁
１！Ｉ！に関するものである。
用での積層構造の半導体装置に係り、特にその顧問絶縁
１！Ｉ！に関するものである。
従来この掩の装置としてオ１図に示すものがあった。
凶において、（１１は半導体基板、＋２１ ＋２１はこ
の半導体基板上に形成されたオｌの配線層、（３）は半
導体基板（１）およびオ五の配線層ｆｊ２１ ｆりを覆
うように構成された酸化膜からなる層間絶縁膜、（４）
はこの層間絶縁膜にエツチング等によりあけられたコン
タクトホール（３ａ）を介してオｌの配線層（２）と接
続される第２の配線層である。
の半導体基板上に形成されたオｌの配線層、（３）は半
導体基板（１）およびオ五の配線層ｆｊ２１ ｆりを覆
うように構成された酸化膜からなる層間絶縁膜、（４）
はこの層間絶縁膜にエツチング等によりあけられたコン
タクトホール（３ａ）を介してオｌの配線層（２）と接
続される第２の配線層である。
そして、この様に構成された１つの半導体装置の層間絶
縁膜（３）上に次層膜を形成し、積層構造の半導体装置
とするものである。
縁膜（３）上に次層膜を形成し、積層構造の半導体装置
とするものである。
しかるに、この様に構成された半導体装置はオー配線層
＋２１とオ８配線層（４１とのコンタクトをとるのに層
間絶縁膜（３１の所望個所をエツチングなどによりコン
タクトホール（８ａ）をあけることが必要であり、また
、積層構造にするに際し、この層間絶縁膜（３１上での
次層膜形成において良質の単結晶膜を得ることができな
いなどの欠点があった。
＋２１とオ８配線層（４１とのコンタクトをとるのに層
間絶縁膜（３１の所望個所をエツチングなどによりコン
タクトホール（８ａ）をあけることが必要であり、また
、積層構造にするに際し、この層間絶縁膜（３１上での
次層膜形成において良質の単結晶膜を得ることができな
いなどの欠点があった。
この発明は上記のような従来の欠点を除去するためにな
されたものであり、キャリアの存在を無視できる温度で
使用される積層構造の牛導体装置において、その層間絶
縁膜に真性シリコン単結晶を用いて、層間絶縁膜に第１
配線層と第２紀線層との接続の九めのコンタクトホール
をあける必要がなく、シかも容易に積層構造が実現でき
るようにすることを目的とするものである。
されたものであり、キャリアの存在を無視できる温度で
使用される積層構造の牛導体装置において、その層間絶
縁膜に真性シリコン単結晶を用いて、層間絶縁膜に第１
配線層と第２紀線層との接続の九めのコンタクトホール
をあける必要がなく、シかも容易に積層構造が実現でき
るようにすることを目的とするものである。
以下、この発明の一実施例を第２図に基づいて説明する
と、図において、（５）は半導体基板１））の対応部位
に拡散によって形成されたコンタクト＠域で、第２の配
線層（４）とオｌの配線層（２）との間のコンタクトを
とるものである。
と、図において、（５）は半導体基板１））の対応部位
に拡散によって形成されたコンタクト＠域で、第２の配
線層（４）とオｌの配線層（２）との間のコンタクトを
とるものである。
したがって、この様に構成された半導体装置においては
、１−聞納縁膜（５）に真性シリコ、ン単結晶を使った
もので、第１配線層（２１と第２配線層（４）とのコン
タクトに、従来のもののようにコンタクトホールをあけ
る必要はなく拡散によシコンタクトホールにかわるコン
タクト＠ 域ｔｅ＋を形成することができ製作性が向上
し、かつ槓層構単結晶シリコン暎の形成も、層間絶縁膜
（５）が真性シリコン単結晶であるので、この上にポリ
シリコンを積みレーザアニールを行なうことによシ良質
なものが容易に得られるものである。
、１−聞納縁膜（５）に真性シリコ、ン単結晶を使った
もので、第１配線層（２１と第２配線層（４）とのコン
タクトに、従来のもののようにコンタクトホールをあけ
る必要はなく拡散によシコンタクトホールにかわるコン
タクト＠ 域ｔｅ＋を形成することができ製作性が向上
し、かつ槓層構単結晶シリコン暎の形成も、層間絶縁膜
（５）が真性シリコン単結晶であるので、この上にポリ
シリコンを積みレーザアニールを行なうことによシ良質
なものが容易に得られるものである。
なお、この半導体装置は層間絶縁膜（ｆｌ）を形成する
真性シリコン単結晶中のキャリアの移動が無視できる温
度である低温で使用することが必要である。
真性シリコン単結晶中のキャリアの移動が無視できる温
度である低温で使用することが必要である。
この発明は以上述べたように、低温使用の狛層構造の半
導体装置において、その層間絶縁膜を真性シリコン単結
晶膜としたので、オｌの配線層と第２の配線層との接続
が容易にでき、かつ層間絶縁膜上への次層の形成、つま
り積層構造が容易に実現できるという効果がある。
導体装置において、その層間絶縁膜を真性シリコン単結
晶膜としたので、オｌの配線層と第２の配線層との接続
が容易にでき、かつ層間絶縁膜上への次層の形成、つま
り積層構造が容易に実現できるという効果がある。
第１図は従来の半導体装置を示す断面図、第２図はこの
発明の一実施例による半導体装置を示す断面図である。 図において、Ｈ１ｌｒｉ半導体基盤、（２１はオｌの配
＋５ｉ１層、（４１は第２の配線層、（５）は層間絶縁
膜、（６）はコンタクト領域である。 なお、各１″ＸＩ中、１ｄ１−符号は同一、又は相当部
分を示す。 代邦人 葛 野 信 − 第１図 第２図
発明の一実施例による半導体装置を示す断面図である。 図において、Ｈ１ｌｒｉ半導体基盤、（２１はオｌの配
＋５ｉ１層、（４１は第２の配線層、（５）は層間絶縁
膜、（６）はコンタクト領域である。 なお、各１″ＸＩ中、１ｄ１−符号は同一、又は相当部
分を示す。 代邦人 葛 野 信 − 第１図 第２図
Claims (1)
- 半導体基板と、この半導体基板上に形成されたオｌの配
線層と、このオｌの配線層および半導体基板を覆うよう
に形成されたシリコン単結晶膜からなる層間絶縁膜と、
この層間絶縁膜の上記オｌの配線層対応部位に拡赦によ
って形成されたコンタクト領域と、このコンタクト領域
を介して上記オｌの配線層に接続された第２の配線層と
を筒えた低温使用の積層構造の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191097A JPS5890739A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191097A JPS5890739A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5890739A true JPS5890739A (ja) | 1983-05-30 |
Family
ID=16268800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191097A Pending JPS5890739A (ja) | 1981-11-25 | 1981-11-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890739A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50787A (ja) * | 1973-05-02 | 1975-01-07 |
-
1981
- 1981-11-25 JP JP56191097A patent/JPS5890739A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50787A (ja) * | 1973-05-02 | 1975-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5403759A (en) | Method of making thin film transistor and a silicide local interconnect | |
| US3944447A (en) | Method for fabrication of integrated circuit structure with full dielectric isolation utilizing selective oxidation | |
| US4916508A (en) | CMOS type integrated circuit and a method of producing same | |
| JPS5965481A (ja) | 半導体装置 | |
| US4261003A (en) | Integrated circuit structures with full dielectric isolation and a novel method for fabrication thereof | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPH0626244B2 (ja) | 半導体装置 | |
| JPS59155951A (ja) | 半導体装置の製造方法 | |
| JPH04323851A (ja) | 半導体装置 | |
| JPS59161060A (ja) | 半導体デバイスの製造方法 | |
| JPS6240746A (ja) | 半導体装置 | |
| JPH02308564A (ja) | 半導体装置及びその製造方法 | |
| JPS6229910B2 (ja) | ||
| JPH04233758A (ja) | 半導体装置とその製造方法 | |
| JPH0247849A (ja) | 半導体装置 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS62262458A (ja) | 半導体集積回路装置 | |
| JPS6068656A (ja) | 半導体装置の製造方法 | |
| JPS596579A (ja) | 半導体装置 | |
| JPS5856321A (ja) | 半導体基板の製造方法 | |
| JPS6196748A (ja) | 誘電体分離基板及びその製造方法 | |
| JPS58197882A (ja) | 半導体装置の製造方法 | |
| JPS59130442A (ja) | 半導体装置の製造方法 | |
| JPH0441510B2 (ja) | ||
| JPH03112151A (ja) | 能動層積層素子 |