JPS5890759A - 積層型半導体装置の製造方法 - Google Patents
積層型半導体装置の製造方法Info
- Publication number
- JPS5890759A JPS5890759A JP56191115A JP19111581A JPS5890759A JP S5890759 A JPS5890759 A JP S5890759A JP 56191115 A JP56191115 A JP 56191115A JP 19111581 A JP19111581 A JP 19111581A JP S5890759 A JPS5890759 A JP S5890759A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- area
- active
- melting point
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この子・」け慎層型半導体装置に関するものである。
従来の半・与体装置では牛ツブ表面より入力を収り、表
面あるいけ表面のごく近゛傍に電流を通し再び表面より
出力させるという、いわゆる横型のデ／（イスであった
。この方式では、一つのデバイスを構成させるために吋
、大きな面積を必要とし、限られたチップ面積にさらに
多機能、大’Ｊｉｌｔのデバイスを組み込むことが内錐
にな′つてきている。
面あるいけ表面のごく近゛傍に電流を通し再び表面より
出力させるという、いわゆる横型のデ／（イスであった
。この方式では、一つのデバイスを構成させるために吋
、大きな面積を必要とし、限られたチップ面積にさらに
多機能、大’Ｊｉｌｔのデバイスを組み込むことが内錐
にな′つてきている。
本発明はこのような従来方式の欠点を除去するためにな
されたもので、デバイスを縦型（三次元）にすることに
より、多機能、大容量化の要求を満たすことのできる積
層型半導体装置を楯供することを目的としている。
されたもので、デバイスを縦型（三次元）にすることに
より、多機能、大容量化の要求を満たすことのできる積
層型半導体装置を楯供することを目的としている。
以下本発明の詳細を図面を参照しながら説明する。
図に基本的なデバイス構成の一例を示す。予め不純物か
導入された高融点金属層を支持基板上に杉成し、これを
配線層とする。この上に８１などの活性層を形成する。
導入された高融点金属層を支持基板上に杉成し、これを
配線層とする。この上に８１などの活性層を形成する。
この時の熱処理温度、あるいけ形成法（ＣＶＤ法あるい
けレーザアニール法）により、この層が非晶質層、多結
晶−あるいけ申結晶層となるが、層の性質は目的に応じ
て選択出来る。活性層のデバイスの一例として図１を用
いてバイポーラトランジスタの例で説明する。
けレーザアニール法）により、この層が非晶質層、多結
晶−あるいけ申結晶層となるが、層の性質は目的に応じ
て選択出来る。活性層のデバイスの一例として図１を用
いてバイポーラトランジスタの例で説明する。
下部゛磁極（８）にはあらかじめリンあるいはヒソ（ｎ
ｐｎトランジスタの場合）又はポロン（ｐｎｐ）ランジ
スタの場合）を導入しておく。この上に素子分椎＋ｉｊ
＋２１用の絶縁膜Ｃ例えば８１０１−）を形成し者子
分離層１２）以外の部分を除去し、この除去した部分に
粘性層１３１〜（６）を形成する。この時、活性層は高
抵抗層とするが形成時の熱処理により下部電極・ＩＩ中
の不純物が活性層にオートドープされ薄い鳩ｔＪ度層が
でき、活性層と下部電極層＋１１とのオーミック接触が
容易に形成できる。ベース頭取となるｐ層（５）及びエ
ミッタ領域となるｎ＋層、６）への不純物の導入は拡散
法、イオン注入法壷の匠米法により行なえる。
ｐｎトランジスタの場合）又はポロン（ｐｎｐ）ランジ
スタの場合）を導入しておく。この上に素子分椎＋ｉｊ
＋２１用の絶縁膜Ｃ例えば８１０１−）を形成し者子
分離層１２）以外の部分を除去し、この除去した部分に
粘性層１３１〜（６）を形成する。この時、活性層は高
抵抗層とするが形成時の熱処理により下部電極・ＩＩ中
の不純物が活性層にオートドープされ薄い鳩ｔＪ度層が
でき、活性層と下部電極層＋１１とのオーミック接触が
容易に形成できる。ベース頭取となるｐ層（５）及びエ
ミッタ領域となるｎ＋層、６）への不純物の導入は拡散
法、イオン注入法壷の匠米法により行なえる。
粘性層、（１〜６）・の上に金属層を形成し、これを上
を盛会とする上記活性層＋３１〜（６）とは別の活性層
を形成する場合にｊ／′ｉ制融点制御点金属れば良いし
、その必惨のない場合には、ア゛ルミニクムなど低融点
金属でも構わない。
を盛会とする上記活性層＋３１〜（６）とは別の活性層
を形成する場合にｊ／′ｉ制融点制御点金属れば良いし
、その必惨のない場合には、ア゛ルミニクムなど低融点
金属でも構わない。
上記憶均壇半導体装置への入出力は活性層をはさんだ上
下の電極層ｉｌｌ ｌｓｌを通して行なわれるが、どち
らが入力側になってもよいし、出力側となってもよい。
下の電極層ｉｌｌ ｌｓｌを通して行なわれるが、どち
らが入力側になってもよいし、出力側となってもよい。
図では、上部電極層（８）が入力、下部磁極層…が出力
の例をとっている。この構成のデバイスではデバイスデ
ィメンジョンは活性＠域の面積で決まり従来、行なわれ
ていた入出力部を活性層の横方向に配置するものに比べ
入出力部の面積は彰響しないため限られた面積に従来方
式よりも数多くの素子を°収容することができる。した
がって、従来方式と較べて多くの懺能及び容量の槓−型
半導体装置が英現できる。
の例をとっている。この構成のデバイスではデバイスデ
ィメンジョンは活性＠域の面積で決まり従来、行なわれ
ていた入出力部を活性層の横方向に配置するものに比べ
入出力部の面積は彰響しないため限られた面積に従来方
式よりも数多くの素子を°収容することができる。した
がって、従来方式と較べて多くの懺能及び容量の槓−型
半導体装置が英現できる。
さらに、このように多機能化、大″４量化された活性頭
載を積層化することによシ一層の多機能化および大谷量
化が可能となる。
載を積層化することによシ一層の多機能化および大谷量
化が可能となる。
図は本発明の一実施例を示す断面図である。
Ｉｌ＋は下部電極、（２）は素子分離層、１３１はｎｌ
−１１４１はｎ−鵬、（５）はｐ層、（６１はｎ“層、
（７）は杷縁層、（８）は上部電極である。 代理人 葛 野 信 − 特許庁長官殿 １、事′件の表示 特願昭６８−１９１１１６９
２、発明の名称 ！ＩＩｔｊ１ｆ１１半導体装置 ３、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、＃ａ正の対象 明細書の特許請求の範囲の欄 ６、 補正の内容 （１）明細書の特許請求の範囲を別紙のとおり訂正する
。 ７、 添付書類の目録 （１） Ｎ正後の特許請求の範囲を記載した書面１通 以上 特許請求のＩＩＩ！！囲 予め不純物が導入された第１の高融点金属層と、この活
性層上に形成され予め不純物が導入された第２の高融点
金属層とを備え上記活性層と＠１゜第２の高融点金属層
からなる活性領域を複数層積層してなることを特徴とす
る積層型半導体装置。
−１１４１はｎ−鵬、（５）はｐ層、（６１はｎ“層、
（７）は杷縁層、（８）は上部電極である。 代理人 葛 野 信 − 特許庁長官殿 １、事′件の表示 特願昭６８−１９１１１６９
２、発明の名称 ！ＩＩｔｊ１ｆ１１半導体装置 ３、補正をする者 事件との関係 特許出願人 代表者片山仁へ部 ４、代理人 住 所 東京都千代田区丸の内二丁目２番３号
５、＃ａ正の対象 明細書の特許請求の範囲の欄 ６、 補正の内容 （１）明細書の特許請求の範囲を別紙のとおり訂正する
。 ７、 添付書類の目録 （１） Ｎ正後の特許請求の範囲を記載した書面１通 以上 特許請求のＩＩＩ！！囲 予め不純物が導入された第１の高融点金属層と、この活
性層上に形成され予め不純物が導入された第２の高融点
金属層とを備え上記活性層と＠１゜第２の高融点金属層
からなる活性領域を複数層積層してなることを特徴とす
る積層型半導体装置。
Claims (1)
- 予め不純物が導入され九オｌの高融点金−２！！と、こ
の第１の高融点金属シリサイド層上に形成され念活性層
と、この活性層上に形成され予め不純物が導入され九第
３の高融点金属層とを１相克上記活性層とオｌ、第２の
高融点金属層からなる粘性４＠域を複数層積層してなる
ことを特徴とする↑１桶型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191115A JPS5890759A (ja) | 1981-11-25 | 1981-11-25 | 積層型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56191115A JPS5890759A (ja) | 1981-11-25 | 1981-11-25 | 積層型半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5890759A true JPS5890759A (ja) | 1983-05-30 |
| JPH0221142B2 JPH0221142B2 (ja) | 1990-05-11 |
Family
ID=16269108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56191115A Granted JPS5890759A (ja) | 1981-11-25 | 1981-11-25 | 積層型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5890759A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936789A (ja) * | 1972-08-11 | 1974-04-05 | ||
| JPS5130485A (ja) * | 1974-09-09 | 1976-03-15 | Fujitsu Ltd | |
| JPS5676522A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Formation of semiconductor thin film |
| JPS5694773A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Manufacturing method of semiconductor device |
-
1981
- 1981-11-25 JP JP56191115A patent/JPS5890759A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4936789A (ja) * | 1972-08-11 | 1974-04-05 | ||
| JPS5130485A (ja) * | 1974-09-09 | 1976-03-15 | Fujitsu Ltd | |
| JPS5676522A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Formation of semiconductor thin film |
| JPS5694773A (en) * | 1979-12-28 | 1981-07-31 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0221142B2 (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2697812B2 (ja) | 半導体メモリ装置およびその製造方法 | |
| EP0013603B1 (en) | Improved read only memory and method of programming such a memory | |
| JPS61208869A (ja) | 半導体装置及びその製造方法 | |
| TWI343651B (en) | Semiconductor device and manufacturing method of the same | |
| JPS6156627B2 (ja) | ||
| CN100547789C (zh) | 集成门极换流晶闸管及其制造方法 | |
| JPS6347972A (ja) | 半導体装置 | |
| JPS6095969A (ja) | 半導体集積回路の製造方法 | |
| US12505866B2 (en) | Underlying transistor circuit of semiconductor memory and preparation method for the same | |
| JPS62123764A (ja) | 半導体装置 | |
| JPS5890760A (ja) | 積層型半導体装置の製造方法 | |
| JPS6159867A (ja) | 半導体集積回路装置 | |
| JPS60145655A (ja) | 半導体記憶装置 | |
| JPH0221142B2 (ja) | ||
| JPH01286356A (ja) | 半導体集積回路 | |
| JP2864843B2 (ja) | バイポーラ型半導体記憶装置 | |
| JP2652951B2 (ja) | バイポーラ記憶装置 | |
| JP2001217317A (ja) | 半導体装置およびその製造方法 | |
| JP3095450B2 (ja) | ダイナミック型半導体記憶装置およびその製造方法 | |
| JP2644783B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH03222431A (ja) | 半導体装置の製造方法 | |
| JPH0424866B2 (ja) | ||
| JPS60245169A (ja) | 半導体装置およびその製造方法 | |
| JPS6346990B2 (ja) | ||
| JPS6149461A (ja) | 半導体装置 |