JPS5890774A - バイボ−ラ型トランジスタ - Google Patents

バイボ−ラ型トランジスタ

Info

Publication number
JPS5890774A
JPS5890774A JP56188656A JP18865681A JPS5890774A JP S5890774 A JPS5890774 A JP S5890774A JP 56188656 A JP56188656 A JP 56188656A JP 18865681 A JP18865681 A JP 18865681A JP S5890774 A JPS5890774 A JP S5890774A
Authority
JP
Japan
Prior art keywords
region
base
semiconductor region
electrode
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56188656A
Other languages
English (en)
Inventor
Yoshihito Amamiya
好仁 雨宮
Yoshihiko Mizushima
宜彦 水島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56188656A priority Critical patent/JPS5890774A/ja
Publication of JPS5890774A publication Critical patent/JPS5890774A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30Devices controlled by electric currents or voltages
    • H10D48/32Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34Bipolar devices
    • H10D48/345Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はバイポーラ型トランジスタの数置に掴する。
バイポーラ型トランジスタとして、従来、IPII泡及
び第2図に示す如き、コレクタ領域としての層状のNJ
JIの半導体領域1(第11の場合N+型の半導体領域
1aのみからなり、第2図の場合N+型の半導体領域1
aとその上に形成されたN[の半導体領域1bとからな
る)と、その半導体領域1上にこれに連接せるペース領
域としての層状のP型の半導体領域2と、その半導体領
域2内にその半導体領域1@とは反対側より形成された
エミッタ領域としてのN+型の半導体領域3と、半導体
領域2内にその半導体領域111とは反対側より形成さ
れたP+型のベース電極付用牛導体領域4とを有し、而
して半導体領域1に半導体領域2側とは反対側に於てコ
レクタ電極としての金属電極5がオーミッタに附され、
又半導体領域4に半導体領域1儒とは反対側に於てベー
ス電極としての金属電極6がオーミックに附され、東に
半導体領域3に半導体領域1@とは反対側に於てエイツ
タIE極としての金属電極7がオーミックに附されてな
るSXのものが提案されている。
所で第1図及び第2図にて上述せる/−、バイポーラ型
トランジスタは、その金属電極5及び7間即ちコレクタ
及びエイツタ関に金属電極5儒即ちコレクタ側を正とす
るバイアス電源を負荷を通じて接続せる状態で、金属電
極6及び7間に金属電極6儒を正とする他のノくイアス
ミ源を接続すれば、そのバイアス電源より、金属電極6
、半導体領域4、牛導体領域2、半導体領域2及び3間
のPN接合8、半導体領域6及び金属電極7をそれ等の
順に通るベースIIL流が流れ、これに基き金属電極5
及び7間でのオン状態が得られ、而して金属電極5及び
7間に負荷を通じて接続せるバイアス電源より、金属電
極5、半導体領域1、半導体領域1及び2間のPNf−
合9、半導体領域2、半導体領域2及び6間のPN接合
8、半導体領域6及び金属電極7を通るコレクタ電流が
流れ、よって負荷に金M%極5及び7間に接続せるバイ
アス電源より所要の電流を供給するという作用をなすも
のである。
然し乍ら、第1囚及び第2因にて上述せるバイポーラ型
トランジスタの場合、ベース領域としての半導体領域2
がそれと同じ導電型を有し且嵩不純物111[を有する
ベース電極肘用半導体領域4に連結され、而してそのペ
ース電極付用半導体領域4にベース電極としての金属電
極6がオーミックに附されているので、上述せるベース
電流の流れる童が制限されないものである。この11上
述せるベース電流の流れる通路例えばベース領域さして
の半導体領域2に於ける例えばエミッタ領域としての半
導体領域5下の局部的な領域に、結晶欠陥、熱放散効果
の不均一性等の原因によって、局部的にベース電流が集
中して流れる場合、その電流によってその局部的な領域
の温度が他の領域より上昇し、この為その)@部的な領
域のベース電流がより増大した量を以って流れるという
正[1効果を許容しているものである。
依って第1図及び第2図にて上述せる従来のバイポーラ
型トランジスタの場合、上述せる如くに正帰還効果を許
容しているので、上述せるペース電流の流れる通路に於
ける局部的な領域に局部的にペース電流が集中して流れ
る場合、上述せるコレクタ電流が極めて大な量を以って
流れ、これによりPN接合8及び9が破壊し、依ってバ
イポーラ型トランジスタが破損するという二次降伏の生
ずる慣れを有するものである。
依って本発明は上述せる二次降伏の憧れのない幼規なバ
イポーラ型トランジスタを提案せんとするもので、以下
詳述する所より明らかとなるであろう。
謝6図及び第41は夫々本発明によるノイイボーラ型ト
ランジスタの第1及び$2の実施例を示し、夫々第1図
及び彫2図との対応部分に4−4151−符号を附して
詳細説明はこれを省略するも、夫々第11及び第2図に
て上述せる構成に於て、ベースtわ肘用半導体領域4か
省略され、然し乍らベース領域としての半導体領域2に
ベース電極としての金1ktt極6かショットキ接合1
0を形成すべく附されてなることを除いては、夫々第1
図及び第2図の接合と同様の構成を有する。
以上か本発明によるバイポーラ証トランジスタの第1及
び第2の実施例のW成であるが、期る構成によれは、そ
れ岬が上述せる◆項を除いては夫々第1及び第2図の場
合と同様の構成を有し、そしてショットキ接合10が一
収に85図に集線図示の如き電圧■−電電流時特性この
場合の電圧■は半導体領域2側を基準としている)を呈
するので、第1区及び第2図にて上述せると同様に金属
電極5及び7間に金属電極5偶を正とするノくイアスミ
算を負荷を通じて接続せる状態で、金員Wt極6及び7
間に金属電極6側を正とする他の、<イアスミ源を接続
すれば、そのノイイアス電源より、金属電極6、シ日ッ
トキ扱合10、半導体領域2、半導体領域2及び5間の
PNN会合8半導体領域6及び金属電極7をそれ等の順
に通るベース電流が流れ、これに基き金属電極5及び7
間でのオン状態が得られ、面して第1図及びm2−の場
合と同様のコレクタ電流が流れ、よって第1図及び第2
図の場合と同様に負荷に金属電極5及び7間に接続セる
バイアス′に源よ・り所要の電流を供給するという作用
をなすものである。
然し乍ら、#!3図及び第4図にて上述せる本発明によ
るバイポーラ型トランジスタの第1及び第2の実施例の
構成によれば、ベース領域としての半導体領域2にベー
ス電極としての金属電極6かショットキ接合10を形成
すべく附され、而してそのショットキ接合10の電圧■
〜電l1L1特性が、一般に第5図にて実−図示の如き
飽和する傾向を呈するので、又ショットキ接合1.0を
その電圧■−電電流1性性して第5図にてm締図示の如
き十分な飽和特性を有するものとすることが出来るので
、上述せるベース電流の流れる量が制限されるものであ
る。この為第1図及び第2図にて上述せる如(に、上述
せるベース電流の流れる通路に於ける局部的な領域に、
局部的にベース電流が集中して流れる場合、第1図及び
第2凶にて上述せる正帰還効果が抑圧されるものである
。又斯く正帰還効果が抑圧されるので、上述せるコレク
タ電流が惨めで大なる皺を以って流れることがなく、従
ってPNN置台8び9が破壊する慣れを有しないもので
ある。
従って第3図及び第4図にて示す本発明によるバイポー
ラ型トランジスタの場合、上述せるベース電流の流れる
通路に於ける局部的な領域に局部的にベース電流が集中
して流れても、バイポーラ型トランジスタが破損すると
いう二次降伏の生ずる憧れを有しないという大なる特徴
を有するものである。
以上にて本発明によるバイポーラ型トランジスタの実施
例が明らかとなったが、次にその実施例の具体的を述べ
るに、−牧にショットキ接曾の飽和電流密度J、は、 で与えられるものである。但しく1)式に於てAショッ
トキ接合の正孔に対する1位障壁を示す。所で本発明の
実施例に於けるショットキ接合10は、その飽和電流密
IIILJ8か上述せるベース電流の最大値を決定する
ものであるので、その飽和電流密度J8が出来得る限り
小なる値で得られるべく形成されるを可とするものであ
る。然し乍ら、飽和電流密度J。
が小なる籠で得られるべく形成されている場合、金属電
極5及び7間でのオン状態が得られるべく上述せるベー
ス1*を供給するとき、そのベース電流を大なる量を以
って供給し得す、この為上述せるオン状態を得るときの
オン時間か贅くなるものである。
以上に基き、本発明の実施例に於けるショットキ嵌合1
0は、その飽和電流密度J8が、目安として、 J8=KJ、五」−・・・・・・・・・ (2)AB1
+hy。
を用いて得られるべく形成し得るものである。
但しく21式に於てhFlはバイポーラ型トランジスタ
の直流電流増幅率、人、はエミッタ領域としての半導体
領域3の面積、ABはベース領域としての半導体領域2
の面積(PN接合8の面積)、J8はエイツタ電流密度
、KGまベース過剰駆動係数で、2〜5程度の値を示す
O 又本発明の実施例に於ては、第5図曇こ示す実施例でみ
て、そのコレタタ領域としての半導体領域1の構成する
半導体領域1aを、N型不純吻としてアンチ毫ンの添加
されてなる抵抗率α01−のシリコン基板でなるものと
した。、又ベース領域としての半導体領域2を、この場
合の半導体領域1上にエピタキシャル成長法によって形
成された、辱さ20μm1抵抗率50備を有するPM半
導体層でなるものとした。更にエミッタ領域としての半
導体領域5を、この場合の半導体領域2内へのNm不純
物としての燐の拡散により形成された、表向練直5×1
Q”ai*−’ 、深さ5μmを有する半導体領域でな
るものとした。又ベース電極としての金属電極6及びエ
ミッタ電極としての金属1167を白金シリサイドでな
るものとした。尚金X電極6及び7が共に白金シリサイ
ドであっても、金属電極6の附される半導体領域2か低
不純物濃度を有するので、金属電極6と半導体領域2と
の間にはショットキ接合10が形成され、又金属電極7
の附される半導体領域3が高不純物濃度を有するので、
金撫亀惨7は半導体領域6にオーイックに附されている
ものである。更に半導体領域5の面sl[AI!に対す
る半導体領域2の面積ABの比をα2とした。又半導体
領域5と金属電極6との内餉間間隔を60μmとした。
更に半導体領域6の輪を150μmとした。
然るときは、エミッタ領域としての半導体領域3に織れ
る電流密度が600友−のとき、バイポーラ型トランジ
スタの*a増幅率が12であった。又金属電極5及び7
間の耐圧即ちコレクタ及びエミッタ間の耐圧が、120
Vであった。更にバイポーラ型トランジスタとしての直
流動作時の安全動作領域が、第6図(横軸は雀属111
1億5及び7間の寛圧即ちコレクタ電圧、縦軸は金属電
極5及び7を通る電流即ちコレクタ電流を示す)にて実
線にて囲まれている領域で表わされるものとして得られ
た。因みに、金属電極6を半導体領域2にショットキ接
合10を形成すべく附すに代え、金属電極6を、第1図
に示す如くに予め半導体領域2に形成せる半導体領域4
にオーミックに附したことを除いては、上述せると同様
の具体例を有するバイポーラ型トランジスタ(従来のバ
イポーラ型トランジスタと称す)場合、同様の安全動作
領域が、第6図にて点線にて囲まれている領域で表わさ
れるものとして得られた。これよりしても、本発明によ
るバイポーラ型トランジスタによれば、11波IIIJ
限領域及び電圧制限領域に関し、従来のバイポーラ型ト
ランジスタと殆んど変らないか、コレクタ損失による電
力損失w限領域か従来のバイポーラ型トランジスタの場
合に比し広く、二次降伏制限領域が従来のバイポーラ型
トランジスタの場合に比し狭く、従って安全動作領域が
従来のバイポーラ型トランジスタの一合に比し広いと′
いうことが明らかであろう。
尚上述に於ては本発明を所細縦型のNPN型バイポーラ
型トランジスタに適用した場合の僅かな例を示したに留
まり、上述に於てP型をNk!!、N型をP型と読み替
えた縦型のPNPgのバイポーラ型トランジスタにも本
発明を適用し得、勿論ベース領域としての半導体基板内
にその主面側よりコレクタ領域及びエミッタ領域として
の半導体領域を形成せる所鋤横型のバイポーラ型トラン
ジスタにも本発明を適用し得、その他事発明の精神を脱
することなしに橡々の変型変更をなし得ること明らかで
あろう。
【図面の簡単な説明】
1111J及び第2図は夫々従来のバイポーラ型トラン
ジスタを示す路線的断面図、第6図及び彫4図は夫々本
発明によるバイポーラ型トランジスタの第1及び第2の
実施例を示す略砲的断聞図、第5図はそのショットキ接
合の電圧V−電CIL1%性を示す図、第6図は本発明
によるバイポーラ型トランジスタの具体的実施例に於け
る安全動作領域を示す図である。 図中、1はコレクタ領域としての半導体宛域、2はベー
ス領域としての半導体領域、5はエミッタ領域としての
半導体領域、5はコレクタ電極としての金属電極、6は
ベース電極としての金属電極、7はエンツタ−極として
の金属電極、10はショットキ接合を夫々示す。 出願人 日本電信亀貼公社 第1図 す 第2図 第3図 第4図

Claims (1)

    【特許請求の範囲】
  1. ペース領域としての半導体領域にベース電極としての金
    属電極がショットキ接合を形成すべく附されてなる事を
    %黴とするバイポーラ型トランジスタ。
JP56188656A 1981-11-25 1981-11-25 バイボ−ラ型トランジスタ Pending JPS5890774A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56188656A JPS5890774A (ja) 1981-11-25 1981-11-25 バイボ−ラ型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56188656A JPS5890774A (ja) 1981-11-25 1981-11-25 バイボ−ラ型トランジスタ

Publications (1)

Publication Number Publication Date
JPS5890774A true JPS5890774A (ja) 1983-05-30

Family

ID=16227536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56188656A Pending JPS5890774A (ja) 1981-11-25 1981-11-25 バイボ−ラ型トランジスタ

Country Status (1)

Country Link
JP (1) JPS5890774A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437133A (zh) * 2021-06-22 2021-09-24 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057386A (ja) * 1973-09-12 1975-05-19

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5057386A (ja) * 1973-09-12 1975-05-19

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437133A (zh) * 2021-06-22 2021-09-24 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管
CN113437133B (zh) * 2021-06-22 2022-07-22 弘大芯源(深圳)半导体有限公司 一种耐二次击穿的功率双极晶体管

Similar Documents

Publication Publication Date Title
US5166760A (en) Semiconductor Schottky barrier device with pn junctions
JPH02210860A (ja) 半導体集積回路装置
JPH05283702A (ja) 複合制御型半導体装置及びそれを使用した電力変換装置
JPH049378B2 (ja)
JPS5890774A (ja) バイボ−ラ型トランジスタ
JPH065842A (ja) 半導体装置
JPS59189665A (ja) 半導体装置
JPS6327865B2 (ja)
JPS6359262B2 (ja)
JP3131694B2 (ja) パワートランジスタデバイス
JPH0416443Y2 (ja)
JPS62104068A (ja) 半導体集積回路装置
JPS61264751A (ja) 相補性mis型電界効果トランジスタ装置
JPS601843A (ja) 半導体集積回路
JPH03248476A (ja) 半導体装置
JPS63204636A (ja) 半導体装置
JPS61102074A (ja) シリ−ズダイオ−ド
JPH0494572A (ja) ラテラル型サイリスタ
JPH04350974A (ja) 半導体装置
JPH03108726A (ja) 過電流制限型半導体装置
JPS61150383A (ja) 半導体装置
JPH0360152A (ja) 半導体装置の入力保護回路
JPH04188630A (ja) 半導体集積回路
JPS62291175A (ja) 半導体集積回路装置
JPS6167961A (ja) 横形バイポ−ラトランジスタ