JPS5890797A - 電子部品の製造方法 - Google Patents

電子部品の製造方法

Info

Publication number
JPS5890797A
JPS5890797A JP56191122A JP19112281A JPS5890797A JP S5890797 A JPS5890797 A JP S5890797A JP 56191122 A JP56191122 A JP 56191122A JP 19112281 A JP19112281 A JP 19112281A JP S5890797 A JPS5890797 A JP S5890797A
Authority
JP
Japan
Prior art keywords
insulating film
polyimide
wiring
film
based polymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56191122A
Other languages
English (en)
Inventor
隆夫 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56191122A priority Critical patent/JPS5890797A/ja
Publication of JPS5890797A publication Critical patent/JPS5890797A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、半導体装置、薄膜サーマルへラド等、及び
これらを複合化した電子部品においてパターンニングし
て形成される導゛・1体、抵抗体、及び絶縁体等に、ポ
リイミド系高分子材料よりなる平坦化絶縁膜を形成する
方法に関するものである。
半導体装置、薄膜サーマルヘッド等、及びこれらを複合
化した電子部品の小形化、応答速度の敏速化、信頼性の
向上等の要求から薄膜技術をマイクロエレクトロニクス
へ応用した薄膜電子部品等を開発しようとする試°みが
強くなっている。
ここではこれらの薄膜電子部品等の形成によくもちいら
れる多層配線を例に、ポリイミド系高分子材料等による
平坦化絶縁膜の形成方法を説明する。
従来のこの種、多層配線の形成方法として第1図、第2
図に示すものがあった。
第1図はマトリクス型二層配線の構成例を示した図であ
り第2図は第1図の■−■線における二層配線の断面構
造図である。
図において、(1)は一層配線、(2)二層配線4(3
)基板、(4)は絶縁膜、(5)は眉間絶縁膜、(6)
は短絡部、(7)はi−1’r11j1部を示してイル
。
まず第1図、第2図とともに従来法による多層配線の形
成方法を説明する。
半導体装置、h膜す−マルヘッド等、及びこれ゛らを複
合化した電子部品等は、例えばステンレススチールある
いはセラミック、ガラス等よりなる導1シ性、又は絶縁
性の基板(3)上に、上述の各機能部、形成力”途中過
程、あるいは各機能部を形成した後に、例えば5i02
、又はSiN等よりなる絶縁膜(4)を設け、その上部
に例えばAI、又はAu  等よりなる一ノー配線(す
を形成した後に、ポリイミド系高分子材料等よりなる層
間絶縁膜(5〕を設け、この上部に再度AI、又はAu
  等よりなる二層配線(2)を形成して、麺@五子部
品等の二ノー配線構造が完成していた。
従来のものは以上のような構成になっているので、−)
−配線(1)のパターン端部の特に肩の部分において、
短絡(6)、又は断線(7)が発生しやすい傾向を有し
ている。特に一層配線に大きな(温容量が必要等で、こ
の膜厚が増加した場合には、特にこの短絡、断線等の発
生の可能性が増加する。又この短絡、断線等の欠陥を防
止するためにポリイミド系高分子材料等よりなる層間絶
縁膜(5)の膜厚を増加させると、一層配線鳳すの引出
し端子部(図示せず)での、例えばフォトエツチング法
による層間絶縁膜(5)のエツチング、除去が困難とな
り、又微細パターンの形成が不能となる等、種々の欠陥
を有し、集積度が高く、かつ短絡、断線のない良好な多
層配線が得られないといった欠点があった。
この発明は前述のような従来のものの欠点を除去するた
めになされたもので、層間絶縁膜を二つの1−に分離し
、−Jai1目で一層配線と同一高さの平坦化絶縁膜を
形成し、二層目で所望の膜厚を有する層間絶縁膜を形成
する方法により、半導体装置、薄膜サーマルヘッド等、
及びこれらを複合化した電子部品等に必要な、平坦化さ
れた良好な層間絶縁膜を有する多層配線構造の製造方法
を提供することを目的としている。
以下この発明の一実施例を第8図により説明する。第8
図−はこの発明の一実施例の断面図で第2図と同じ部分
の請面構造図である。
)(において、(1)は−ノー配線、(2)二層配線、
(3)基板、(4)は絶縁膜、(8)は平坦化絶縁膜、
(9)は層間絶縁膜を示している。ひき続き、第8図に
よりこの発明の一実施例を説明する。
半導体装置、薄膜サーマルヘッド等、及びこれらを各機
能部を複合化したst電子部品は、例えばステンレスス
チール、あるいはセラミック、ガラス等よノりなる4イ
性又は絶縁性の基板(3)上に、上述の各機能部形成の
途中過程、あるいは各機能部を形成した後に、例えばS
iO□、又はSiN等よりなる絶縁膜(4)を設け、そ
の上部に、例えばAI、又はAu等よりなる−1−配線
(1)を形成した後に、ポリイミド系高分子材料等を例
えばスピナー法等で、−1−配線(1)と同じ膜厚にな
るように設置し、フォトエツチング法により一層配線(
1)上部のポリイミド系高分子材料等をエツチング除去
し、一層配線(1)と同一高さを有する平坦化絶縁膜(
8)を形成する。
この後所望の膜厚を有する11間絶縁膜(9)を例えば
ポリイミド系高分子材料等をもちいてスピナー法等で形
成し、次いで例えばAI、又はAu等よりなる二層配線
(2)を形成して、前述の薄膜電子部品等の二層配線構
造が完成する。
この発明による多層配線等にもちいる平坦化絶縁膜は以
上のように構成されているので従来法の例で発生した一
層配線(1)のパターン端部の特に肩の部分において発
生したような一層配線と二1−配線の短絡、二層配線の
断線等がなく、又−1配線に例えば大きな電流容量が必
要でこの膜厚が増加した場合においても、層間絶縁膜を
、平坦化絶縁膜と層間絶縁膜に分離して構成したので、
前記短絡、断線が生じない。また層間絶縁膜を従来例の
ように短絡、断線を防止するために必要以上の膜厚に形
成する必要がなく、シたがって微細パターンの形成が可
能となる等、集積度が高く、かつ短絡、断線のない良好
な多層配線構造が得られる。
又この発明による平坦化絶縁膜を例えば半導体装置、薄
膜サーマルヘッド等、及びこれらの各機能部を複合化し
た電子部品等の多層配線部に適用して、高集積度でかつ
短絡、断線の少ないものが得られる効果がある。
tおI;it記実施例では二層配線の場合を例に説明し
たが、これを発展させた、三層、四層〜十層等のいわゆ
る多1−配緑構造に−も適用できることはg及するまで
もなく、この場合には更に効果が大きい。
【図面の簡単な説明】
第1図は、従来法、及びこの発明を説明するためのマト
リクス型二層配線の平面図、第2図は従来法を説明する
ための第1図■−■線における断面構造図、第3図はこ
の発明法を説明するための断面構造図で、第2図と同じ
部分を示したものである。 図において(11は一層配線、(2)は二層配線、(3
)は括板、(4)は絶縁膜、(5)は従来の層間絶縁膜
、(6)は短絡部、(7)は断線部、(8)は平坦化絶
縁膜、(9)は層間絶縁膜である。 なお肉牛、同一符合はそれぞれ同一、又は相当部分であ
る。 代理人  葛 野 信 −(外1名)

Claims (1)

  1. 【特許請求の範囲】 (11半薄体装・d1薄膜サーマルヘッド等、及びこ4
    1らを複合化した電子部品等の製造に際し、パターンニ
    ングして形成される導1体、抵抗体、及び絶11体等の
    台形・・兎膜上にポリイミド系高分子材料等を前記各形
    成膜とほぼ同一の膜厚に形成した後に、フォトエツチン
    グ法等により前記各形成膜上のポリイミドも高分子材料
    等を除去し、再変ポリイミド系趙分子材料等を所望・D
    膜厚に形成し、前記各形成膜表面、又は上部にポリイミ
    ド系高分子材料等よりなる平坦化絶縁膜を形成するよう
    にしたことを特徴とする電子部品の製造方法。 (2)平坦化絶i、J Iiがポリイミド系高分子材料
    であることを特徴とする特許請求の範囲第1項記載の電
    子部品の、快・な方法。
JP56191122A 1981-11-25 1981-11-25 電子部品の製造方法 Pending JPS5890797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56191122A JPS5890797A (ja) 1981-11-25 1981-11-25 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56191122A JPS5890797A (ja) 1981-11-25 1981-11-25 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPS5890797A true JPS5890797A (ja) 1983-05-30

Family

ID=16269224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56191122A Pending JPS5890797A (ja) 1981-11-25 1981-11-25 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPS5890797A (ja)

Similar Documents

Publication Publication Date Title
JP3014310B2 (ja) 積層配線基板の構造と製作方法
JPH04345779A (ja) 電気接続要素の製造方法
JPS63104398A (ja) 多層配線基板の製造方法
JP2530008B2 (ja) 配線基板の製造方法
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JPS58142546A (ja) 多層配線の形成方法
JPH0496254A (ja) 薄膜多層回路基板とその製造方法
JP3565872B2 (ja) 薄膜多層配線基板
JP2795475B2 (ja) プリント配線板及びその製造方法
JP3146884B2 (ja) 回路部品
JPS58213451A (ja) 多層配線の形成法
JPS6146973B2 (ja)
JPS62171194A (ja) マトリクス配線板
JPH04320049A (ja) 多層配線構造体およびその製造方法
JP3182159B2 (ja) 多層配線基板の製造方法
JPS6370598A (ja) 層間絶縁膜の形成方法
JPS5820159B2 (ja) 交叉配線を有する薄膜回路基板の製造方法
JPH0481878B2 (ja)
JPH06177278A (ja) 半導体装置の製造方法
JPS62263697A (ja) 樹脂厚膜多層配線板の製造方法
JPS62295494A (ja) 高速素子実装用回路基板の製造方法
JPS6057997A (ja) 多層配線基板の製造方法
JPS61147597A (ja) セラミック回路基板の製造方法
JPH02270394A (ja) 多層配線基板の製造方法
JPS63155691A (ja) 多層配線回路基板