JPS5891675A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5891675A JPS5891675A JP56189581A JP18958181A JPS5891675A JP S5891675 A JPS5891675 A JP S5891675A JP 56189581 A JP56189581 A JP 56189581A JP 18958181 A JP18958181 A JP 18958181A JP S5891675 A JPS5891675 A JP S5891675A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline
- films
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶Ｉ＃膜上に４う叶た多結晶８ｉを基体とし
て甲いたＭＯ８ｍ電界効果トランジスタに関し、そのゲ
ート絶１１１Ｍｋその製造方法に−する。
て甲いたＭＯ８ｍ電界効果トランジスタに関し、そのゲ
ート絶１１１Ｍｋその製造方法に−する。
半導体集積回路装量は年ｋＩ！細化が進められ、その中
でもＭＯＢ型電界効果トランジスタを構成要素とする半
導体集積回路！Ｉｌの微細化にはめざましいものがある
。アライナ−技術、エツチング技術、デバイス技術鋳は
さらに進みつつあり、微細化も２μルールを割や、量産
レベルでの限界に近かすきつつある。前々から、素子を
上につ入あげる三次元半導体集積回路装置の構想かあね
、各方面で種々検討されてきたが、ここＫいたって、に
わかに活気を呈し始めているのが褒状である。
でもＭＯＢ型電界効果トランジスタを構成要素とする半
導体集積回路！Ｉｌの微細化にはめざましいものがある
。アライナ−技術、エツチング技術、デバイス技術鋳は
さらに進みつつあり、微細化も２μルールを割や、量産
レベルでの限界に近かすきつつある。前々から、素子を
上につ入あげる三次元半導体集積回路装置の構想かあね
、各方面で種々検討されてきたが、ここＫいたって、に
わかに活気を呈し始めているのが褒状である。
現在、開発を試みられているのはＭＯＢＩＩ電界効果ト
ランジスタを構成要素とするものである。
ランジスタを構成要素とするものである。
演在、実用化にさいしては種々の問題があるが、その中
で＃に大−な間Ｍけ、多結晶シリコン上のゲート部の耐
圧が低い事である。この原図は多結晶シリコンメ表面を
酸化すると多結晶シリコンが熱によって結晶化が進み、
！！面に凸凹が生じると同じに、するどい突起が酸化膜
中を通して発生す木。十ねによって部分的に極端に酸化
膜が薄くなり、基体となる多結晶シリコンと十部電修の
間の耐圧が悪くなり、リークも発生する。
で＃に大−な間Ｍけ、多結晶シリコン上のゲート部の耐
圧が低い事である。この原図は多結晶シリコンメ表面を
酸化すると多結晶シリコンが熱によって結晶化が進み、
！！面に凸凹が生じると同じに、するどい突起が酸化膜
中を通して発生す木。十ねによって部分的に極端に酸化
膜が薄くなり、基体となる多結晶シリコンと十部電修の
間の耐圧が悪くなり、リークも発生する。
多結晶シリコンのこの突起は、リンを高ドープＬ？−多
結晶シリコン上には発生り、 Ｋ ＜いが、ボロンドー
プした多結晶シリコンとノンドープの多結晶シリコン上
には発生し令すい。
結晶シリコン上には発生り、 Ｋ ＜いが、ボロンドー
プした多結晶シリコンとノンドープの多結晶シリコン上
には発生し令すい。
笹１関に例を示す。
蒙１図忙示すよう４（、１は８１基板であり、２けＳｉ
Ｏ，膜、Ｓｈａｍ多結晶８１．４ｈｐＨ４結晶ｓｉ、
５けゲート酸化膜、６はＰ＋多結晶Ｓ１電椿、７けＣ多
結晶Ｐ１電啄、８はＰ＋多結晶８１ソース、９けＰ＋多
結晶Ｓ１ドレイン、１０はＣ多結晶８１ドレイン、１１
けＮ＋多結晶ｓ１ソース、１２は層間絶縁膜、１３はＡ
／、ｔｌ、１４は多結晶Ｓ１の突起である。
Ｏ，膜、Ｓｈａｍ多結晶８１．４ｈｐＨ４結晶ｓｉ、
５けゲート酸化膜、６はＰ＋多結晶Ｓ１電椿、７けＣ多
結晶Ｐ１電啄、８はＰ＋多結晶８１ソース、９けＰ＋多
結晶Ｓ１ドレイン、１０はＣ多結晶８１ドレイン、１１
けＮ＋多結晶ｓ１ソース、１２は層間絶縁膜、１３はＡ
／、ｔｌ、１４は多結晶Ｓ１の突起である。
第１図に示されているように、Ｎ＋に濃くドープさｈた
多結晶シリコン以外の所の夛面にはすると（ム突。１６
９０、耐、１びリー、３曳よな、アいる。
多結晶シリコン以外の所の夛面にはすると（ム突。１６
９０、耐、１びリー、３曳よな、アいる。
本発明は以上のような欠点について改良を加えｉ−４の
で、本発明の目的は電ダ形成する前に、９化膜を形成し
、突起の成長１ ｔｒい層をゲート膜として、耐圧及び
リーク特性を改善する事を目的とｌている− 第２図に１本発明の方法によって形成さｈた三次兄半導
体集積回路装曾の部分的断面略図を示し以下に本発明に
ついて説明する。
で、本発明の目的は電ダ形成する前に、９化膜を形成し
、突起の成長１ ｔｒい層をゲート膜として、耐圧及び
リーク特性を改善する事を目的とｌている− 第２図に１本発明の方法によって形成さｈた三次兄半導
体集積回路装曾の部分的断面略図を示し以下に本発明に
ついて説明する。
第２図に示すように、２１けＦ３１基板であり、２２け
８１０．膜、２３けＮ型多結晶Ｂ１．２４けＰＷＪ多結
晶Ｓ１．２５け窒化膜、２６はＰ＋多結晶８１電極、２
７はＮ＋多結晶Ｓ１電衡、２８はＰ多結晶８１ソース、
２９はＰ＋多結晶８１ドレイン、３０はＮ＋多結晶８１
ドレイン、３１けＮ＋多結晶８１ンース、３２は層関絶
舒膜。
８１０．膜、２３けＮ型多結晶Ｂ１．２４けＰＷＪ多結
晶Ｓ１．２５け窒化膜、２６はＰ＋多結晶８１電極、２
７はＮ＋多結晶Ｓ１電衡、２８はＰ多結晶８１ソース、
２９はＰ＋多結晶８１ドレイン、３０はＮ＋多結晶８１
ドレイン、３１けＮ＋多結晶８１ンース、３２は層関絶
舒膜。
５３はＡｌ電修である。
以上の本発明の方法によると、多結晶！１１１ｆ突起は
ほとんどなく、４％ろん、９化膜を形成する時には成長
しなくなる。そして９化膜によっ′て耐圧がま【、リー
ク特性が改善される。
ほとんどなく、４％ろん、９化膜を形成する時には成長
しなくなる。そして９化膜によっ′て耐圧がま【、リー
ク特性が改善される。
窒化膜の厚みは２００〜１０００°Ａ程度が適している
。
。
又、−９化法、プラズマ成長のどちらで屯よい。
なお５本発明は５ｉｌＩ＝板上にもらヒたＳ１０！膜の
多結Ｊ、 Ｆｉを基体とした場合について１明したが、
絶靜基板そのものの上に形成した多結晶Ｂ１を用いた場
合も同様であり、素子がもうけられｔさらにその上ｔｒ
ｃｐ縁膜をかいして形成された多結晶Ｓ１を基体として
用いた場合本同様である。
多結Ｊ、 Ｆｉを基体とした場合について１明したが、
絶靜基板そのものの上に形成した多結晶Ｂ１を用いた場
合も同様であり、素子がもうけられｔさらにその上ｔｒ
ｃｐ縁膜をかいして形成された多結晶Ｓ１を基体として
用いた場合本同様である。
雛１図は従来方法による多結晶８１を基体としたＭｏ５
ｗ界効果トランジスタを構成要素とする半導体集積回路
装曾の断面略図である。 第２図は本発明の方法による多結晶８１を基体とＬ ｆ
−Ｍ Ｏｓ電界効果トランジスタを構成要素とする半導
体集積回路装量の断面略図である。 以 上 出願人 株式会社 諏訪精工舎 代理人 弁暦士 最上 務・、コ、、。 第２図
ｗ界効果トランジスタを構成要素とする半導体集積回路
装曾の断面略図である。 第２図は本発明の方法による多結晶８１を基体とＬ ｆ
−Ｍ Ｏｓ電界効果トランジスタを構成要素とする半導
体集積回路装量の断面略図である。 以 上 出願人 株式会社 諏訪精工舎 代理人 弁暦士 最上 務・、コ、、。 第２図
Claims (1)
- 【特許請求の範囲】 １）絶ＩＩｋ膜上に形成した多結晶Ｂ１を基体としたｙ
ｏｅＷＩ電界効果トランジスタを形成してなる半導体集
積回路装ｇｖおいて、ゲート部のＩＰ！級膜として窒化
膜を用いた事を特徴とする半導体集積回路装量。 ２） 前記窒化膜を熱窒化法によって形成する事を特徴
とする特許請求範囲第１項１１ｉ’軟の半導体集積回路
＃ｌ０ ３） 前ｒ窒化膜をプラグ１法によって形成する事を特
徴とする特許請求範囲第１項ｒ賊の半導体集積回路装量
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189581A JPS5891675A (ja) | 1981-11-26 | 1981-11-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189581A JPS5891675A (ja) | 1981-11-26 | 1981-11-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5891675A true JPS5891675A (ja) | 1983-05-31 |
Family
ID=16243718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189581A Pending JPS5891675A (ja) | 1981-11-26 | 1981-11-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5891675A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275751U (ja) * | 1988-11-30 | 1990-06-11 | ||
| JPH07273348A (ja) * | 1994-09-27 | 1995-10-20 | Seiko Epson Corp | 相補型薄膜トランジスタ回路 |
-
1981
- 1981-11-26 JP JP56189581A patent/JPS5891675A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0275751U (ja) * | 1988-11-30 | 1990-06-11 | ||
| JPH07273348A (ja) * | 1994-09-27 | 1995-10-20 | Seiko Epson Corp | 相補型薄膜トランジスタ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880006781A (ko) | 반도체 집적회로 및 그 제조방법 | |
| KR20030074352A (ko) | 박막 반도체 디바이스 및 그 제조 방법 | |
| JPS6072243A (ja) | 半導体集積回路装置 | |
| US3996656A (en) | Normally off Schottky barrier field effect transistor and method of fabrication | |
| JPH0758791B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP4445213B2 (ja) | 半導体装置 | |
| KR940001505B1 (ko) | 반도체장치 | |
| JPH08116057A (ja) | 半導体装置のＴｉＮゲート電極の製造方法 | |
| JPS5891675A (ja) | 半導体集積回路装置 | |
| JP2000340795A (ja) | 半導体論理素子およびそれを用いた論理回路 | |
| JP3196229B2 (ja) | 半導体装置 | |
| KR930009478B1 (ko) | Soi 구조상의 게이트절연형 전계효과 트랜지스터 | |
| JP5158197B2 (ja) | 半導体装置及びその製造方法 | |
| US6919250B2 (en) | Multiple-gate MOS device and method for making the same | |
| JPS5891676A (ja) | 半導体集積回路装置 | |
| KR100499954B1 (ko) | 반도체 소자의 전계 효과 트랜지스터 제조 방법 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| JPS5814750B2 (ja) | 半導体装置の製造方法 | |
| JP2990540B2 (ja) | 半導体装置 | |
| JPH05136414A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003086810A (ja) | 半導体装置及びその製造方法 | |
| JPS6398145A (ja) | 半導体装置の製造方法 | |
| JPS6110990B2 (ja) | ||
| JPS58173845A (ja) | 半導体装置 |