JPS5893215A - 半導体単結晶薄膜の製造方法 - Google Patents
半導体単結晶薄膜の製造方法Info
- Publication number
- JPS5893215A JPS5893215A JP56190617A JP19061781A JPS5893215A JP S5893215 A JPS5893215 A JP S5893215A JP 56190617 A JP56190617 A JP 56190617A JP 19061781 A JP19061781 A JP 19061781A JP S5893215 A JPS5893215 A JP S5893215A
- Authority
- JP
- Japan
- Prior art keywords
- film
- singlecrystal
- substrate
- layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D88/00—Three-dimensional [3D] integrated devices
- H10D88/01—Manufacture or treatment
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は半導体単結晶表面の一部に存在する絶縁性膜上
に、半導体単結晶表面から単結晶半導体薄膜を成長させ
る構造の製造方法に関する。
に、半導体単結晶表面から単結晶半導体薄膜を成長させ
る構造の製造方法に関する。
従来技術とその問題点
絶縁部板上の単結晶薄膜はＳＯ８（サファイア上のシリ
コン）の例でもわかるように次（て述べるような利点を
有する。すなわち■１′＃嘆を島状に分離し又は誘電体
分離により素子間の分離が容易かつ完全（で出来ろ。１
２）このｍ１Ｉａ上１７ｒ ＭＯＳインバータ回路を作
るときけ基板バイアス効果がないことからスイッチング
速ｔＷが大きい。■寄生浮遊零敗が小さく高速化がはか
れる等である。
コン）の例でもわかるように次（て述べるような利点を
有する。すなわち■１′＃嘆を島状に分離し又は誘電体
分離により素子間の分離が容易かつ完全（で出来ろ。１
２）このｍ１Ｉａ上１７ｒ ＭＯＳインバータ回路を作
るときけ基板バイアス効果がないことからスイッチング
速ｔＷが大きい。■寄生浮遊零敗が小さく高速化がはか
れる等である。
しかしＳＯ８では単結晶サファイアが使用されていもた
め価格が高くなることが問題点として残ってしり、この
だめ、溶融水晶板やＳ＋ウエノ・を酸化して形成１〜だ
非晶質ＳｉＯ２あるいはＳｉウエノ・上（で堆積しだＳ
ｉＮ、５ｉ０２嘆上に半導暎を（に堆積したものを使用
する試みがある。このように薄膜構造は最近発達したし
レーザアニール法によって部分的に可能になっている。
め価格が高くなることが問題点として残ってしり、この
だめ、溶融水晶板やＳ＋ウエノ・を酸化して形成１〜だ
非晶質ＳｉＯ２あるいはＳｉウエノ・上（で堆積しだＳ
ｉＮ、５ｉ０２嘆上に半導暎を（に堆積したものを使用
する試みがある。このように薄膜構造は最近発達したし
レーザアニール法によって部分的に可能になっている。
すなわち、８１を例にとると、Ｓ＋嚇壱晶基板を浦化し
、’ Ｓ ＋ ０２を形成した後、この一部を除去する
ことによって開孔し、次に多結晶Ｓｉを全面的に被着し
Ｓｉ基板表面から８１０２上まで多結晶Ｓｉを連続１〜
で延在させる。次にエネルギービームを走査照射すると
、半導体基板表面で溶融した多結晶Ｓｉは基板から液相
エピタキシャル成長によって単結晶化し、さらにビーム
の走査方向に后ってＳｉＯ２上の多晴晶もそれに引きつ
づき単結晶化されるというものである。
、’ Ｓ ＋ ０２を形成した後、この一部を除去する
ことによって開孔し、次に多結晶Ｓｉを全面的に被着し
Ｓｉ基板表面から８１０２上まで多結晶Ｓｉを連続１〜
で延在させる。次にエネルギービームを走査照射すると
、半導体基板表面で溶融した多結晶Ｓｉは基板から液相
エピタキシャル成長によって単結晶化し、さらにビーム
の走査方向に后ってＳｉＯ２上の多晴晶もそれに引きつ
づき単結晶化されるというものである。
しかしながらこのような方法で得られだ′４膜において
も次のような欠点がみられる。すなわち、ビーム出力が
低い場合、ビームの走査帯のヘリに宿って半導体基板上
のＳｉから８１０２上へ向かって条横の格子欠陥が形成
された。一方、ビーム出力を高くしてゆくと、Ｓ ’
０２上のＳｉ鳴衣表面荒れる現象が堅られろ。このよう
に、従来の方法では、格子欠陥を含まず、かつ表面平滑
性のすぐれた単結晶膜を８＋０２のような絶碌１漢上に
形成することはきわめて困雉であった。
も次のような欠点がみられる。すなわち、ビーム出力が
低い場合、ビームの走査帯のヘリに宿って半導体基板上
のＳｉから８１０２上へ向かって条横の格子欠陥が形成
された。一方、ビーム出力を高くしてゆくと、Ｓ ’
０２上のＳｉ鳴衣表面荒れる現象が堅られろ。このよう
に、従来の方法では、格子欠陥を含まず、かつ表面平滑
性のすぐれた単結晶膜を８＋０２のような絶碌１漢上に
形成することはきわめて困雉であった。
発明の目的
本発明はとのような事情に鑑みてなされたもので、結晶
性及び表面平滑性のすぐれた単結晶半導体層を絶縁膜上
に形成ぜ１〜める方法を提供するものである。
性及び表面平滑性のすぐれた単結晶半導体層を絶縁膜上
に形成ぜ１〜める方法を提供するものである。
発明の実施例
以下実施例により、図面を参照しつつ説明する。
第１図は本発明の第１の実施例を示す。
（（’）ｎｌ）Ｓｉ単結晶基板（１υを熱酸化し０．５
μｍの５ｉＯ２１摸旬２を形成後、開孔部をもうけた。
μｍの５ｉＯ２１摸旬２を形成後、開孔部をもうけた。
１（Ｆ液を用いて、８１表面自然酸化膜を除去し、純水
で１０秒１呈・ｉｆ、 Ｉｋ洗後、脱水して直ちにに空
装置に入力２．５ Ｘ １．０ ”Ｉ”ｏｒｒの真空中
で電子ビーム蒸着により非晶質Ｓｒ嘆（１３）を０．５
、ｕ ｍ 唯積ｌ〜だ（第１図（ａ））。次にこのウ
ェハを大気中に取り出しだ後、６００’Ｏで２時間、Ｎ
２中で熱処理を行った。この熱処理により開孔部Ｓｉ活
板上の非晶質８１層は同相エピタキシャル成長を起こｌ
〜、単結晶ＳｉｍＱ４）になると共に、Ｓ ’ ０２−
Ｅ杓１１ｔｍまで横方向へも単結晶化した（第１図（ｂ
））。次に試料表面（Ｃレーザ光を照射し、ＳｉＯ２上
の８！％を溶融−再結晶化せしめることにより横方向へ
エピタキシャル成長させた（第１図（Ｃ））。用いたレ
ーザ光は連続発振型アルゴンレーザでその出力は８Ｎ÷
１ちった。レーザ照射の際、基板は５００ ’Ｏに加熱
された。レーザ光照射後、５１０２暎上のＳｉ膜は単結
晶化（１３）′シており、この単結晶ｔ６ｔ＋３１上に
ＮチャネルＭＯ８）ランジスタ（１５）を作り、キャリ
ア移動度を測定したところ、８００ｆｆｌ／ｓｅｅの値
を示し、ベルク５ｉ（００１）面の場合よりわずかに下
回っただけであった（第１図（ｄ））。
で１０秒１呈・ｉｆ、 Ｉｋ洗後、脱水して直ちにに空
装置に入力２．５ Ｘ １．０ ”Ｉ”ｏｒｒの真空中
で電子ビーム蒸着により非晶質Ｓｒ嘆（１３）を０．５
、ｕ ｍ 唯積ｌ〜だ（第１図（ａ））。次にこのウ
ェハを大気中に取り出しだ後、６００’Ｏで２時間、Ｎ
２中で熱処理を行った。この熱処理により開孔部Ｓｉ活
板上の非晶質８１層は同相エピタキシャル成長を起こｌ
〜、単結晶ＳｉｍＱ４）になると共に、Ｓ ’ ０２−
Ｅ杓１１ｔｍまで横方向へも単結晶化した（第１図（ｂ
））。次に試料表面（Ｃレーザ光を照射し、ＳｉＯ２上
の８！％を溶融−再結晶化せしめることにより横方向へ
エピタキシャル成長させた（第１図（Ｃ））。用いたレ
ーザ光は連続発振型アルゴンレーザでその出力は８Ｎ÷
１ちった。レーザ照射の際、基板は５００ ’Ｏに加熱
された。レーザ光照射後、５１０２暎上のＳｉ膜は単結
晶化（１３）′シており、この単結晶ｔ６ｔ＋３１上に
ＮチャネルＭＯ８）ランジスタ（１５）を作り、キャリ
ア移動度を測定したところ、８００ｆｆｌ／ｓｅｅの値
を示し、ベルク５ｉ（００１）面の場合よりわずかに下
回っただけであった（第１図（ｄ））。
第２図が本発明の第２の実施例を示す。
Ｓｉ基板（２１）の開孔部となるべき個所に耐Ｉ酸化性
マスクとして第一の５ｉ０２＠’２″２を介してＳｉＮ
膜（２３）を形成後、Ｓｉ鳩板をＫＯＮ溶液でエツチン
グする（第２図（ａ））。次に１０００°ＣｌＯ２ガス
雰囲気中にて酸化を行ない、８ｉＮＩ［被着個所以外の
領穢に０．５ｔｔｍの第二のｓ ｉｏ２膜（２力を形成
後、ＳｉＮ ｌ摸及び第一〕５ｉ０２ ＠を除去する（
第２１１（ｂ） ）。次ニＣｖＤ法を用いて多結晶Ｓｒ
嘆（模厚０．３μｍ）を堆積した後、Ｓ＋イオン注入（
加電エネルギー１８０ＫｅＶ。
マスクとして第一の５ｉ０２＠’２″２を介してＳｉＮ
膜（２３）を形成後、Ｓｉ鳩板をＫＯＮ溶液でエツチン
グする（第２図（ａ））。次に１０００°ＣｌＯ２ガス
雰囲気中にて酸化を行ない、８ｉＮＩ［被着個所以外の
領穢に０．５ｔｔｍの第二のｓ ｉｏ２膜（２力を形成
後、ＳｉＮ ｌ摸及び第一〕５ｉ０２ ＠を除去する（
第２１１（ｂ） ）。次ニＣｖＤ法を用いて多結晶Ｓｒ
嘆（模厚０．３μｍ）を堆積した後、Ｓ＋イオン注入（
加電エネルギー１８０ＫｅＶ。
ドーズ址８ｘｌ ０１５（ｘ ” ）を施すことにより
前記多結晶Ｓｉを非晶質Ｓｉ膜にする。この試料をＮ２
中、６００°Ｃで２時間熱処理を行った。この熱処理に
よって開孔部Ｓｉ鳩板上の非晶質層は同相エピタキシャ
ル成長を起こし単結晶層（２５１になると共に第１図に
示１２だ実施と同様に横方向へも単結晶化ｌ〜た（第２
図（Ｃ））。次に試料表面に第１図に示した実施例と同
様の条件でアルゴンレーザを照射した。
前記多結晶Ｓｉを非晶質Ｓｉ膜にする。この試料をＮ２
中、６００°Ｃで２時間熱処理を行った。この熱処理に
よって開孔部Ｓｉ鳩板上の非晶質層は同相エピタキシャ
ル成長を起こし単結晶層（２５１になると共に第１図に
示１２だ実施と同様に横方向へも単結晶化ｌ〜た（第２
図（Ｃ））。次に試料表面に第１図に示した実施例と同
様の条件でアルゴンレーザを照射した。
照射後のＳｉｔ漢表面表面射前のＳｉ膜と同様に平滑な
表面であり、まだ、８１漠全体にわたって単結晶化され
ていることが観察された。
表面であり、まだ、８１漠全体にわたって単結晶化され
ていることが観察された。
次（で、本発明の方法が、Ｓｉ嘆拮晶性及びＳｉ表面平
滑性を共に満足させつる理由を考察する。すなわちｓ
８ ＋ ０２の熱伝導度ばＳｉのそれと比べ約１／１０
０であり、従って、ビームを照射した際の熱の逃げは５
１０２膜が拓っだ場合少なくなる。そのため同一エネル
ギーで照射した１局合、Ｓｉｌ板上の８１膜の１福変は
５１０２１１４’上のＳｒ嘆のそれよりも小さくなる。
滑性を共に満足させつる理由を考察する。すなわちｓ
８ ＋ ０２の熱伝導度ばＳｉのそれと比べ約１／１０
０であり、従って、ビームを照射した際の熱の逃げは５
１０２膜が拓っだ場合少なくなる。そのため同一エネル
ギーで照射した１局合、Ｓｉｌ板上の８１膜の１福変は
５１０２１１４’上のＳｒ嘆のそれよりも小さくなる。
従来法でけＳｉｌ板上の８１模も−また、５ＩＯ２嘆上
のＳ１模も溶融−再や吉晶化させているため、前者を溶
かそうとした場合、後者は必要以上に温度が上がり、そ
の表面が荒れたり、部分的に蒸発したりする。一方、後
者を溶かそうとした場合、前者の特にビームのぶち近傍
では十分に温度が高くならないだめ格子欠陥が導入され
、それが５ｉ０２暎上のＳ１嗅へも延在するものと考え
られる。
のＳ１模も溶融−再や吉晶化させているため、前者を溶
かそうとした場合、後者は必要以上に温度が上がり、そ
の表面が荒れたり、部分的に蒸発したりする。一方、後
者を溶かそうとした場合、前者の特にビームのぶち近傍
では十分に温度が高くならないだめ格子欠陥が導入され
、それが５ｉ０２暎上のＳ１嗅へも延在するものと考え
られる。
一方、本発明方法では、Ｓｉ基板上の８１膜は固相成長
により学績晶化させるだめ、ビームを照射する際に溶か
す必要はなく、５ＩＯ２上のＳｉ膜のみを溶融−再結晶
化させることにより、結晶性及び表面平滑性を満足せし
めることが出来だと考えられる。
により学績晶化させるだめ、ビームを照射する際に溶か
す必要はなく、５ＩＯ２上のＳｉ膜のみを溶融−再結晶
化させることにより、結晶性及び表面平滑性を満足せし
めることが出来だと考えられる。
発明の効果
このように、本発明１Ｃよって絶縁膜上に単結晶半導体
層を形成することができ、この単結晶半導体層にすぐれ
た一、＝気的特性をもフトランジスタなどの素子を形成
することが可能となった。このため、半導体基板上のみ
でなく、立体的に集積回路を製造することができ、集積
度同上の効果が得られろ。
層を形成することができ、この単結晶半導体層にすぐれ
た一、＝気的特性をもフトランジスタなどの素子を形成
することが可能となった。このため、半導体基板上のみ
でなく、立体的に集積回路を製造することができ、集積
度同上の効果が得られろ。
発明の他の実施例
なお、上記実施例において基板及び半導体膜にはＳｉを
用イ九カ、Ｇｅ、ＧａＡ、ｓ、ＧａＰ、 ＩｎＰなどで
も本発明の効果を挙げろことが出来ることはもちろんで
ある。また半導体膜の形成法及び非晶質層の形成法それ
らの厚さなどによってその効果が減するものでけな（Ａ
ｏ 絶縁膜として熱り化Ｓ ＋ ０２膜を用いだが、本発明
は絶縁膜の材料及びその形成方法、その厚さなどによっ
てその効果が減するものでないこと（ｄ明らかであるう 熱処理温度は４００°Ｃ以上あればよい。また、低温熱
処理後さらに９００ ’Ｏなどでの高＠熱処理を行う方
法（Ｃよっても本発明の効果をあげることが出来た。
用イ九カ、Ｇｅ、ＧａＡ、ｓ、ＧａＰ、 ＩｎＰなどで
も本発明の効果を挙げろことが出来ることはもちろんで
ある。また半導体膜の形成法及び非晶質層の形成法それ
らの厚さなどによってその効果が減するものでけな（Ａ
ｏ 絶縁膜として熱り化Ｓ ＋ ０２膜を用いだが、本発明
は絶縁膜の材料及びその形成方法、その厚さなどによっ
てその効果が減するものでないこと（ｄ明らかであるう 熱処理温度は４００°Ｃ以上あればよい。また、低温熱
処理後さらに９００ ’Ｏなどでの高＠熱処理を行う方
法（Ｃよっても本発明の効果をあげることが出来た。
エネルギービーム７４ ｋｒ ＋／−ヂに限らｐ、Ｎｄ
−ＹＡ（）レーザ、ルビーレーザなどレーザ光の他、電
子ビームを用いても本発明の効果を損うものではない。
−ＹＡ（）レーザ、ルビーレーザなどレーザ光の他、電
子ビームを用いても本発明の効果を損うものではない。
なお、熱処理及びビームアニール時の雰囲気はＮ２に限
らす０２．Ａｒ等の不活性ガス及びこれらガスの混合、
さらに真空中であっても同様の効果を挙げることが出来
た。
らす０２．Ａｒ等の不活性ガス及びこれらガスの混合、
さらに真空中であっても同様の効果を挙げることが出来
た。
第１図（・）乃至（ｄ）及び１ｊ第２１望（ａ）乃至（
・）は各々本発明の詳細な説明する断面図である。 １１．２１ ・Ｓ＋単単結晶板板１２．．２２．２４
・・ＳｉＯ２膜、２３・・・Ｓｉ膜暎、１３・・・非晶
質Ｓｉ膜、１４．２５・・単結晶ｓＩ模。 第１図 第２図 ） ７
・）は各々本発明の詳細な説明する断面図である。 １１．２１ ・Ｓ＋単単結晶板板１２．．２２．２４
・・ＳｉＯ２膜、２３・・・Ｓｉ膜暎、１３・・・非晶
質Ｓｉ膜、１４．２５・・単結晶ｓＩ模。 第１図 第２図 ） ７
Claims (1)
- 半導体単結晶木板上に絶縁膜を選択形成する工程と、前
記絶縁膜が形成された基板上に非晶半導体層を形成する
工程と、熱処理により基板上の非晶質韻を固相エピタキ
シャル成長せしめる工程と、その後エネルギービームを
照射することによって前記基板上単結晶を種として、絶
縁上の半導体層を溶融−再結晶させることによね横方向
へエピタキシャル成長せしめる工程とを具備してなるこ
とを特徴とする半導体単結晶薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190617A JPS5893215A (ja) | 1981-11-30 | 1981-11-30 | 半導体単結晶薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56190617A JPS5893215A (ja) | 1981-11-30 | 1981-11-30 | 半導体単結晶薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5893215A true JPS5893215A (ja) | 1983-06-02 |
Family
ID=16261046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56190617A Pending JPS5893215A (ja) | 1981-11-30 | 1981-11-30 | 半導体単結晶薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5893215A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189622A (ja) * | 1984-10-09 | 1986-05-07 | Fujitsu Ltd | シリコン単結晶膜の形成方法 |
| JP2020520129A (ja) * | 2017-05-10 | 2020-07-02 | マクマホン, シェーン トマスMCMAHON, Shane Thomas | 薄膜結晶化プロセス |
-
1981
- 1981-11-30 JP JP56190617A patent/JPS5893215A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6189622A (ja) * | 1984-10-09 | 1986-05-07 | Fujitsu Ltd | シリコン単結晶膜の形成方法 |
| JP2020520129A (ja) * | 2017-05-10 | 2020-07-02 | マクマホン, シェーン トマスMCMAHON, Shane Thomas | 薄膜結晶化プロセス |
| US11810785B2 (en) | 2017-05-10 | 2023-11-07 | Lux Semiconductors | Thin film crystallization process |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS586122A (ja) | 半導体モノリシツク構造体 | |
| WO2003023866A1 (en) | Thin film semiconductor device and method for fabricating the same | |
| JPS62160712A (ja) | 半導体装置の製造方法 | |
| JPS5893215A (ja) | 半導体単結晶薄膜の製造方法 | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS5893216A (ja) | 半導体装置の製造方法 | |
| JPH0282519A (ja) | 固相エピタキシャル成長方法 | |
| JPS5893224A (ja) | 半導体単結晶膜の製造方法 | |
| KR970003805A (ko) | 반도체소자 제조방법 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS63174308A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPH02188499A (ja) | 結晶粒径の大きい多結晶シリコン膜の製法 | |
| JPS58175844A (ja) | 半導体装置の製造方法 | |
| JPS59181609A (ja) | 半導体装置の製造方法 | |
| JPS5831515A (ja) | 半導体薄膜の製造方法 | |
| JP2857480B2 (ja) | 半導体膜の製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPS61117821A (ja) | 半導体装置の製造方法 | |
| JPS5934626A (ja) | 半導体膜形成方法 | |
| JPS627112A (ja) | 半導体単結晶層の製造方法 | |
| JPS59228713A (ja) | 半導体装置の製造方法 | |
| JPH01162324A (ja) | 半導体装置及びその製造方法 | |
| JPS6193618A (ja) | 半導体集積回路装置 | |
| JPS62193128A (ja) | 半導体装置の製造方法 |