JPS5893371A - Ｍｏｓデバイス - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体基板上に導伝型及び導伝度の異なる不純
物拡散層を適当に設けることにより、ゲージ電極は見す
け上１つであるＫもか力無わらず、制御信号の与え方に
よって選択的東書き込みと読み出しが出来るメモリー−
能を有するＭＯ８デバイスに関するものである。制御信
号により＠路の状態をセツ、トする方式は、７リツプ７
０ツブ回路として従来すら良く知られてする。通常の７
リツプ７０ツブは５〜６ケのトランジスタあるーは抵抗
等で構成−されるが、これを集積して大規模メモリー等
を＃＃成しようとした場合、よシ素子歌が少女いことが
整ましい。単なるメモリーとしては、トランジスタとキ
ャパシタンスを各１ケ使用したセルで、最も単純である
が、読み出しが破壊的であるという欠点がある・読み出
しが非破壊で、ｂつ選択的に書き込みと読み出しが可能
なセルで、現在、最も素子数が少ないのは、トランジス
タを３−使用したダイナミックタイプの７リツプ７０ツ
ブである。そこで、さらに素子数の小麦い回路について
考える。第１図に示す回路では、ｎチャネルＭＯＳトラ
ンジスタの基板がＰチャネルＭＯ８トランジスタのソー
スに接続されておシ、ノード４を形成している。叉、両
トランジスタのゲートが互いて接続されて端子６を形成
している。

Ｐチャネルトランジスタの基板５は、７０−ト又は接地
されているとする・この回路で、先ず、端子１．２を接
地し、端子６に食電圧を印加するとＰチャネルトランジ
スタがオン状態と１秒、端子３を接地するバ負電圧を印
加するかによってノード４の電位も接地電位桑、あるー
はある定ｔ−ｐた負電位になる。もし、端子６が接地さ
れているとＰチャネルトランジスタは、オフ状態なので
、端子３の電位Ｋかかわらず、ノード４は前の状態を保
つことになる。次に、端子６に正電圧を印加すると、Ｐ
チャネルトランジスタはオフ状態で、ｎチャネルトラン
ジスタがオン状態になる。このとも、ｎチャネルトラン
ジスタのオン抵抗は、端子６に一定の正電圧を与えても
、ノード４の電位によって異なるので、先に述べた方法
でノード４の電位を決めておけば、ｍチャネルトランジ
スタのオン抵抗を記憶できることになる。この様な回路
ではノード４の電位は、端子６が負になった時だけ、端
子３でフントロールできるという選択性があり、またｎ
チャネルトランジスタのオン抵抗は、端子１．２に電位
差を与え、さらに端子６が正に印加された時のみ外部に
オン電流として選択的に、シカλも非破壊的に読み出す
ことがで吉る。ここで０升ネルとＰチャネルトランジス
タを逆転させ、各端・１１゜ 子に与える電圧の極性を逆にしても、当然、同様の動作
をさせることができる。従って、本発明の目的は、前記
等価回路を見ふけ上１つのゲートで実現し、より小さな
占有面積であ抄ながら、制御信号によって選択的に情報
を書き込み、しかも非破壊で読み出す様なメモリー機能
を有するＭＯ８デバイスを提供することＫある。

本発明によるＭＯ８デバイスは、第１導伝型半導体基板
領域の表層部に第！導電蓋中濃度不純物領域を設け、こ
の第２導伝厘中濃度不純物置城ふらＭＯ８）ランジスタ
のゲート長ｌ１ｃ１１当する距離だ峰分離した所に１少
くとも１つの第２導伝濠高濃度不純物領域を設け、さら
に前記Ｉ！２導伝型中濃度不純物領域内表層部に、互−
に独立した、少くとも２つの第１導伝型高濃度不純物領
域をＭＯＳトランジスタのゲート長に相当する距離だけ
分離して設け、これら少くとも２つのｆＩＭｌ導伝型高
濃度不純物領域にはさまれた前記第！導伝璽中濃度不純
物領域部分上、及び前記第２導伝型中濃度不純物領域と
前記第２導伝型高濃度不純物領域にはさまれ丸前記ｌｌ
ｌ１伝層半導体基板領域上、及びこれら少くと％２つの
はさまれた領域同志を連絡する部位の前記Ｉ！鵞導伝灘
中濃度不純物領域上を覆うゲーＦ絶縁膜を設け、このゲ
ート絶縁膜上には前記、少くとも２つのはさまれた領域
をゲート領域とし、これら少くとも２つのゲージ領域を
共通駆動する１つのゲート電極を設け、前記ＩＩＩ導伝
導伝製高濃度不純物領域前記ｗ１−導伝型高濃腐不純物
領域を、それぞれソースもしくはドレインとしたことを
特徴としている。

以下に本発明の典型的な一実施例につ禽、その構造と動
作原理について説明する。この実施例では第１導伝型半
導体にｎ型、第２導伝型半導体にｐｌ［を仮定するが、
逆の場合も印加電圧の極性がかわるだけで動作は、全く
同じであり、これも当然本発明に含まれる。

第３図に本発明のＭＯＳデバイス平面図を製造工程順に
追りて示す。第２図（荀は社製庫ａｌ１８ｉ基板上Ｋｍ
ω８酸イビによってＴ字型にシリコン表面を残し、ここ
にレジストとＬＯＣＯ８酸化膜１８をマスタとしてボロ
ンをｌＯ一度イオン注入し、−わゆるＰ−ｗｅｌｌ　１
４を形成した所である。第２図（ロ）社、シリコン表面
にゲート酸化膜を形成した後、Ｃの畔 ポリシリコンを成長させ、リンを１ｘｌＯＡ１１１楓度
注入した後、エツチングによりゲート電極１６を形成し
た所である。第２図（ｃ）は窒化膜と酸化膜の鐸 多層構造膜をマスクとしてリンを５Ｘ１Ｇ、４４度注入
し、ソース・ドレイン領域１１．１２を形成し、さらに
同様のマスクを利用してホルンをｓ　ｘ　ｔｏ　Ａｄ根
変度注入、コン）Ｉｆｆ−ル端子１３を形成し支所であ
る。このあとソース１１．ドレインｌλコント四−ル端
子１３及びゲー）１６に各々メタル配線１７を施せば、
本発明のＭＯ８デバイスとなる。この様にして完成した
所を、一部を切り火−九所面図として第３図に示す。こ
の様な構造のＭＯ８デバイスにおいては、高濃度のｎ種
領域ｘｘ、１２＊ソース・ドレインとし、曽通濃度のＰ
−ｖｅｌｌ１４を基板とし高濃度ｎ型ｌリシリコン１６
をゲートとした鳳チャネルＭＯ８）ランジスタが形成さ
れており、高濃度ＰｊＪ領域１３と普通濃度のＰ−ｗｅ
ｌｌ　１４をソースドレインとし、低濃度のｎｍ１′域
１５を基板とし高濃度のｆｉ型ポリシリコン１６をゲー
ジとしたＰチャネルＭＯ８）ランジスタ亦形成されて−
るとみなせる。従って、このデバイスは、第１図の回路
を現しているととＫなり、先に述べた動作方法によυ選
択的に情報を書き込み、し必も、非破壊で読み出すこと
ができる。

以上の説明では説明の便宜上、典型的で、しかも簡単な
一実施例についてのみ述べて来たが、本−発明はこの様
な実施例のみに限定されるものではない。例えば、最初
にゲートぼりシリコン１６１Ｃイオン注入するリンの濃
度よりも、領域１３を形成する丸めのボロン濃度の方を
濃くして、これで領域１５を、おおっても良−６この時
は特別なチャネルドープなしにＰチャネルＭＯ８）ラン
ジスタのＶｔ、を下げることが出来るので、情報書き込
みの効率を上げることができる。これも当然本発明に含
まれる。

、ｉ

【図面の簡単な説明】

を追って説明したもめである。 父、第３図は典型的な一実施例につき、３次元的にその
構造を示し九ものである。図中の記号はそれぞれ次のも
のに対応する。 ｌ・・・・・・・・・ｎチャネルＭＯ８）ランジスタの
ドレイン２・・・・・・・・・ｎチャネルＭＯ８）ラン
ジスタのソース３・・・・・・・−ｐチャネルＭＯ８）
ランジスタのドレイン４・・・・−・・・・ｎチャネル
ＭＯ８）ランジスタの基板とｐチャネルＭＯ８）ランジ
スタのソースの接続節点５・・・・・・・・・ｐ＋ヤネ
ルＭＯ８）ランジスタの基板、６・・・・・−・・・ｎ
ｆヤネ〜ＭＯ８）ランジスタとｐチャネルＭＯ８）ラン
ジスタの各ゲートの接ｍｔａ点、１１・・・・・・・・
・高濃度ｎＭ領領域１２−・・・−一高濃度ｆｉ型領域
１３・・・−・−・−・高ｍ　度ｐ型領域、１４−−−
−−−−Ｐ−ｗｅ　１１１５・・・・・・・・・ｎ４ｇ
基板、１６−’−・・・−ゲー）ポリシリコン、１７・
・・・・・・・・メタル配線、１Ｂ−・−−−−−フィ
ールド醗化膜、１９・・・・・・・・・ゲート酸化膜 第ｔ６ 第　ｚ　　’Ｂ　（す ｈ７

Claims (1)

【特許請求の範囲】
1. 第１ａｌｌ電櫨半導体基板領域の表層部に第２導電型中
   濃度不純物領域を設け、この第２導電型中濃度不純切領
   域廼）らＭｏｓトランジスタのゲート長に相当する距離
   だけ分離し九所に１少くとも１つの第２場［！高濃度不
   純物領域を設け、さらに前記第２導電型中濃度不純物領
   域内表層部に互−に独立した、少くとも２つの第１導電
   型高濃度不純’９１ｍ域をＭＯ８）ランジスタのゲート
   長に相当する距離だけ分離して設け、これら少くとも２
   つの第１導電型扁濃度不純物領域にはさまれた前記第２
   導電型中濃度不純物領域部分上、及び前記第２導電型中
   濃度不純物領域と前記第２導電温高濃度不純物ψ域には
   さまれた前記第１導電蟹半導体基板領域上、及びこれら
   少くとも２つのはさまれた領域同志を連絡する部位の前
   記第２導電型中濃度不純物領域上を覆うゲート絶縁膜を
   設け、このゲート絶縁膜上には前記、少くとも、２つの
   はさまれた領域を設け、このゲート領域とし、これら少
   くとも２つのゲート領域を共通駆動する１つのゲれソー
   スもしくはドレインとしたことを特徴とするＭＯＳデバ
   イス。