JPS589345A - 半導体板に半導体デバイスを製作する方法 - Google Patents
半導体板に半導体デバイスを製作する方法Info
- Publication number
- JPS589345A JPS589345A JP57109674A JP10967482A JPS589345A JP S589345 A JPS589345 A JP S589345A JP 57109674 A JP57109674 A JP 57109674A JP 10967482 A JP10967482 A JP 10967482A JP S589345 A JPS589345 A JP S589345A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor board
- layer
- heat
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/68—Organic materials, e.g. photoresists
- H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6326—Deposition processes
- H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
Landscapes
- Formation Of Insulating Films (AREA)
- Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
- Macromolecular Compounds Obtained By Forming Nitrogen-Containing Linkages In General (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は少くとも能動素子を含む半導体板区域が合成
樹脂層で覆われている半導体板に半導体デバイスを製作
する方法に関する。
樹脂層で覆われている半導体板に半導体デバイスを製作
する方法に関する。
半導体板表面を薄いシリコン膜又はポリイミド膜で覆い
、それによってこの半導体板を切断して作った半導体チ
ップがこれらの膜で覆われているようにすることは文献
（Ｅｌｅｃｔｒｏｎｉｃｓ、 ５ｅｐｔ。
、それによってこの半導体板を切断して作った半導体チ
ップがこれらの膜で覆われているようにすることは文献
（Ｅｌｅｃｔｒｏｎｉｃｓ、 ５ｅｐｔ。
１１．１９８０．ｐ、４１〜４２）に記載され公知であ
る。半導体板を覆う薄い合成樹脂嘆けα線照射ニヨって
引き起される１ソフト・エラー１と呼ばれている故障を
防止しようとするものである。
る。半導体板を覆う薄い合成樹脂嘆けα線照射ニヨって
引き起される１ソフト・エラー１と呼ばれている故障を
防止しようとするものである。
この故障は特に高密度集積回路例えば６４ ｋ ＲＡＭ
に発生する。この原因となるα線は集積回路のセラミッ
ク・ケース又は封入合成樹脂中の鉱物性充填材に含まれ
るトリウムおよびウランの痕跡によるものである。
に発生する。この原因となるα線は集積回路のセラミッ
ク・ケース又は封入合成樹脂中の鉱物性充填材に含まれ
るトリウムおよびウランの痕跡によるものである。
半導体チップ表面の薄い合成樹脂膜は充填材又はセラミ
ック・ケースから放出されたα線を充分減衰させて１ソ
フト・エラー１故障を防止する。
ック・ケースから放出されたα線を充分減衰させて１ソ
フト・エラー１故障を防止する。
しかし半導体チップを全面的に被覆することは素子のケ
ースの密閉性と素子の電気特性の安定性に対して不利な
影響を及ぼすことがあるので問題である。特に基礎半導
体材料（シリコン、ゲルマニラ、川−■族化合物等）と
被覆合成樹脂の間の膨張係数の差により半導体チップと
接続ピンを結合する接続部（ネイルヘッドその他）の接
触が切断され易くなる。
ースの密閉性と素子の電気特性の安定性に対して不利な
影響を及ぼすことがあるので問題である。特に基礎半導
体材料（シリコン、ゲルマニラ、川−■族化合物等）と
被覆合成樹脂の間の膨張係数の差により半導体チップと
接続ピンを結合する接続部（ネイルヘッドその他）の接
触が切断され易くなる。
半導体板又は半導体子ツブを全面的にポリイミド膜で覆
う代りにこの膜に構造を作り、チップ表面に設けられた
彼の工程で例えばネイルヘッド接続（（より針金を接続
する接触面はポリイミド膜で覆われないようにするため
には最初にポリイミドまでは環式化されていない前段階
物あるいは一部分だけが環式化されている前段階物を板
の表面にとりつけた後その北に感光樹脂膜をマスクとし
て追加する。完全にポリイミドにはなっていないポリイ
ミド前段階物のマスクで覆われていない区域は感光樹脂
を侵すことのない特殊の溶剤を使用して溶解除去する。
う代りにこの膜に構造を作り、チップ表面に設けられた
彼の工程で例えばネイルヘッド接続（（より針金を接続
する接触面はポリイミド膜で覆われないようにするため
には最初にポリイミドまでは環式化されていない前段階
物あるいは一部分だけが環式化されている前段階物を板
の表面にとりつけた後その北に感光樹脂膜をマスクとし
て追加する。完全にポリイミドにはなっていないポリイ
ミド前段階物のマスクで覆われていない区域は感光樹脂
を侵すことのない特殊の溶剤を使用して溶解除去する。
続いて感光樹脂層を除去した稜始めて湿化学溶解除去と
それに続く高温テンパー処理により環式化を実行して耐
熱性ポリイミドとすることができる。しかしこの方法は
必要な工程段の数が多く軽済的に不利である。
それに続く高温テンパー処理により環式化を実行して耐
熱性ポリイミドとすることができる。しかしこの方法は
必要な工程段の数が多く軽済的に不利である。
この発明り）目的はこのような問題を解決して少くとも
トランジスタやダイオード等の能動素子を含む半導体チ
ップが耐熱性の合成樹脂膜で覆われα線に対して不感性
である半導体デバイスを簡単廉価に製造することができ
る方法を提供することである。
トランジスタやダイオード等の能動素子を含む半導体チ
ップが耐熱性の合成樹脂膜で覆われα線に対して不感性
である半導体デバイスを簡単廉価に製造することができ
る方法を提供することである。
この目的はこの発明により半導体板上に光作用により網
状化可能の耐熱性ポリマー前段階物からなる塗料層を設
け、少くとも接触面が設けられた板表面区域を除いて半
導体板表面の塗料層を照射し、非照射塗料層部分を除去
した後半導体板にデンバー熱処理を施すことによって達
成される。この方法により感光樹脂層をとりつけた稜そ
れを又除去するという操作無しに、構造を持つ耐熱性の
合成樹脂層を半導体板表面に設けることができる。
状化可能の耐熱性ポリマー前段階物からなる塗料層を設
け、少くとも接触面が設けられた板表面区域を除いて半
導体板表面の塗料層を照射し、非照射塗料層部分を除去
した後半導体板にデンバー熱処理を施すことによって達
成される。この方法により感光樹脂層をとりつけた稜そ
れを又除去するという操作無しに、構造を持つ耐熱性の
合成樹脂層を半導体板表面に設けることができる。
既に接着仲介剤を含みすぐ使用することができるポリマ
ー前段階物の溶液を使用すると、基板に接着仲介剤を塗
布しそれを乾燥するという工程段が除かれ有利である。
ー前段階物の溶液を使用すると、基板に接着仲介剤を塗
布しそれを乾燥するという工程段が除かれ有利である。
接着仲介剤は樹脂溶液の固体分に対して０．３乃至５重
量パー十ント、特に０．８乃至１．５重量パーセント加
えるのが有利である。
量パー十ント、特に０．８乃至１．５重量パーセント加
えるのが有利である。
光作用による網状化可能のポリマー前段階物としてはポ
リイソイントルキナゾリンジオン、ポリアミドイミド、
ポリエステルイミド、ポリ−１，３−オキザジン−６−
オン、ポリー１，３−キナゾリン−２，６−ジオン、ポ
リベンツ−１，３−オキザジンジオン−２，４しよびポ
リイミド中から選ばれたポリマーの前段階物が使用され
る。
リイソイントルキナゾリンジオン、ポリアミドイミド、
ポリエステルイミド、ポリ−１，３−オキザジン−６−
オン、ポリー１，３−キナゾリン−２，６−ジオン、ポ
リベンツ−１，３−オキザジンジオン−２，４しよびポ
リイミド中から選ばれたポリマーの前段階物が使用され
る。
塗料層の厚さは１００乃至１４０μｍの間に選ぶのが有
利である。
利である。
この発明の実施形態は特許請求の範囲第２項以下と次の
説明中に明らかにされている。
説明中に明らかにされている。
この発明の方法に従って作られた半導体板の断面を示す
図面についてこの発明を更に詳細に説明する。
図面についてこの発明を更に詳細に説明する。
半導体板１は例えばシリコン結晶板でありその表面には
多数の同種の回路が集積構造として作られ、後から個々
の半導体チップ５，６等に分断される。α線に対して保
護する必要がある集積回路例えば半導体メモリの場合メ
モリセルの集合を含む能動区域は図面に２として簡単に
表わされている。接触面３は集積回路とケースの接続ピ
ンとを結合する際の接続端となるものである。この接続
を可能にし又リード線の接触面からの脱離を１割止する
ためこの発明の方法によりポリマ一層４を設けα線に敏
感な能動区域２は全面的に覆われるが少くともアルミニ
ウムで作られた接触面３（アルミニウム・ベッド）は覆
われないようにする。
多数の同種の回路が集積構造として作られ、後から個々
の半導体チップ５，６等に分断される。α線に対して保
護する必要がある集積回路例えば半導体メモリの場合メ
モリセルの集合を含む能動区域は図面に２として簡単に
表わされている。接触面３は集積回路とケースの接続ピ
ンとを結合する際の接続端となるものである。この接続
を可能にし又リード線の接触面からの脱離を１割止する
ためこの発明の方法によりポリマ一層４を設けα線に敏
感な能動区域２は全面的に覆われるが少くともアルミニ
ウムで作られた接触面３（アルミニウム・ベッド）は覆
われないようにする。
第一工程段において半導体板１の表面７に全面的に光作
用により網状化可能の耐熱ポリマー前段階物から成る塗
料層を設ける。これに対しては次のポリマーが有利であ
る。
用により網状化可能の耐熱ポリマー前段階物から成る塗
料層を設ける。これに対しては次のポリマーが有利であ
る。
ポリイソイントルキナゾリンジオン、ポリイミド、ポリ
アミドイミド、ポリ−１，３−オキサジン−６−オン、
ポリ−１，３−キナゾリン−２，６−ジオン、ポリベン
ズ−１，３−オキザジンジオン−２，４およびポリエス
テルイミド。
アミドイミド、ポリ−１，３−オキサジン−６−オン、
ポリ−１，３−キナゾリン−２，６−ジオン、ポリベン
ズ−１，３−オキザジンジオン−２，４およびポリエス
テルイミド。
米作用網状化可能のポリイミド前段階物の使用は特に有
効であることが確められた。
効であることが確められた。
適当な前段階物と製造とその光化学反応による構造形成
に続く安定化熱処理については西独国特許第２３０８８
３０号明細誉中に記載されている。
に続く安定化熱処理については西独国特許第２３０８８
３０号明細誉中に記載されている。
この高耐熱性レリーフ構造の製作法においては放射＃Ｊ
ｌに感応する可溶性のポリマー前段階物を層又は嗅の形
で基板上につけ、ネガ形のマスクを通してこｎを照射し
、非照射部分を溶解又は引きはがしによって除去し、こ
れによって作られたしＩＪ−フ構造を必要に応じてテン
パー熱処理する。可溶性のポリマー前段階物としては多
官能性炭素環式又はへテロ環式の放射線感応性残余を含
む化合物とジアミン、ジイソシアン酸塩、ビス酸塩化物
又はジカルボン酸との付加反応又は縮合反応生成物が使
用される。ここで ａ）放射線感応残余Ｒ′ｋを含む化合物は付加反応又は
縮合反応に適したカルボキシル基、塩化カルボン酸基、
アミン基、イオシアン酸塩基、ヒドロキシル基中の二つ
とそれに対してオルト又はペリの位置においてカルボキ
シル基に結合された次の構造を持つ放射線感応基を含む
。
ｌに感応する可溶性のポリマー前段階物を層又は嗅の形
で基板上につけ、ネガ形のマスクを通してこｎを照射し
、非照射部分を溶解又は引きはがしによって除去し、こ
れによって作られたしＩＪ−フ構造を必要に応じてテン
パー熱処理する。可溶性のポリマー前段階物としては多
官能性炭素環式又はへテロ環式の放射線感応性残余を含
む化合物とジアミン、ジイソシアン酸塩、ビス酸塩化物
又はジカルボン酸との付加反応又は縮合反応生成物が使
用される。ここで ａ）放射線感応残余Ｒ′ｋを含む化合物は付加反応又は
縮合反応に適したカルボキシル基、塩化カルボン酸基、
アミン基、イオシアン酸塩基、ヒドロキシル基中の二つ
とそれに対してオルト又はペリの位置においてカルボキ
シル基に結合された次の構造を持つ放射線感応基を含む
。
０−ＣＨ＊ Ｃ＝ＯＨ９
■１
ハロゲンフェニル。
Ｒ２＝Ｈ，Ｃ１，アルキへアルコキシ
Ｒ３−炭素環式又はへテロ環式芳香族残余でＣ環を通し
て結合される ｂ）これらの化合物を置換するジアミン、ジイソ７アン
酸塩、ビス酸塩化物又はジカルボン酸は少くとも一つの
環式構造要素を含む。
て結合される ｂ）これらの化合物を置換するジアミン、ジイソ７アン
酸塩、ビス酸塩化物又はジカルボン酸は少くとも一つの
環式構造要素を含む。
加熱すると放射線感応残余Ｒゝを分離して新らたなペテ
ロ項式連鎖体を作り、膜の形で基板上につけネガ形マス
クを通して照射することができる別のポリマーについて
は西独国特許第２４３７３４８号および第２４６２１０
５号明細書に記載されている。
ロ項式連鎖体を作り、膜の形で基板上につけネガ形マス
クを通して照射することができる別のポリマーについて
は西独国特許第２４３７３４８号および第２４６２１０
５号明細書に記載されている。
高耐熱性ポリマー例えばポリイミドの米作用網状化可能
の前段階物はできるだけ一様な厚さで半導体板ｌの表面
７に全面的につける。これに対してはスピン法が適当で
あり、半導体板を回転軸にとりつけた皿の上に置き板の
中央に膜材料を一滴落し遠心力によって板の全面に分布
させる。
の前段階物はできるだけ一様な厚さで半導体板ｌの表面
７に全面的につける。これに対してはスピン法が適当で
あり、半導体板を回転軸にとりつけた皿の上に置き板の
中央に膜材料を一滴落し遠心力によって板の全面に分布
させる。
半導体板に膜材料をつける別の方法はローラー法である
。この方法では半導体板ｌを二つのローラーの間に置き
、一方のローラーｔｍ状のポリイミド前段・階動を満た
した浴につけて板の一方の面に膜材料が塗布されるよう
にする。カーテン法によることも可能であり、この場合
半導体板はコンベアベルト上に置き、ノズルとして作用
する狭い間隙を通して膜材料を上から供給する。
。この方法では半導体板ｌを二つのローラーの間に置き
、一方のローラーｔｍ状のポリイミド前段・階動を満た
した浴につけて板の一方の面に膜材料が塗布されるよう
にする。カーテン法によることも可能であり、この場合
半導体板はコンベアベルト上に置き、ノズルとして作用
する狭い間隙を通して膜材料を上から供給する。
米作用網状化可能の耐熱性ポリマー前段階物から成る塗
料層４の厚さは１００乃至１４０μｍとするのが有利で
ある。
料層４の厚さは１００乃至１４０μｍとするのが有利で
ある。
塗料層を設けた半導体板は短時間乾燥した後直ちに光照
射して現像し構造を作る。その際ポリマー前段階物の層
は公知のネガ型感光檎脂層の処理法に従いマスクで覆い
、高エネルギーの放射線特に紫外光を使用して板表面の
能動素子が設けられる区域２だけを照射する。非照射部
分を公知方法に従い溶剤によって溶解除去するか引きは
がす。
射して現像し構造を作る。その際ポリマー前段階物の層
は公知のネガ型感光檎脂層の処理法に従いマスクで覆い
、高エネルギーの放射線特に紫外光を使用して板表面の
能動素子が設けられる区域２だけを照射する。非照射部
分を公知方法に従い溶剤によって溶解除去するか引きは
がす。
これによって図に示すように鋭い縁端を持つレリーフ構
造が得られ、能動区域２だけがポリマー保護層４で覆わ
れ、接触面３＃′ｉ、被覆されず無比している。
造が得られ、能動区域２だけがポリマー保護層４で覆わ
れ、接触面３＃′ｉ、被覆されず無比している。
最終の工程段において半導体板１は２０分から８０分の
間の短い時間例えば３０分間、１５ｏ乃至５００℃、特
に３５０乃至４５０℃の温度でテンパー処理する。この
テンパー処理による化学変化によって高耐熱性のポリマ
一層４が得られるがその岸さは始めの塗料層の厚さの約
半分である。
間の短い時間例えば３０分間、１５ｏ乃至５００℃、特
に３５０乃至４５０℃の温度でテンパー処理する。この
テンパー処理による化学変化によって高耐熱性のポリマ
一層４が得られるがその岸さは始めの塗料層の厚さの約
半分である。
米作用により網状化可能のポリイミド前段階物を使用す
る際には厚さ約１２０１１ｍのラック層を設け、これを
短時間乾燥した後照射し現像し、続いて３０分間２７５
℃と４００℃の間の温度に加熱し厚さ約６０μｍの高耐
熱性ポリイミド層とする。
る際には厚さ約１２０１１ｍのラック層を設け、これを
短時間乾燥した後照射し現像し、続いて３０分間２７５
℃と４００℃の間の温度に加熱し厚さ約６０μｍの高耐
熱性ポリイミド層とする。
この発明の方法による処理に続いてチップ５゜６等の切
断と以後の組立作業が実施される。
断と以後の組立作業が実施される。
感光性のラック層４が板ｌの表面への接着と濡れ性を改
良する物質即ち接着仲介剤を含んでいるときは公知の工
程中いくつかの段階を省略できる。
良する物質即ち接着仲介剤を含んでいるときは公知の工
程中いくつかの段階を省略できる。
適当な接着仲介剤としては特に次のシラン類が挙げられ
る。
る。
ビニルトリエトキシシラン、ビニルトリ（メトキシエト
キシ）シラン、ビニルトリメトキシシラン、ｒ−メタク
リルオキシグロビルトリメトキシシラン、γ−グリシド
キシプロビルトリメトキシシラン、これらは樹脂溶液中
の他の固体樹脂分に対して０５乃至５重量％加える。
キシ）シラン、ビニルトリメトキシシラン、ｒ−メタク
リルオキシグロビルトリメトキシシラン、γ−グリシド
キシプロビルトリメトキシシラン、これらは樹脂溶液中
の他の固体樹脂分に対して０５乃至５重量％加える。
通常行われているように能動区域２を含む板ｌの表面７
に保瞳絶縁層特にＳｉＮ３の石英類似塗料層をラック層
４のとりつけ前に設けるｉ合にはこの絶縁層を例えば写
真蝕刻法により接触面３上で除去して接触形成を可能に
しなければならない。
に保瞳絶縁層特にＳｉＮ３の石英類似塗料層をラック層
４のとりつけ前に設けるｉ合にはこの絶縁層を例えば写
真蝕刻法により接触面３上で除去して接触形成を可能に
しなければならない。
板ｌの表面７に感光塗料層４を全面的に設け、この層に
所定の構造を作り接触面３の区域を露出させることによ
り、接触面３上の絶縁層を取除くために特殊のマスクを
使用する必要は無くなる。
所定の構造を作り接触面３の区域を露出させることによ
り、接触面３上の絶縁層を取除くために特殊のマスクを
使用する必要は無くなる。
図面はこの発明の方法に従って作られた半導体板の断面
の一部を示すもので、■は半導体板、２は能動区域、３
は接触面、４はポリマ一層、７は半導体板表面である。
の一部を示すもので、■は半導体板、２は能動区域、３
は接触面、４はポリマ一層、７は半導体板表面である。
Claims (1)
- 【特許請求の範囲】 １）半導体板表面に光の作用で網状化可能の耐熱性ポリ
マー前段階物から成る塗料層を設けること、少くとも接
触面が設けられている半導体板表面区域を除いてこの塗
料層を照射すること、非照射層部分を除去した後半導体
板にテンパー熱処理を施すことを特徴とする少くとも能
動素子を含む区域が合成樹脂層で覆われる半導体板に半
導体デバイスを製作する方法。 ２）光作用網状化可能の耐熱性ポリマー前段階物に少く
とも一種類の接着仲介剤を混合することを特徴とする特
許請求の範囲第１項記載の方法。 ３）接着仲介剤の混合比率を０．３％から５％の範囲内
に選ぶことを特徴とする特許請求の範囲第２項記載の方
法。 ４）接着仲介剤の混合比率を０．８％から１．５％の範
囲内に選ぶことを特徴とする特許請求の範囲第２項記載
の方法。 ５）ポリイソイントルキナゾリンジオン、ポリイミド、
ポリアミドイミド、ポリエステルイミド、ポリ−１，３
−オキザレン−６−オン。 ポリ−１，３−キナゾリン−２，６−ジオンおよびポリ
ペ／ツー１．３−オキサジンジオン−２，４中から選ば
れたポリマー前段階物を使用することを特徴とする特許
請求の範囲第１項乃至第４項の一つに記載の方法。 ６）光Ｉ−状化可能のポリイミド前段階物を塗料層に使
用することを特徴とする特許請求の範囲第１項乃至第５
項の一つに記載の方法。 ７）塗料層の厚さを１００から１４０μｍの範囲内に選
ぶことを特徴とする特許請求の範囲第１項乃至第６項の
一つに記載の方法。 ８）能ＩＩｈ′ｓ子が設けられている半導体板表面区域
だけを照射することを特徴とする特許請求の範囲第１項
乃至第７項の一つに記載の方法。 ９）紫外線で照射することを特徴とする特許請求の範囲
第１項乃至第８項の一つに記載の方法。 １０）半導体板を２０分から８０分の間１５０から５０
０℃までの間の温度で熱処理することを特徴とする特許
請求の範囲第１項乃至第９、頁の一つに記載の方法。 Ｉｆ） 塗料層を半導体板表面に全面的に設けることを
特徴とする特許請求の範囲第１項乃至第１Ｏ項の一つに
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813125284 DE3125284A1 (de) | 1981-06-26 | 1981-06-26 | Verfahren zum herstellen von bauelementen aus halbleiterscheiben |
| DE31252842 | 1981-06-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589345A true JPS589345A (ja) | 1983-01-19 |
Family
ID=6135491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57109674A Pending JPS589345A (ja) | 1981-06-26 | 1982-06-25 | 半導体板に半導体デバイスを製作する方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0068414A3 (ja) |
| JP (1) | JPS589345A (ja) |
| DE (1) | DE3125284A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60233646A (ja) * | 1984-03-29 | 1985-11-20 | シ−メンス、アクチエンゲゼルシヤフト | レリ−フ構造体の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3514020A1 (de) * | 1985-04-18 | 1986-10-23 | Telefunken electronic GmbH, 7100 Heilbronn | Elektrisches bauelement |
| JPH0783075B2 (ja) * | 1986-03-14 | 1995-09-06 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE19515189C2 (de) * | 1995-04-25 | 2003-07-10 | Infineon Technologies Ag | Chip-Abdeckung |
| US11699663B2 (en) | 2020-04-27 | 2023-07-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passivation scheme design for wafer singulation |
| CN113517205A (zh) * | 2020-04-27 | 2021-10-19 | 台湾积体电路制造股份有限公司 | 半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128851A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor memory device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3627529A (en) * | 1968-10-11 | 1971-12-14 | Grace W R & Co | Process for preparing a lithographic printing plate |
| DE2429843C3 (de) * | 1974-06-21 | 1979-04-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | MIS-Schaltung mit Feldeffekttransistoren sowie Verfahren zu ihrer Herstellung |
| JPS5850417B2 (ja) * | 1979-07-31 | 1983-11-10 | 富士通株式会社 | 半導体装置の製造方法 |
-
1981
- 1981-06-26 DE DE19813125284 patent/DE3125284A1/de not_active Withdrawn
-
1982
- 1982-06-22 EP EP82105468A patent/EP0068414A3/de not_active Withdrawn
- 1982-06-25 JP JP57109674A patent/JPS589345A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5568659A (en) * | 1978-11-20 | 1980-05-23 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| JPS55128851A (en) * | 1979-03-28 | 1980-10-06 | Hitachi Ltd | Semiconductor memory device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60233646A (ja) * | 1984-03-29 | 1985-11-20 | シ−メンス、アクチエンゲゼルシヤフト | レリ−フ構造体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0068414A2 (de) | 1983-01-05 |
| DE3125284A1 (de) | 1983-01-13 |
| EP0068414A3 (de) | 1983-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0026967B1 (en) | A method of manufacturing a semiconductor device using a thermosetting resin film | |
| US4163072A (en) | Encapsulation of circuits | |
| CN101581880B (zh) | 半导体封装件及其制造方法 | |
| CN107134414B (zh) | 半导体装置及其制造方法、倒装芯片型半导体装置及其制造方法 | |
| JPS589345A (ja) | 半導体板に半導体デバイスを製作する方法 | |
| JPS5987840A (ja) | 半導体装置 | |
| US6084311A (en) | Method and apparatus for reducing resin bleed during the formation of a semiconductor device | |
| US20040113243A1 (en) | UV cured polymeric semiconductor die coating | |
| JP2561039B2 (ja) | 半導体チップおよび回路基板の接続方法 | |
| JPS61248529A (ja) | 樹脂層の製造方法 | |
| JPH07105319B2 (ja) | 半導体装置の製造方法 | |
| JP3722809B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6058668A (ja) | カラ−フィルタ−の製造方法 | |
| JP2833162B2 (ja) | 回路基板への実装方法 | |
| JP3359080B2 (ja) | 耐酸性保護膜形成用塗布液及びそれを用いた半導体素子の製造方法 | |
| JPS58123727A (ja) | 半導体装置の製造方法 | |
| JP2551737B2 (ja) | 接着剤をマイクロ電子チップに塗布して半導体集積回路を作る方法 | |
| JPS6054444A (ja) | 半導体装置の製造方法 | |
| JPS60134498A (ja) | 電子部品の製造方法 | |
| JPS62150859A (ja) | 半導体装置 | |
| JPH04307937A (ja) | 半導体素子の製造方法 | |
| JPS60247949A (ja) | 半導体装置およびその製造方法 | |
| JPS6347263B2 (ja) | ||
| JPS612349A (ja) | 半導体装置の製造方法 | |
| JPS63160250A (ja) | 半導体装置の製造方法 |