JPS589408A - 増幅回路の入力段のための装置 - Google Patents
増幅回路の入力段のための装置Info
- Publication number
- JPS589408A JPS589408A JP10642581A JP10642581A JPS589408A JP S589408 A JPS589408 A JP S589408A JP 10642581 A JP10642581 A JP 10642581A JP 10642581 A JP10642581 A JP 10642581A JP S589408 A JPS589408 A JP S589408A
- Authority
- JP
- Japan
- Prior art keywords
- stage
- circuit
- voltage
- electronic means
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 230000000295 complement effect Effects 0.000 abstract description 4
- 238000012886 linear function Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 241000238413 Octopus Species 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は増1福回路の直線性および動作速度を改善する
ための装置に関するものである。
ための装置に関するものである。
従来の回路においては、いわゆる差動段が用いられてい
るが、そのような差動段は動作速度がおそく、直線性が
比較凶悪るく、容量帰還が大きい等の種々の欠点を有し
ている。
るが、そのような差動段は動作速度がおそく、直線性が
比較凶悪るく、容量帰還が大きい等の種々の欠点を有し
ている。
従って1本発明はそのような従来技術の欠点を克服し、
増幅器の利得安定度および感度を改善するものである。
増幅器の利得安定度および感度を改善するものである。
以下図面を参照して本発明の実施例につき説明しよう。
なお、第1図および第2図に示された実施例ではバイポ
ーラ・トランジスタが用いられているが、電界効果型ト
ランジスタのような他の半導体装置や真空管のような熱
電子装置を用いてもよい。
ーラ・トランジスタが用いられているが、電界効果型ト
ランジスタのような他の半導体装置や真空管のような熱
電子装置を用いてもよい。
第1図において、コレクタ接地型に接続されたPNP
)ランジスタQ1はこの回路の入力段を構成している。
)ランジスタQ1はこの回路の入力段を構成している。
このトランジスタQ1のコレクタ屈曲点電圧に接続され
うる。その接地電位は、トランジスタQ1のコレクタ屈
曲点電圧が十分に低ければ、すなわちそれのベース・エ
ミッタ間電圧よりも低ければ、平均入力信号電位と考え
られる。
うる。その接地電位は、トランジスタQ1のコレクタ屈
曲点電圧が十分に低ければ、すなわちそれのベース・エ
ミッタ間電圧よりも低ければ、平均入力信号電位と考え
られる。
トランジスタQ1のエミッタは抵抗R1を介してNPN
トランジスタQ2のエミッタに接続されている。このト
ランジスタQ2はベース接地型に接続され、かつトラン
ジスタQ1およびQ2のベース・エミッタ間電圧の和に
等しい動作電圧を有する電圧源V1によってバイアス電
圧を与えられている。
トランジスタQ2のエミッタに接続されている。このト
ランジスタQ2はベース接地型に接続され、かつトラン
ジスタQ1およびQ2のベース・エミッタ間電圧の和に
等しい動作電圧を有する電圧源V1によってバイアス電
圧を与えられている。
本発明を実施する場合には、電圧源■1の電圧はトラン
ジスタQ1およびQ2のベース・エミッタ間電圧の温度
変化に従って変化せしめられなければならない。前記ト
ランジスタQ2のコレクタは抵抗R2に接続されており
、この抵抗R2を通じてコレクタ電流のほとんどが流れ
る。トランジスタQ2のコレクタは、コレクタ接地され
たNPNトランジスタQ3のベースにも接続されており
、そのトランジスタQ3のエミッタはエミッタ接地され
たPNP トランジスタQ4のベースに接続されている
。このトランジスタQ4のエミッタは抵抗R3を介して
正の電源電圧子Vに接続され、コレクタはPNP トラ
ンジスタQ5のエミッタに接続、されている。トランジ
スタQ5のベースは、通常そのトランジスタQ5のベー
ス・エミッタ間’を圧の2倍または3倍の電圧を有しう
る電圧源v2を介してトランジスタQ4のエミッタに接
続されている。出力信号はトランジスタQ5のコレクタ
から得られる。
ジスタQ1およびQ2のベース・エミッタ間電圧の温度
変化に従って変化せしめられなければならない。前記ト
ランジスタQ2のコレクタは抵抗R2に接続されており
、この抵抗R2を通じてコレクタ電流のほとんどが流れ
る。トランジスタQ2のコレクタは、コレクタ接地され
たNPNトランジスタQ3のベースにも接続されており
、そのトランジスタQ3のエミッタはエミッタ接地され
たPNP トランジスタQ4のベースに接続されている
。このトランジスタQ4のエミッタは抵抗R3を介して
正の電源電圧子Vに接続され、コレクタはPNP トラ
ンジスタQ5のエミッタに接続、されている。トランジ
スタQ5のベースは、通常そのトランジスタQ5のベー
ス・エミッタ間’を圧の2倍または3倍の電圧を有しう
る電圧源v2を介してトランジスタQ4のエミッタに接
続されている。出力信号はトランジスタQ5のコレクタ
から得られる。
次に動作について説明すると、トランジスタQ。
およびQ2はコンプリメンタリ回路を構成しており、ト
ランジスタQ2のコレクタ電流はトランジスタQ1のベ
ースに与えられる入力電圧のほとんど線型の関数である
。若干の非直線性が残留しているが、これはトランジス
タQ、およびQ2のベース・エミッタ間電圧とエミッタ
電流とが指数関係にあるためである。この非直線性は負
の曲率な有し、従って、トランジスタQ、のベースが負
方向に駆動され、前記電流は伝達特性が完全に線型であ
る場合よりも若干大きく増加する。従って、トランジス
タQ1およびQ2の回路はほとんど線型の電圧・電流変
換器として作用する。上記非直線性の大きさは、抵抗R
1の値を適当に選定することによって容易に制御されう
る。
ランジスタQ2のコレクタ電流はトランジスタQ1のベ
ースに与えられる入力電圧のほとんど線型の関数である
。若干の非直線性が残留しているが、これはトランジス
タQ、およびQ2のベース・エミッタ間電圧とエミッタ
電流とが指数関係にあるためである。この非直線性は負
の曲率な有し、従って、トランジスタQ、のベースが負
方向に駆動され、前記電流は伝達特性が完全に線型であ
る場合よりも若干大きく増加する。従って、トランジス
タQ1およびQ2の回路はほとんど線型の電圧・電流変
換器として作用する。上記非直線性の大きさは、抵抗R
1の値を適当に選定することによって容易に制御されう
る。
トランジスタQ3およびQ4と抵抗R2およびR3より
なる回路はブリッジ回路を構成している。このブリツノ
回路構成かられかるように、出力電流に出力電流にとも
なう前記トランジスタQ3およびQ4のベース・エミッ
タ電圧の変化によって惹起せしめられる正の曲率を有す
る小さい指数性の非直線性を除いて、前記抵抗R2およ
びR3における電圧は等しくなければならない。従って
、前記トランジスタQ3およびQ4の回路はほとんど線
型の電流増幅器として作用し、この場合、利得は前記抵
抗R2およびR3の比によって設定され、正の非直線性
の程度は主として前記抵抗R3の値を適当に選定するこ
とによって設定される。
なる回路はブリッジ回路を構成している。このブリツノ
回路構成かられかるように、出力電流に出力電流にとも
なう前記トランジスタQ3およびQ4のベース・エミッ
タ電圧の変化によって惹起せしめられる正の曲率を有す
る小さい指数性の非直線性を除いて、前記抵抗R2およ
びR3における電圧は等しくなければならない。従って
、前記トランジスタQ3およびQ4の回路はほとんど線
型の電流増幅器として作用し、この場合、利得は前記抵
抗R2およびR3の比によって設定され、正の非直線性
の程度は主として前記抵抗R3の値を適当に選定するこ
とによって設定される。
トランジスタQ5と抵抗R4とよシなる回路は完全に線
型の電流・電圧変換器として作用する。前記トランジス
タQ5のベースが前記電圧源V2を介して前記トランジ
スタQ4のエミッタに接続されているがために、そのト
ランジスタQ4のコレフタ・エミッタ間電圧は出力端子
における電流または電圧に関係なく一定となされ、エミ
ッタ接地段における動作速度を大幅に低下せしめる原因
となるトランジスタQ4のコレクタからベースへの容量
帰還を除去する。
型の電流・電圧変換器として作用する。前記トランジス
タQ5のベースが前記電圧源V2を介して前記トランジ
スタQ4のエミッタに接続されているがために、そのト
ランジスタQ4のコレフタ・エミッタ間電圧は出力端子
における電流または電圧に関係なく一定となされ、エミ
ッタ接地段における動作速度を大幅に低下せしめる原因
となるトランジスタQ4のコレクタからベースへの容量
帰還を除去する。
全体として、この回路は相当な利得を有するほとんど線
型の電圧増幅器を構成している。上記回路の非直線性は
非常に小さくかつ指数性を有しており、トランジスタQ
1およびQ2の非直線性は負であり、トランジスタQ、
およびQ4の非直線性は正であって1それらの両弁直線
性は互いに完全にかつ永久的に打消し合うように容易に
かつ安定に調整されることができるので、このようにし
て全体の非直線性が測定できない程度に小さい電圧増幅
器が構成される。
型の電圧増幅器を構成している。上記回路の非直線性は
非常に小さくかつ指数性を有しており、トランジスタQ
1およびQ2の非直線性は負であり、トランジスタQ、
およびQ4の非直線性は正であって1それらの両弁直線
性は互いに完全にかつ永久的に打消し合うように容易に
かつ安定に調整されることができるので、このようにし
て全体の非直線性が測定できない程度に小さい電圧増幅
器が構成される。
上記回路の他の重要な特徴はそれの動作速度である。上
記の説明から明らかなごとく、上記回路構成では、電流
利得を与えるすべての回路段、すなわち前記トランジス
タQ1およびQ4は短絡負荷で動作し、他方、電圧利得
を与えるすべての回路段すなわち前記トランジスタQ2
およびQ5はペース接地段であって有害な程度の容量帰
還の作用は存在しないから、動作速度を制限する原因と
なる容量帰還が存在しない。
記の説明から明らかなごとく、上記回路構成では、電流
利得を与えるすべての回路段、すなわち前記トランジス
タQ1およびQ4は短絡負荷で動作し、他方、電圧利得
を与えるすべての回路段すなわち前記トランジスタQ2
およびQ5はペース接地段であって有害な程度の容量帰
還の作用は存在しないから、動作速度を制限する原因と
なる容量帰還が存在しない。
上記回路構成の他の利点は、それの利得と非直線性が前
記抵抗R1,R2,R6およびR4によって設定され、
かつ前記トランジスタQ1〜Q5の個々の特性にほとん
ど無関係であるという点である。
記抵抗R1,R2,R6およびR4によって設定され、
かつ前記トランジスタQ1〜Q5の個々の特性にほとん
ど無関係であるという点である。
従って、前記回路構成は設計さえ適切になされれば、本
質的に安定でありかつ永久的に線型であることがわかる
。
質的に安定でありかつ永久的に線型であることがわかる
。
本発明の新規な概念および利益は、回路が逆極性を有す
る場合にも、すなわち電源電圧が負である場合、回路の
電圧源の極性をそれに対応して変更せしめ、各PNPt
たはNPN )ランジスタをそれぞれNPNtたはPN
P )ランノスタで置換すれば全く同様に適用されうろ
ことが上記のことから明らかであろう。また、上記回路
に用いられたバイポーラ・トランジスタの幾つかあるい
はすべてをそれに対応する極性の電界効果型トランジス
タで置換しても上述しだのと全く同様の効果が得られる
。
る場合にも、すなわち電源電圧が負である場合、回路の
電圧源の極性をそれに対応して変更せしめ、各PNPt
たはNPN )ランジスタをそれぞれNPNtたはPN
P )ランノスタで置換すれば全く同様に適用されうろ
ことが上記のことから明らかであろう。また、上記回路
に用いられたバイポーラ・トランジスタの幾つかあるい
はすべてをそれに対応する極性の電界効果型トランジス
タで置換しても上述しだのと全く同様の効果が得られる
。
第2図は本発明の第2の実施例を示しており。
これは対称型コンプリメンタリ回路である。第2図から
れかるように、この回路構成は対称電源+Vおよび一■
が用いられていることおよび抵抗R5が電流源■2で置
換されている点を除いて、第1図に示されたものと同一
である。この実施例によれば、(1)入力および出力端
子がゼロ電位である、(ii)対称コンプリメンタリ回
路構造によってすべての偶数次非直線性が打消されるの
で、上述した非直線性の打消が第1図の回路の場合より
もさらに容易であシかつそれよりもはるかに優れた直線
性が実現される、(111)用いられている半導体装置
の電圧依存容量によって生ぜしめられる残留偶数次高周
波非直線性が自動的に打消される等の作用効果が得られ
る。
れかるように、この回路構成は対称電源+Vおよび一■
が用いられていることおよび抵抗R5が電流源■2で置
換されている点を除いて、第1図に示されたものと同一
である。この実施例によれば、(1)入力および出力端
子がゼロ電位である、(ii)対称コンプリメンタリ回
路構造によってすべての偶数次非直線性が打消されるの
で、上述した非直線性の打消が第1図の回路の場合より
もさらに容易であシかつそれよりもはるかに優れた直線
性が実現される、(111)用いられている半導体装置
の電圧依存容量によって生ぜしめられる残留偶数次高周
波非直線性が自動的に打消される等の作用効果が得られ
る。
以上本発明の特定の実施例について説明したが、本発明
はそれに限定されるものではなく、特許請求の範囲内で
可能なあらゆる変形変更を包含するものである。
はそれに限定されるものではなく、特許請求の範囲内で
可能なあらゆる変形変更を包含するものである。
第1図は本発明の第1の実施例を示す回路図、第2図は
本発明の第2の実施例を示す回路図である。 手続補正書 昭和56年11月ζ日 )、’L− 特許庁長官 島 1)春 樹 殿 4訪
”−1事件の表示 特願昭56 106425号2発
明の名称 増幅回路の入力段のだめの装置3補正をす
る者 事件との関係 特許出願人 名 称 新白砂電機株式会社 4代理人 5補正命令の日刊 自 発 6補正の対象 明細書全文 7補正の内容 (1)明細書の全文を別紙のごとく補正する(ただL2
内容に変更なし)。 以上 手続補正書 1 事件の表示 昭和3L年ti 古筆 願第JO1ol125″号2
、凶ト町のタコ称 す他巾釦司2各−の入力段のための
装、鼠3、 補正をする者 事件との関係 W水肩暖友 4、代理人 5、 補正命令の日付 13召手口兇与N月にB6、
補正により増加する発明の数 7、補正の対象 、/″\′ 杏1月だ、漕瞬ト*V′口面
本発明の第2の実施例を示す回路図である。 手続補正書 昭和56年11月ζ日 )、’L− 特許庁長官 島 1)春 樹 殿 4訪
”−1事件の表示 特願昭56 106425号2発
明の名称 増幅回路の入力段のだめの装置3補正をす
る者 事件との関係 特許出願人 名 称 新白砂電機株式会社 4代理人 5補正命令の日刊 自 発 6補正の対象 明細書全文 7補正の内容 (1)明細書の全文を別紙のごとく補正する(ただL2
内容に変更なし)。 以上 手続補正書 1 事件の表示 昭和3L年ti 古筆 願第JO1ol125″号2
、凶ト町のタコ称 す他巾釦司2各−の入力段のための
装、鼠3、 補正をする者 事件との関係 W水肩暖友 4、代理人 5、 補正命令の日付 13召手口兇与N月にB6、
補正により増加する発明の数 7、補正の対象 、/″\′ 杏1月だ、漕瞬ト*V′口面
Claims (1)
- 【特許請求の範囲】 1、バイポーラ型トランソスタまたは電界効果型トラン
ゾスタを含む適当な電子手段を用いて構成され、該電子
手段の異なる電極に接続された抵抗のような適当な電子
手段の値を適当に選定することによって非直線性を打消
しうるようになされた電圧・電圧変換器を構成するコレ
クタ接地段、ベース接地段、コレクタ接地段、エミッタ
接地段、およびベース接地段を具備した増幅回路の入力
段のだめの装置。 2、特許請求の範囲第1項記載の装置において。 前記1番目の段が短絡回路で動作する電流増幅回路より
なり、前記2番目の段が電圧増幅回路よりなる前記装置
。 3、特許請求の範囲第1項記載の装置において、前記3
番目の段が前記4番目の段とともにブリッジ回路を構成
しておシ、該第3および第4番目の段が電流利得手段で
あり、前記ブリッジ回路が前記各段における非直線性を
打消すだめの手段を与える前記装置。 4、特許請求の範囲第1項記載の装置において、前4番
目の段の後にそれの動作電圧を実質的に一定に保持しか
つ該段の他の動作特性とは独立に保持する第5の段が設
けられている前記装置。 5、特許請求の範囲第1項記載の装置において、前記第
5の段が線型かつ速応答性の純粋な電圧利得手段よりな
る前記装置。 6、特許請求の範囲第1項記載の装置において、前記1
番目および2番目の段と前記3番目および4番目の段の
非直線性が逆方向であるが同じ性質を有するものであっ
て互いに打消し合うものである前記装置。 7、特許請求の範囲第1項記載の装置において。 利得と非直線性とが用いられた能動半導体手段とは本質
的に独立であり受動電子手段にのみ依存する前記装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10642581A JPS589408A (ja) | 1981-07-08 | 1981-07-08 | 増幅回路の入力段のための装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10642581A JPS589408A (ja) | 1981-07-08 | 1981-07-08 | 増幅回路の入力段のための装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS589408A true JPS589408A (ja) | 1983-01-19 |
Family
ID=14433298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10642581A Pending JPS589408A (ja) | 1981-07-08 | 1981-07-08 | 増幅回路の入力段のための装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589408A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203451A (ja) * | 1985-03-06 | 1986-09-09 | Mitsubishi Paper Mills Ltd | ゼラチン含有写真層の薄層塗布方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101644A (en) * | 1978-01-27 | 1979-08-10 | Pioneer Electronic Corp | Transistor amplifier |
-
1981
- 1981-07-08 JP JP10642581A patent/JPS589408A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54101644A (en) * | 1978-01-27 | 1979-08-10 | Pioneer Electronic Corp | Transistor amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61203451A (ja) * | 1985-03-06 | 1986-09-09 | Mitsubishi Paper Mills Ltd | ゼラチン含有写真層の薄層塗布方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| EP0439071B1 (en) | Logarithmic amplifier | |
| JPH01137709A (ja) | 差動増幅器 | |
| EP0528940A1 (en) | Wideband differential voltage-to-current converters | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPS63185206A (ja) | 寄生インピーダンス中和回路 | |
| EP0828344A2 (en) | Integrated circuit and method for generating a transimpedance function | |
| JPH01318308A (ja) | 対数増幅器 | |
| JPS60204019A (ja) | 電流源回路配置 | |
| JPS589408A (ja) | 増幅回路の入力段のための装置 | |
| JPH04135307A (ja) | 折れ線特性回路 | |
| JPH04369105A (ja) | 増幅器 | |
| US6339319B1 (en) | Cascoded current mirror circuit | |
| JPH04127703A (ja) | 演算増幅回路 | |
| JP3565258B2 (ja) | リップルフィルタ回路とこれを用いた増幅器 | |
| JPS602672Y2 (ja) | 半導体集積回路装置 | |
| JPH01168104A (ja) | カレントミラー回路 | |
| Blessser | Ultralinear transistor configuration under conditions of minimal power-supply drain current | |
| JPS6133710Y2 (ja) | ||
| JPS6238012A (ja) | 可変利得回路 | |
| JPS6126848B2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPS6130327Y2 (ja) | ||
| JPS63139411A (ja) | 半導体集積回路装置 |