JPS589446B2 - デ−タ・バスのノイズ抑制方式 - Google Patents

Description

【発明の詳細な説明】 本発明は，データ・バスにおけるノイズ抑制方式に関す
るものである。

データ・バスは、データ処理システムにおいて、複数の
ユニット間の共通のデータ伝送路として、、広く使用さ
れている。

データ・バスを構成する信号線群は、データそのものを
伝送するためのデータ線と、ユニット間のデータ授受の
際の種々の制御信号を伝送するためのタグ線とに分けら
れる。

データ処理システムは、近年ますます大量処理と高速処
理が要求されてきているが、大量処理用に増設されたユ
ニット群を接続するためにデータ・バスを長くし、高速
処理のためにデータ・バス上の信号を高速化すると、デ
ータ・バスのノイズが問題になってくる。

タグ線は、データ線上のデータの変化にともなうノイズ
の影響を受けやすいが、タグ線に混入したノイズにより
制御信号が乱されると、データ伝送の制御が狂ってくる
ので、影響は重大である。

それに対処するため、従来は、データ・バスを一且適当
な長さごとに分割し、バス・リビータを介して再接続す
るようにしていたが、バス・リピータの動作遅れのため
に、データ伝送速度が遅くなり、高速性が犠牲になるの
が欠点である。

タグ線に混入するノイズとしては、タグ線１のアクティ
ブ・レベルの信号をノンアクティブ・レベルにする極性
のものと、ノンアクティブ・レベルの信号をアクティブ
・レベルにする極性のものとがあるが、影響が大きいの
は、アクティブ・レベルの信号をノンアクティブ・レベ
ルにするノイズのほうである。

なぜなら，データ転送の正規のシーケンスに従って発生
したタグ線のアクティブ信号は、ノイズによって途中で
ノンアクティブになっても、その信号に受信側では、正
規に終了したものと区別がつかず、それに応答して異常
なシーケンスに入り込むおそれがあるからである。

これに対して、タグ線のノンアクティブ信号が、ノイズ
により、正規のデータ転送シーケンスに無関係にアクテ
ィブになったときは、シーケンスに照し合わせて、それ
は比較的容易に識別できるので、誤動作回避が可能であ
る。

本発明の目的は、データ伝送速度を犠牲にすることなく
、アクティブ・レベルのタグ線に混入するノイズを抑制
する方式を提供することにある。

本発明は、駆動回路によってアクティブ・レベルの信号
が与えられたタグ線を、その全線にわたって、正規の信
号の継続時間を越えない時間だけ、強制的に低インピー
ダンスでアクティブ・レベルの出位点に接続するように
したものである。

以下、図面によって本発明を説明する。

第１図は、本発明の適用対象となるデータ処理システム
の一例の概念的構成図である。

第１図において、１はプロセッサ、２１〜２４はメイン
・メモリ・ユニット，３はデータ・バスである。

プロセッサ１とメイン・メモリ・ユニット２１〜２４は
データ・バス３によって接続される。

データ・バス３は、データ線３１とタグ線３２とからな
る。

データ線３１は，プロセッサ１とメイン・メモリ・ユニ
ット２１〜２４との間で授受されるデータを伝送するた
めのもので，データのビット数に見合った例えば２０本
の信号線からなる。

タグ線は、データの授受を秋序づける制御信号を伝送す
るためのもので、ここでは，非同期確認方式によるデー
タ伝送を前提として、４本の信号線を例示してある。

これら信号線をローレベル・アクティブの信号が伝送さ
れる。

駆動回路はオープン・コレクタ形の回路である。

このようなデータ・バス３によるデータ伝送は次のよう
にして行われる。

動作説明図を第２図、および第３図に示す。

第２図はプロセッサ１がメイン・メモリ・ユニット２ｉ
（ｌ＝ｉ〜４）にデータ読出しを行う場合、第３図はプ
ロセッサ１がメイン・メモリ・ユニット２１にデータ書
込みを行う場合である。

第２図のデータ読出しの場合、プロセッサ１は、読出し
アドレスを指定するアドレス・データをデータ線３１に
送出するとともに、第１のタグ線ＭＳＥＬＯにメモリ起
動指令を送出する。

アドレス・データに合致するアドレスを有するメイン・
メモリ・ユニット例えば２１は、起動指令を受信すると
、第２のタグ線ＭＲＳ Ｐに応答信号を送出する。

プロセッサ１は、この応答信号を受信すると、第３のタ
グＭＤＡＴＯにデータ出力指令を送出する。

メイン・メモリ・ユニット２１は、この指令を受信する
と５先に指定されたアドレスから読出したデータをデー
タ線３１に送出し，かつ第４のタグ線ＭＤＡＴＩにデー
タ入力信号を送出する。

プロセッサ１は、このデータ入力信号を受信すると、デ
ータ線３１上のデータを読込み、タグ線ＭＤＡＴＯ上の
データ出力指令を消す。

メイン・メモリ・ユニット２１は、タグ線ＭＤＡＴＯ上
の指令が消えたことを検知して、タグ線ＭＤＡＴＩ上の
信号を消す。

プロセッサ１は，この信号が消えたことを検知して、タ
グ線ＭＳＥＬＯ上のメモリ起動指令を消す。

メイン・メモリ・ユニット２１は、この指令が消えたこ
とを検知して、タグ線ＭＲＳＰ上の応答信号を消す。

これによって、データ１語の読出し動作を完了する。

第３図のデータ書込みの場合も、先ず、プロセッサ１か
ら書込みアドレスを指定するアドレス・データとメモリ
起動指令の送出が行われる。

そして、それに対するメイン・メモリ・ユニット２１か
らの応答があると、プロセッサ１は、データ線３１上に
書込みデータを送出し、かつタグ線ＭＤＡＴＯ上にデー
タ出力指令を送出する。

メイン・メモリ・ユニット２３は、この指令を受信する
と、データ線３１上のデータを、先に指定されたアドレ
スに書込み、次いで、タグ線ＭＤＡＴＩにデータ入力信
号を送出する。

この信号がプロセッサ１によって検知されると、データ
出力指令が消され、以下、それに伴なって，第２図の場
合と同様に残りの信号および指令が消される。

このような動作が行われるとき、データ線３１上では、
アドレス・データや読出し、書込みデータの立上り、立
下りが行われる。

データ線３１は本数が多いので、そこで信号の立上り、
立下りが行われると、タグ線３２へのクロス・トーク・
ノイズやコモン電位の変動が生じる。

これは、ローレベルアクティブの状態にあるタグ線にと
って大きなノイズとなりうる。

しかし、メイン・メモリ・ユニット２１〜２４のタグ線
端には第４図のような回路が設けられ、ノイズを抑制す
るようになっている。

すなわち、第４図のメイン・メモリ・ユニット２１にお
いて、タグ線ＭＳＥＬＯ用の受信回路Ｈの入力側に、ナ
ンド・ゲートＧ１と単安回路ＭＭ，からなるローレベル
・・クランプ回路ＣＬＰ，が接続され、タグ線ＭＲＳ
Ｐ用の１駆動回路Ｄの出力側には、インバータ１とナン
ド・ゲー］・Ｇ２と単安定回路ＭＭ２からなるローレベ
ル・クランプ回路ＣＬＰ２が設けられる。

他のタグ線用の受信回路および駆動回路についても、同
様なローレベル・クランプ回路が設けられルＣ図略）。

他のメイン・メモリ・ユニット２２〜２４も同様な構成
とされる。

ローレベル・クランプ回路ＣＬＰ，は次のような動作を
する。

すなわち、タグ線ＭＳＥＬＯの信号レベルが“Ｌ”にな
ると、受信回路Ｒの出力が“Ｈ”になることにより、ナ
ンド・ゲートＧ１には、“Ｈ”人力信号が、一方は直接
に他方は単安定回路ＭＭ１を介してそれぞれ与えられる
。

このため、ナンド・ゲートＧ１の出力信号は単安定回路
の“Ｈ”出力信号が続く限り“Ｌ”となる。

すなわち、受信回路Ｒの入力側は、ローレベル・アクテ
ィブの入力信号の到来後、単安定回路ＭＭ１の設定時間
Ｔ１だけローレベルにクランプされる。

駆動回路Ｄの出力側に設けられたローレベル・クランプ
回路ＣＬＰ２も、タグ線ＭＲＳＰの信号がローレベルに
なったとき、同様な動作をする。

タグ線の信号は、他のメイン・メモリ・ユニット２２〜
２４にも共通に与えられるから、すべてのメイン・メモ
リ・ユニット２１〜２４において、同様なタグ線のロー
レベル・クランプが行われる。

したがって、あるタグ線にローレベル・アクティブの信
号が与えられると、そのタグ線は、全線にわたってロー
レベル・クランプされる。

このようなローレベル・クランプが行われているとき、
そのタグ線は全線にわたって低インピーダンスでコモン
点に接続されてので、そのタグ線にノイズが加えられて
も、その電圧レベルにはほとんど影響がおよばない。

ローレベル・クランプの継続時間は、ローレベル・クラ
ンプ回路の単安定回路により、そのタグ線の制御信号継
続時間よりも短かく、かつその間のデータ線３１上のデ
ータ変化時期を包含するように定められる。

これをタグ線ＭＳＥＬＯおよびＭＲＳＰについて例示す
れば、第２図および第３図のＴ１，Ｔ２のようになる。

タグ線ＭＤＡＴＯおよびＭＤＡＴＩについても同様に定
められる。

このようにすれば、タグ線上のローレベル・アクティブ
の制御信号は、データ線３１上のデータ変化によるノイ
ズの影響を受けなくなるので、高速性を犠牲にすること
なく、安定に動作させることができる。

なお，ノイズは、その極性によっては、タグ線上のハイ
レベルのノンアクティブ信号のレベルを下げるものもあ
りうる。

そのようなノイズにより、ノンアクティブ信号が一時的
に論理回路のスレツシュホールド・レベル以下に低下す
ると、ローレベル・クランプ回路の働きにより、アクテ
ィブ・レベルが確定してしよう不都合が発生する。

しかし、このような不都合は、スレツシュホールド・レ
ベルを十分低く設定することにより、起りにくくするこ
とができ、また、たまたまローレベル・クランプされた
としても、タグ線の信号が正規のシーケンスによらずに
アクティブになったことにより、その異常性は容易に検
出できるので、適切な誤動作防止が行なえる。

以上は、プロセッサとメイン・メモリ・ユニット群の間
のデータ伝送に本発明を適用した例であるが、本発明の
適用はそのような例に限らず、データ・バスによるデー
タ伝送一般に適用できる。

また、ローレベル・クランプの継続期間は、単安定回路
によらず、他のタグ線の信号を監視し、適当な論理によ
って決定するようにしてもよい。

また、ローレベル・クランプ回路を各ユニット側に設け
、ユニットがデータ・バスに接されれば、データ・バス
のその部分にローレベル・クランプ回路が自ずと接続さ
れるようにしたが、ローレベル・クランプ回路はユニッ
ト群とは別体とし、データ・バスの適宜の箇所に接続す
るようにしてもよい。

また、本発明の思想は、ローレベル・アクティブ信号を
伝送するデータ・バスに限らず、ハイレベル・アクティ
ブ信号を伝送するデータ・バスに適用することもできる
。

以上のように、本発明は、駆動回路によってアクティブ
・レベルの信号が与えられたタグ線を，その全線にわた
って、正規の信号の継続時間を越えない時間だけ、強制
的に低インピーダンスでアクティブ・レベルの電位点に
接続するようにした。

このため、データ伝送速度を犠牲にすることなく，アク
ティブ・レベルのタグ線に混入するノイズを抑制するこ
とができる。

【図面の簡単な説明】

第１図は本発明の適用例の概念的構成図、第２図および
第３図は第１図の装置の動作説明図、第４図は第１図の
装置の一部の詳細図である。 １……プロセッサ、２１〜２４……メイン・メモリ・ユ
ニット、３……データ・バス、３１……データ線、３２
……タグ線、Ｒ……受信回路、Ｄ……駆動回路、Ｉ……
インバータ、Ｇｌ，Ｇ２……ナンド・ゲート，ＭＭ１，
ＭＭ２……単安定回路。

Claims (1)

【特許請求の範囲】
1. １ データ線とタグ線からなるデータ・バスにおいて、
   タグ線にアクティブ・レベルの信号が与えられたとき，
   そのタグ線を、実質的にその全線にシわたって、そのタ
   グ線の正規の信号のアグテイナ・レベルの継続期間内で
   かつその期間内のデータ線上のデータ切り換え時期を包
   含する期間だけ、強制的にアクティブ・レベルの電位点
   に低インピーダンスで接続するようにしたノイズ抑制方
   式。