JPS5895421A - 誤動作防止装置 - Google Patents

誤動作防止装置

Info

Publication number
JPS5895421A
JPS5895421A JP56193874A JP19387481A JPS5895421A JP S5895421 A JPS5895421 A JP S5895421A JP 56193874 A JP56193874 A JP 56193874A JP 19387481 A JP19387481 A JP 19387481A JP S5895421 A JPS5895421 A JP S5895421A
Authority
JP
Japan
Prior art keywords
pulse
trigger
input
signal
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56193874A
Other languages
English (en)
Inventor
Motoyuki Suzuki
基之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56193874A priority Critical patent/JPS5895421A/ja
Publication of JPS5895421A publication Critical patent/JPS5895421A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/14Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は所定の入力トリガパルス以外のパルスの場合に
は後段回路にトリガパルスが加わらないようにしようと
するものであり、トリガパルスを受ける毎に状態を変え
るテレビジョン受像機等に用いられる誤動作防止装置を
提供しようとするものである。
従来、所定のトリガパルス以外のパルスに対シては入力
回路にフィルタを挿入して除去するのが一般的である。
しかしながら、この手段ではパターンの引廻しや、リー
ド線の引廻しのために状態が変化することが多く、特に
フィルタの時定数によるトリガパルスの立上りや立下り
が受は側の規格を満足する範囲では充分な効果が得られ
ない欠点がある。
そこで、本発明はディジタル処理により上記欠点を除去
した誤動作防止装置を提供しようとするものであり、以
下本発明の実施例について図面とともに説明する。
第1図に示すように入力端子1に加えられた第2図aに
示す入力) IJガパルスは論理微分回路2に加えられ
、2a点に第2図すに示す信号が、出力端子2bに第2
図Cに示すパルスが得られ、ゲート3て加えられる。上
記入力トリガパルス(は遅延線や遅延回路等の遅延手段
4に加えら凡で、第2図dに示す信号となり、モノマル
チバイブレータ5に加えられ、第2図eに示す信シ」″
と乙・ってゲート3に加えられる。このゲート3の出力
6−1第2図fに示すパルスとなり、このパルスが後段
の切換回路等の回路6に新たなトリガ信号として)J[
+えられる。
遅延手段4とモノマルチバイブレータ50代りに第3図
に示すように遅延線4aとフリッフフロッ7’6aによ
っても構成することができる。
今、第1図の回路で入力端子1に加えられるパルスが所
定のものではなく、第4図aに示すように巾の狭い雑音
パルスの場合、各部の波形は第4図b 、 c’ 、 
d 、 e 、 fとなりゲート3の出力端子にトリガ
パルスは生じない。また、第5図aに示すように巾広い
雑音パルスの場合にも、各部の波形は第6図す、c、d
、e、fとなり、ゲート3に出力は発生しない。
このように、所定のトリガパルス以外では新たなトリガ
パルスが発生しないので次段を誤動作させることがなく
なるものである。なお不要パルスがチャタリング状に継
続する場合には第1図の回路でも新たなトリガパルスが
出る場合があるのでこの場合にはM1図の入力端子1と
論理微分回路2の入力端子間に再トリガ可能なモノマル
チバイブレータを入れればよい。
以上のように、本発明は入力トリガパルスを一定時間遅
延させたパルスで駆動されるモノマルチバイブレータま
たはフリップフロップの出力と上記入力トリガパルスの
論理微分されたトリガエツジパルスとの論理ゲートによ
り得られた出力全後段のトリガ入力とすることを特徴と
するものであり、所定のパルス巾以外の雑音パルスが入
った場合には新たなトリガパルスが発生しないので後段
回路を雑音パルスによってトリガしてしまうことかなく
なるものである。
【図面の簡単な説明】
第1図は本発明の一実施例における誤動作防止装置のブ
ロック線図、第2図、第4図、勇5図は同装置説明のだ
めの各部の波形図、第3図は同装置の一部分の他の実施
例のブロック線図である。 1・・・・・・入力端子、2・・・・・・論理微分回路
、3・・・・・・ゲート、4,4a・・・・・・遅延手
段、5・・・・・・モノマルチバイブレータ、5a・・
・・・・クリップフロップ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 a −」−1−一 100− 第4図 J□ 第5図 f □

Claims (1)

    【特許請求の範囲】
  1. 入力トリガパルスを一定時間遅延させたパルスで駆動さ
    れるモノマルチバイブレータまだはフリップフロップの
    出力と上記入力トリガパルスの論理微分されたトリガエ
    ツジパルスとの論理ゲートにより得られだ出力を後段の
    トリガ入力とすることを特徴とする誤動作防止装置。
JP56193874A 1981-12-01 1981-12-01 誤動作防止装置 Pending JPS5895421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56193874A JPS5895421A (ja) 1981-12-01 1981-12-01 誤動作防止装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56193874A JPS5895421A (ja) 1981-12-01 1981-12-01 誤動作防止装置

Publications (1)

Publication Number Publication Date
JPS5895421A true JPS5895421A (ja) 1983-06-07

Family

ID=16315181

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56193874A Pending JPS5895421A (ja) 1981-12-01 1981-12-01 誤動作防止装置

Country Status (1)

Country Link
JP (1) JPS5895421A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252309A (ja) * 1989-03-27 1990-10-11 Nissan Motor Co Ltd ディジタル回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02252309A (ja) * 1989-03-27 1990-10-11 Nissan Motor Co Ltd ディジタル回路

Similar Documents

Publication Publication Date Title
JP2001211057A (ja) データストリームの入力フィルタ段階及び、データストリームをフィルタする方法
JPS5895421A (ja) 誤動作防止装置
US4105980A (en) Glitch filter circuit
CA1143479A (en) Noise eliminator circuit
JPH04287512A (ja) グリッジノイズ除去回路
JP2956309B2 (ja) 信号受信回路
JPH06132791A (ja) ノイズ除去回路
JPH0256853B2 (ja)
SU1270875A1 (ru) Цифровой полосовой фильтр
US4656460A (en) D/A converter
JPS6198014A (ja) ノイズパルス除去装置
JPH0110024Y2 (ja)
SU1208554A2 (ru) Устройство переменного приоритета
JPH026680Y2 (ja)
JPS5934188Y2 (ja) 信号入力回路
JPS60137120A (ja) デジタル信号弁別回路
JP2792261B2 (ja) 警報開始遅延回路
JPS61184006A (ja) パルス幅弁別回路
JPH02170616A (ja) 論理集積回路
JPS6363215A (ja) チヤタリング除去装置
JPH055708Y2 (ja)
JPH02116129U (ja)
JPH01293449A (ja) ウォッチドッグタイマ
JPH066210A (ja) タイマ回路
JPH0458728B2 (ja)