JPS5897910A - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPS5897910A JPS5897910A JP56197537A JP19753781A JPS5897910A JP S5897910 A JPS5897910 A JP S5897910A JP 56197537 A JP56197537 A JP 56197537A JP 19753781 A JP19753781 A JP 19753781A JP S5897910 A JPS5897910 A JP S5897910A
- Authority
- JP
- Japan
- Prior art keywords
- amplification stage
- amplifier
- field effect
- output
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は初段に電界効果トランジスタを用いた増幅器に
関するものであり、その目的とするところは直流的な動
作が安定で、かつ低雑音化を図ることができる増幅器を
提供することにある。
関するものであり、その目的とするところは直流的な動
作が安定で、かつ低雑音化を図ることができる増幅器を
提供することにある。
一般に、初段に電界効果トランジスタを用いた増幅器は
第１図に示すように構成される。第１図において、１は
入力端子、２は出力端子、３．４は電源端子、６，６は
電界効果トランジスタ、７は２段目の増幅回路、８，９
，１０．１１は上記電界効果トランジスタ６．６のバイ
アス抵抗、１２゜１３は上記２段目の増幅回路７の出力
側から上記電界効果トランジスタ６のゲート電極への帰
還抵抗である。この増幅器において、上記電界効果トラ
ンジスタ６は初段の増幅回路として作用し、上記電界効
果トランジスタ６は上記２段目の増幅回路７の利得が十
分大きく、かつ抵抗１２．１３の負帰還のために上記２
段目の増幅回路７の出力端の直流サーボ回路として動作
し、上記出力端子２の直流オフセットを零電位に保つよ
うに作用する。
第１図に示すように構成される。第１図において、１は
入力端子、２は出力端子、３．４は電源端子、６，６は
電界効果トランジスタ、７は２段目の増幅回路、８，９
，１０．１１は上記電界効果トランジスタ６．６のバイ
アス抵抗、１２゜１３は上記２段目の増幅回路７の出力
側から上記電界効果トランジスタ６のゲート電極への帰
還抵抗である。この増幅器において、上記電界効果トラ
ンジスタ６は初段の増幅回路として作用し、上記電界効
果トランジスタ６は上記２段目の増幅回路７の利得が十
分大きく、かつ抵抗１２．１３の負帰還のために上記２
段目の増幅回路７の出力端の直流サーボ回路として動作
し、上記出力端子２の直流オフセットを零電位に保つよ
うに作用する。
さて、電界効果トランジスタの飽和ドレイン電流は素子
自体によりばらつきが大きく、温度によっ ゛
ても大きく変化する。そのため、上述した従来の増幅器
では、上記電界効果トランジスタ６．６の直流ドレイン
電゛流が一定になるように動作させるため、設計時にお
いては素子自体のばらつき、温度特性を考慮し、考えら
れる最少の飽和ドレイン電流よりも小さなドレイン電流
で動作するように動作点を設定しなければならない。一
方、上述した従来の増幅器は特にオーディオ機器等の用
途に使用する場合が多く、低雑音であることが要求され
る。雑音レベルは初段の増幅回路として℃電界効果トラ
ンジスタ５の相互コンダクタンスをｇｍとしたとき、〆
ｑ／ｇｍ に比例するので、低雑音化を図るためには上
記型、界効果トランジスタ５を９ｍの大きい状態で使用
する必要がある。そして、ｇｍの値はドレイン電流工
の鄭 に比例するので、低雑音化のためには上記電界効
果トランジスタ５の動作点を飽和ドレイン電流あるいは
その近くの大きな値に設定する必要がある。
自体によりばらつきが大きく、温度によっ ゛
ても大きく変化する。そのため、上述した従来の増幅器
では、上記電界効果トランジスタ６．６の直流ドレイン
電゛流が一定になるように動作させるため、設計時にお
いては素子自体のばらつき、温度特性を考慮し、考えら
れる最少の飽和ドレイン電流よりも小さなドレイン電流
で動作するように動作点を設定しなければならない。一
方、上述した従来の増幅器は特にオーディオ機器等の用
途に使用する場合が多く、低雑音であることが要求され
る。雑音レベルは初段の増幅回路として℃電界効果トラ
ンジスタ５の相互コンダクタンスをｇｍとしたとき、〆
ｑ／ｇｍ に比例するので、低雑音化を図るためには上
記型、界効果トランジスタ５を９ｍの大きい状態で使用
する必要がある。そして、ｇｍの値はドレイン電流工
の鄭 に比例するので、低雑音化のためには上記電界効
果トランジスタ５の動作点を飽和ドレイン電流あるいは
その近くの大きな値に設定する必要がある。
しかしながら、上述した従来の増幅器では、上記電界効
果トランジスタ６．６の動作点を一定に保つ上で、素子
自体のばらつき、″温度特性を考慮してドレイン電流を
考えられる最小の飽和ドレイン電流よりも小さく保つと
いう条件が必要であり、そのため、実際に使用する場合
に上記電界効果トランジスタ６の動作点を飽和ドレイン
電流あるいはその近くの大きな値に設定することは困難
であり、低雑音化を達成することが非常にむずかしいも
のであった。
果トランジスタ６．６の動作点を一定に保つ上で、素子
自体のばらつき、″温度特性を考慮してドレイン電流を
考えられる最小の飽和ドレイン電流よりも小さく保つと
いう条件が必要であり、そのため、実際に使用する場合
に上記電界効果トランジスタ６の動作点を飽和ドレイン
電流あるいはその近くの大きな値に設定することは困難
であり、低雑音化を達成することが非常にむずかしいも
のであった。
本発明はこのような従来の欠点を解消するもので電界効
果トランジスタよりなる第１の増幅段の出力側に第２の
増幅段を設け、この第２の増幅段の出力側に接続した低
域通過形の第３の増幅段の出力側より上記第２の増幅段
に負帰還を施し、上記第１の増幅段を構成する電界効果
トランジスタのソース電極に璋続した低域通過形の第４
の増幅段の出力側より上記第１の増幅段を構成する電界
効果トランジスタのソース電−−帰還を施し、出力の安
定化と低雑音化を図るように構成したものである。 ・ 以下、本発明の増幅器について実施例の図面と共に説明
する。第２図は本発明の増幅器の一実施例を示しており
、第２図江おいて、２１．２２はソース電極およびドレ
イン電極がそれぞれ互に接続された電界効果トランジス
タであり、第１の増幅段を構成している。これら並列接
続された電界効果トランジスタ２１．２２はそのゲート
電極が入力端子４１に接続され、ドレイン電極が抵抗２
９を介して正の電源端子４３に接続され、ソース電極が
負帰還回路を構成する抵抗４５を介して接地されると共
に電流源としてのトランジスタ２７および抵抗３１を介
して負の電源端子４４に接続されている。２３は第２の
増幅段としての差動増幅器であり、その逆相入力端が上
記電界効果トランジスタ２１．２２のドレイン電極に接
続されており、その同相入力端が抵抗２８を介して正の
電源端子４３に接続されると共に電流源としてのトラン
ジスタ２６および抵抗３ｏを介して負の電源端子４４に
接続されており、その出力端が出力端子４２に接続され
ている。２４は低域通過形の第３の増幅段としての差動
増幅器であり、その逆相入力端が抵抗３５を介して接地
されると共に出力端との間にコンデンサ３７が接続され
ており、その同相入力端が上記差動増幅器２３の出力端
と接地間に接続した抵抗３３とコンデンサ３９の接続点
に接続されており、その出力端が上記トランジスタ２６
のベース電極に接続されている。４６は負帰還回路を構
成する抵抗であり、上記差動増幅器２３の出力端と上記
電界効果トランジスタ２１゜２２０ソース電極の間に接
続されている。２５は低域通過形の第４の増幅段として
の差動増幅器であり、その逆相入力端が抵抗３４を介し
て接地されると共に入力端との間にコンデンサ３６を接
続しており、その同相入力端が上記抵抗４６の出力側と
接地間に接続した抵従３２とコンデンサ３８の接続点に
接続されており、その出力端が上記トランジスタ２７の
ベース電極に接続されている。
果トランジスタよりなる第１の増幅段の出力側に第２の
増幅段を設け、この第２の増幅段の出力側に接続した低
域通過形の第３の増幅段の出力側より上記第２の増幅段
に負帰還を施し、上記第１の増幅段を構成する電界効果
トランジスタのソース電極に璋続した低域通過形の第４
の増幅段の出力側より上記第１の増幅段を構成する電界
効果トランジスタのソース電−−帰還を施し、出力の安
定化と低雑音化を図るように構成したものである。 ・ 以下、本発明の増幅器について実施例の図面と共に説明
する。第２図は本発明の増幅器の一実施例を示しており
、第２図江おいて、２１．２２はソース電極およびドレ
イン電極がそれぞれ互に接続された電界効果トランジス
タであり、第１の増幅段を構成している。これら並列接
続された電界効果トランジスタ２１．２２はそのゲート
電極が入力端子４１に接続され、ドレイン電極が抵抗２
９を介して正の電源端子４３に接続され、ソース電極が
負帰還回路を構成する抵抗４５を介して接地されると共
に電流源としてのトランジスタ２７および抵抗３１を介
して負の電源端子４４に接続されている。２３は第２の
増幅段としての差動増幅器であり、その逆相入力端が上
記電界効果トランジスタ２１．２２のドレイン電極に接
続されており、その同相入力端が抵抗２８を介して正の
電源端子４３に接続されると共に電流源としてのトラン
ジスタ２６および抵抗３ｏを介して負の電源端子４４に
接続されており、その出力端が出力端子４２に接続され
ている。２４は低域通過形の第３の増幅段としての差動
増幅器であり、その逆相入力端が抵抗３５を介して接地
されると共に出力端との間にコンデンサ３７が接続され
ており、その同相入力端が上記差動増幅器２３の出力端
と接地間に接続した抵抗３３とコンデンサ３９の接続点
に接続されており、その出力端が上記トランジスタ２６
のベース電極に接続されている。４６は負帰還回路を構
成する抵抗であり、上記差動増幅器２３の出力端と上記
電界効果トランジスタ２１゜２２０ソース電極の間に接
続されている。２５は低域通過形の第４の増幅段として
の差動増幅器であり、その逆相入力端が抵抗３４を介し
て接地されると共に入力端との間にコンデンサ３６を接
続しており、その同相入力端が上記抵抗４６の出力側と
接地間に接続した抵従３２とコンデンサ３８の接続点に
接続されており、その出力端が上記トランジスタ２７の
ベース電極に接続されている。
このように構成すると、入力端子４１に印加された入力
信号は電界効果トランジスタ２１．２２で増幅され、そ
のドレイン電極より第２の増幅段としての差動増幅器２
３の逆相入力端に加えられへこの差動増幅器２３で増幅
されて出力端子４２に取り出される。そして、上記差動
増幅器２３の出力信号は上記抵抗４５．４６でなる負帰
還回路によって上記電界効果トランジスタ２１．２２の
ソース電極に負帰還される。また、上記第２の増幅段と
しての差動増幅器２３の出力は低域通過形の第３の増幅
段としての差動増幅器２４の同相入力端に加えられ、こ
の差動増幅器２４で直流成分が増幅されて電流源として
のトランジスタ２６のベース電極に加えられ、このトラ
ンジスタ２６にて上記第２の増幅段に負帰還が施される
。また、上記電界効果トランジスタ２１．２２のソース
電極の電位は低域通過形の第４の増幅段としての差動増
幅器２６の同相入力端に加えられ、この差動増幅器２５
で増幅されて電流源としてのトランジスタ２７のベース
電極に加えられ、このトランジスタ２７にて上記電界効
果トランジスタ２１．２２のソース電極に負帰還が施さ
れる。
信号は電界効果トランジスタ２１．２２で増幅され、そ
のドレイン電極より第２の増幅段としての差動増幅器２
３の逆相入力端に加えられへこの差動増幅器２３で増幅
されて出力端子４２に取り出される。そして、上記差動
増幅器２３の出力信号は上記抵抗４５．４６でなる負帰
還回路によって上記電界効果トランジスタ２１．２２の
ソース電極に負帰還される。また、上記第２の増幅段と
しての差動増幅器２３の出力は低域通過形の第３の増幅
段としての差動増幅器２４の同相入力端に加えられ、こ
の差動増幅器２４で直流成分が増幅されて電流源として
のトランジスタ２６のベース電極に加えられ、このトラ
ンジスタ２６にて上記第２の増幅段に負帰還が施される
。また、上記電界効果トランジスタ２１．２２のソース
電極の電位は低域通過形の第４の増幅段としての差動増
幅器２６の同相入力端に加えられ、この差動増幅器２５
で増幅されて電流源としてのトランジスタ２７のベース
電極に加えられ、このトランジスタ２７にて上記電界効
果トランジスタ２１．２２のソース電極に負帰還が施さ
れる。
上述のように構成した増幅器において、いま、温度変化
等により上記電界効果トランジスタ２１゜２２のソース
電極とゲート電極との間に電位差が発生すると、そのド
レイン電流が変化して抵抗２９に流れる電流値が変化し
、上記抵抗２９による電圧降下により上記第２の増幅段
の出力側に電圧が生じ、この第２の増幅段の出力側に接
続した第３の増幅段の出力側電位が生じる。この時、上
記第３の増幅段の出力電圧は上記トランジスタ２６０ベ
ース電極に加えられており、上記トランジスタ２６は上
記第２の増幅段としての差動増幅器２３の同相入力端に
接続されているため、上記第２の増幅段としての差動増
幅器２３の同相入力端の電位を上昇又は低下してその出
力電圧を零とするように使用する。そのため、上記第２
の増幅段としての差動増幅器２３の出力端の直流的な出
力電圧が常に零電位（オフセット電位）となるように動
作制御することができる。一方、上記第１の増幅段とし
ての電界効果トランジスタ２１．２２のソース電極の電
圧は低域通過形の第４の増幅段を構成する差動増幅器２
５の同相入力端に加えられ、この差動増幅器２６で増幅
されて電流源としてのトランジスタ２７のベース電極に
加えられる。この時、上記トランジスタ２７は上記電界
効果トランジスタ２１．２２のソース電極に接続されて
いるため、上記電界効果トランジスタ２１，２２のソー
ス電極の電位を上昇又は低下してソース−ゲート間電位
ｖＧｓを零とするように作用゛する０そのため、上記電
界効果トランジスタ２１．２２のＦ−ゴトーンース間電
圧ｖＧｓが零、すなわちソース電位が零となるように動
作制御することができ、上記電界効果トランジスタ２１
．２２を飽和ドレイン電流で動作させることができる。
等により上記電界効果トランジスタ２１゜２２のソース
電極とゲート電極との間に電位差が発生すると、そのド
レイン電流が変化して抵抗２９に流れる電流値が変化し
、上記抵抗２９による電圧降下により上記第２の増幅段
の出力側に電圧が生じ、この第２の増幅段の出力側に接
続した第３の増幅段の出力側電位が生じる。この時、上
記第３の増幅段の出力電圧は上記トランジスタ２６０ベ
ース電極に加えられており、上記トランジスタ２６は上
記第２の増幅段としての差動増幅器２３の同相入力端に
接続されているため、上記第２の増幅段としての差動増
幅器２３の同相入力端の電位を上昇又は低下してその出
力電圧を零とするように使用する。そのため、上記第２
の増幅段としての差動増幅器２３の出力端の直流的な出
力電圧が常に零電位（オフセット電位）となるように動
作制御することができる。一方、上記第１の増幅段とし
ての電界効果トランジスタ２１．２２のソース電極の電
圧は低域通過形の第４の増幅段を構成する差動増幅器２
５の同相入力端に加えられ、この差動増幅器２６で増幅
されて電流源としてのトランジスタ２７のベース電極に
加えられる。この時、上記トランジスタ２７は上記電界
効果トランジスタ２１．２２のソース電極に接続されて
いるため、上記電界効果トランジスタ２１，２２のソー
ス電極の電位を上昇又は低下してソース−ゲート間電位
ｖＧｓを零とするように作用゛する０そのため、上記電
界効果トランジスタ２１．２２のＦ−ゴトーンース間電
圧ｖＧｓが零、すなわちソース電位が零となるように動
作制御することができ、上記電界効果トランジスタ２１
．２２を飽和ドレイン電流で動作させることができる。
以上のように本発明によれば、電界効果トランジスタを
備える第１の増幅段の出力側に第２の増幅段を設け、こ
の第２の増幅段の出力側に接続した低域通過形の第３の
増幅段の出力側より上記第２の増幅段に負帰還を施し、
上記第１の増幅段としての電界効果トランジスタのソー
ス電極に接続した低域通過形の第４の増幅段の出力側よ
り上記電界効果トランジスタのソース電位に負帰還を施
すようにしたので、増幅器自体の直流出力レベルを零電
位に保つことができ、かつ電界効果トランジスタを飽和
ドレイン電流で動作させることができる。したがって、
直流的に安定で、かつ低雑音化を図ることができる利点
を有するものである。
備える第１の増幅段の出力側に第２の増幅段を設け、こ
の第２の増幅段の出力側に接続した低域通過形の第３の
増幅段の出力側より上記第２の増幅段に負帰還を施し、
上記第１の増幅段としての電界効果トランジスタのソー
ス電極に接続した低域通過形の第４の増幅段の出力側よ
り上記電界効果トランジスタのソース電位に負帰還を施
すようにしたので、増幅器自体の直流出力レベルを零電
位に保つことができ、かつ電界効果トランジスタを飽和
ドレイン電流で動作させることができる。したがって、
直流的に安定で、かつ低雑音化を図ることができる利点
を有するものである。
第１図は従来の増幅器の回路図、第２図は本発明の増幅
器の一実施例を示す回路図である。 ２１．２２・・・・・・電界効果トランジスタ、２３゜
２４ ２５−・・・・・差動増幅器、２６．２７・・・
・・・トランジスタ、２Ｂ、２９，３０，３１．３２゜
３３．３４．３５・・・・・・抵抗、３６．３７．３８
゜３９・・・・・・コンデンサ、４５．４６・・・・・
・抵抗。
器の一実施例を示す回路図である。 ２１．２２・・・・・・電界効果トランジスタ、２３゜
２４ ２５−・・・・・差動増幅器、２６．２７・・・
・・・トランジスタ、２Ｂ、２９，３０，３１．３２゜
３３．３４．３５・・・・・・抵抗、３６．３７．３８
゜３９・・・・・・コンデンサ、４５．４６・・・・・
・抵抗。
Claims (1)
- 電界効果トランジスタを有する第１の増幅段と、この第
１の増幅段の出方側に接続されて出力端子に出力を取シ
出すように接続したＭ２の増幅一段と、この第２の増幅
段の出力側に接続した低域通過形の第３の増幅段と、上
記線１の増幅段としての電界効果トランジスタのソース
電極に接続した低域通過形の第４の増幅段を備え、上記
第３の増幅段の出力側より上記第２の増幅段に負帰還を
施し、上記第４の増幅段の出力側より上記第１の増幅段
としての電界効果トランジスタのソース電極側に負帰還
を施すように構成してなる増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197537A JPS5897910A (ja) | 1981-12-07 | 1981-12-07 | 増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197537A JPS5897910A (ja) | 1981-12-07 | 1981-12-07 | 増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897910A true JPS5897910A (ja) | 1983-06-10 |
Family
ID=16376114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197537A Pending JPS5897910A (ja) | 1981-12-07 | 1981-12-07 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897910A (ja) |
-
1981
- 1981-12-07 JP JP56197537A patent/JPS5897910A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038607A (en) | Complementary field effect transistor amplifier | |
| JP2665025B2 (ja) | 増幅器回路 | |
| US4742308A (en) | Balanced output analog differential amplifier circuit | |
| JPH02206210A (ja) | コモンベース方式のソース駆動式差動増幅器 | |
| JPH0714135B2 (ja) | フィルタ回路 | |
| JPH0235485B2 (ja) | ||
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| JP2912512B2 (ja) | 増幅器の位相補償回路 | |
| JPS5897910A (ja) | 増幅器 | |
| JPH0346581Y2 (ja) | ||
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JPS6132842B2 (ja) | ||
| JPS5851447B2 (ja) | Ｆｅｔ アンプ | |
| JPH0521446B2 (ja) | ||
| JPH0618306B2 (ja) | 演算増幅回路 | |
| JPS6133707Y2 (ja) | ||
| JPS5897908A (ja) | 増幅器 | |
| JPS5892113A (ja) | 増幅器 | |
| JPS5819855Y2 (ja) | Ｆｅｔ増幅器 | |
| JPS5897909A (ja) | 増幅器 | |
| JP4988979B2 (ja) | 増幅回路 | |
| JPS5897907A (ja) | 増幅器 | |
| JPH0516208B2 (ja) | ||
| JPH032988Y2 (ja) | ||
| JPS59813Y2 (ja) | 増幅回路 |