JPS5897911A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS5897911A JPS5897911A JP56197531A JP19753181A JPS5897911A JP S5897911 A JPS5897911 A JP S5897911A JP 56197531 A JP56197531 A JP 56197531A JP 19753181 A JP19753181 A JP 19753181A JP S5897911 A JPS5897911 A JP S5897911A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- collector
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はきわめて低い電源電圧のもとて安定に動作する
カレントミラー回路を提供するものである。
カレントミラー回路を提供するものである。
第１図は従来よりよく知られているカレントミラー回路
の結線図である。同図において、入力端子Ｘを介してト
ランジスタ１のコレクタ側から基４電流が供給され、ト
ランジメタ２，３．４のコレクタから、それぞれ出力端
子Ｙ１． Ｙ２． Ｙ３を介して基準電流に比例した出
力電流を取り出す様に構成されている。
の結線図である。同図において、入力端子Ｘを介してト
ランジスタ１のコレクタ側から基４電流が供給され、ト
ランジメタ２，３．４のコレクタから、それぞれ出力端
子Ｙ１． Ｙ２． Ｙ３を介して基準電流に比例した出
力電流を取り出す様に構成されている。
ところで、第１図において、トランジスタ６は入力電流
と出力電流のマツチングを出来る限り向上させる目的で
用いられている。例えば前記トランジスタ６を用いない
場合にはトランジスタ１のベースとコレクタを接続する
ことによって最も一般的なカレントミラー回路が構成出
来る訳であるが、その場合には基準入力電流の多くがト
ランジスタ１．２，３．４のベース電流となってしまい
、例えば各トランジスタの直流電流増幅率を１０とする
と基準電流を１００μＡ与えて各出力端子から１００μ
への出力電流を取り出そうとしても、実際には７０μＡ
しか取り出すことが出来ず、しかも入力電流と出力電流
の比率が各トランジスタの直流電流増幅率に左右される
ので、精密さを要求される様なカレントミラー回路では
前記トランジスタ５は不可欠であった。
と出力電流のマツチングを出来る限り向上させる目的で
用いられている。例えば前記トランジスタ６を用いない
場合にはトランジスタ１のベースとコレクタを接続する
ことによって最も一般的なカレントミラー回路が構成出
来る訳であるが、その場合には基準入力電流の多くがト
ランジスタ１．２，３．４のベース電流となってしまい
、例えば各トランジスタの直流電流増幅率を１０とする
と基準電流を１００μＡ与えて各出力端子から１００μ
への出力電流を取り出そうとしても、実際には７０μＡ
しか取り出すことが出来ず、しかも入力電流と出力電流
の比率が各トランジスタの直流電流増幅率に左右される
ので、精密さを要求される様なカレントミラー回路では
前記トランジスタ５は不可欠であった。
ところが、前記トランジスタ６を用いることによって、
プラス側給電端子Ｂに印加される電源電圧の下限値が上
昇してしまうという問題があった。
プラス側給電端子Ｂに印加される電源電圧の下限値が上
昇してしまうという問題があった。
例えば、トランジスタ１のベースとコレクタを接続した
形では電源電圧が１ｖ以下になっても充分に動作するが
、トランジスタ６を用いた場合には電源電圧が１．４ｖ
よシも低くなると、トランジスタ６およびトランジスタ
１のベース電流が流れなくなってしまい、動作しなくな
るという問題があった。
形では電源電圧が１ｖ以下になっても充分に動作するが
、トランジスタ６を用いた場合には電源電圧が１．４ｖ
よシも低くなると、トランジスタ６およびトランジスタ
１のベース電流が流れなくなってしまい、動作しなくな
るという問題があった。
入力電流と出力電流のマツチングを向上させたカレント
ミラー回路としては第１図の回路の他に有名なウィルソ
ン型カレントミラー回路があるが、この回路も電源電圧
としてトランジスタのベース・エミッタ間電圧の２倍以
上を必要とし、同様の問題があった。
ミラー回路としては第１図の回路の他に有名なウィルソ
ン型カレントミラー回路があるが、この回路も電源電圧
としてトランジスタのベース・エミッタ間電圧の２倍以
上を必要とし、同様の問題があった。
本発明のカレントミラー回路は以上の様な問題を解消す
るものである。
るものである。
第２図は本発明の一実施例に係′るカレントミラー回路
の回路結線図である。第２図において、トランジスタ１
のベースとコレクタが接続され、同コレクタは基準電流
入力端子Ｘに接続され、同エミッタは抵抗６を介してプ
ラス側給電線路Ｂａに接続されている。前記トランジス
タ１のベースにはトランジスタ２のベースが接続され、
前記トランジスタ２のエミッタは抵抗７を介してプラス
側給電線路Ｂａ に接続され、同コレクタは前記トラン
ジスタ１および前記トランジスタ２と相補型のＮＰＮト
ランジスタ８のベースに接続されている。
の回路結線図である。第２図において、トランジスタ１
のベースとコレクタが接続され、同コレクタは基準電流
入力端子Ｘに接続され、同エミッタは抵抗６を介してプ
ラス側給電線路Ｂａに接続されている。前記トランジス
タ１のベースにはトランジスタ２のベースが接続され、
前記トランジスタ２のエミッタは抵抗７を介してプラス
側給電線路Ｂａ に接続され、同コレクタは前記トラン
ジスタ１および前記トランジスタ２と相補型のＮＰＮト
ランジスタ８のベースに接続されている。
また、前記トランジスタ２のエミッタにはトランジスタ
９のエミッタが接続され、前記トランジスタ９のベース
は前記トランジスタ８のコレクタに接続され、同コレク
タは第１の電流出力端子Ｙ１ に接続されている。前記
トランジスタ９のベースにはトランジスタ１ｏおよびト
ランジスタ１１のベースが接続され、前記トランジスタ
１０．１１のエミッタは、それぞれ抵抗１２．１３を介
してプラス側給電線路Ｂａ に接続され、前記トランジ
スター０．１１のコレクタはそれぞれ第２．第３の電流
出力端子Ｙ２．Ｙ３に接続されている。
９のエミッタが接続され、前記トランジスタ９のベース
は前記トランジスタ８のコレクタに接続され、同コレク
タは第１の電流出力端子Ｙ１ に接続されている。前記
トランジスタ９のベースにはトランジスタ１ｏおよびト
ランジスタ１１のベースが接続され、前記トランジスタ
１０．１１のエミッタは、それぞれ抵抗１２．１３を介
してプラス側給電線路Ｂａ に接続され、前記トランジ
スター０．１１のコレクタはそれぞれ第２．第３の電流
出力端子Ｙ２．Ｙ３に接続されている。
なお、前記トランジスタ８のエミッタはマイナス側給電
線路Ｃ＆に接続されている。
線路Ｃ＆に接続されている。
さて、第２図の回路において、抵抗６，７゜１２．１３
の抵抗値がそれぞれＲ６１Ｒ７１Ｒ１２１Ｒ１３であり
、トランジスター 、２，８，９，１０．１１の直流電
流増幅率がそれぞれβ１．β２．β８．β９゜β１０’
β１．で、ベース・エミッタ間電圧がそれぞれｖＢＥｌ
ｌ ＢＥ２＋ｖＢＥ８１ｖＢＥ９１ｖＢＥ１０１ｖＢ
Ｅ１１■ で、コレクタ電流がそれぞれＩ４．Ｉ、、 Ｉ８．Ｉ９
，１１゜。
の抵抗値がそれぞれＲ６１Ｒ７１Ｒ１２１Ｒ１３であり
、トランジスター 、２，８，９，１０．１１の直流電
流増幅率がそれぞれβ１．β２．β８．β９゜β１０’
β１．で、ベース・エミッタ間電圧がそれぞれｖＢＥｌ
ｌ ＢＥ２＋ｖＢＥ８１ｖＢＥ９１ｖＢＥ１０１ｖＢ
Ｅ１１■ で、コレクタ電流がそれぞれＩ４．Ｉ、、 Ｉ８．Ｉ９
，１１゜。
Ｉ１１であったとすると、基準電流入力端子Ｘから吸い
込まれる基準電流ｌ工と、第１．第２．第３の電流出力
端子Ｙ１．Ｙ２．Ｙ３から流し出される出力電流Ｉア１
．Ｉア２．！ア。（各出力端子には負荷が接続されてい
るものとする。）の関係は次の様にし！２β８ ＝１８
・・・°・°・・・・・°・川・
・°・パ・′川・・・（３）（３） 、 （４）式より
、 （１） ＃ （２） ｔ （７） 、 （１０）式より
、・・・・・・・・・・・・・・・・・・・・・・曲（
１１）（１） 、 （２） 、 （５） 、 （８）
、 （１０）式よシ、・・・・・・・・・・・・・・・
・・・・・・・・−・・（１２）（１） 、 （２）
、 （５） ｊ （９） ｌ （１０）式より１６．１
０１６１９０１．・１．・、・、、・・・（１３）ここ
で、β２．β８．β９．β１゜、β１．はいずれも１０
よりも大きく、トランジスタ９，１０．１１のエミッタ
電流密度がほぼ等しくなる様にそれぞれのエミッタ面積
が設定されているものとすると、第２図において、トラ
ンジスタ２のエミッタ電流密度をトランジスタ１のそれ
と同じにすることによって、（１４） 〜（１，８）式
ノｖＢＥ、トｖＢＥ２ヲ等シくすることが出来る。徊え
ば第３図に示す様にトランジスタ８０ペース・エミッタ
間に抵抗を接続したり、第４図の様にトランジスタ２の
コレクタ電流の一部を別の定電流回路によって引き込む
ことによってｖＢＥｌとｖＢＥ２の差を零にすることが
出来るし、トランジスタ１とトランジスタ２のエミッタ
面積を異ならせることによっても可能である。
込まれる基準電流ｌ工と、第１．第２．第３の電流出力
端子Ｙ１．Ｙ２．Ｙ３から流し出される出力電流Ｉア１
．Ｉア２．！ア。（各出力端子には負荷が接続されてい
るものとする。）の関係は次の様にし！２β８ ＝１８
・・・°・°・・・・・°・川・
・°・パ・′川・・・（３）（３） 、 （４）式より
、 （１） ＃ （２） ｔ （７） 、 （１０）式より
、・・・・・・・・・・・・・・・・・・・・・・曲（
１１）（１） 、 （２） 、 （５） 、 （８）
、 （１０）式よシ、・・・・・・・・・・・・・・・
・・・・・・・・−・・（１２）（１） 、 （２）
、 （５） ｊ （９） ｌ （１０）式より１６．１
０１６１９０１．・１．・、・、、・・・（１３）ここ
で、β２．β８．β９．β１゜、β１．はいずれも１０
よりも大きく、トランジスタ９，１０．１１のエミッタ
電流密度がほぼ等しくなる様にそれぞれのエミッタ面積
が設定されているものとすると、第２図において、トラ
ンジスタ２のエミッタ電流密度をトランジスタ１のそれ
と同じにすることによって、（１４） 〜（１，８）式
ノｖＢＥ、トｖＢＥ２ヲ等シくすることが出来る。徊え
ば第３図に示す様にトランジスタ８０ペース・エミッタ
間に抵抗を接続したり、第４図の様にトランジスタ２の
コレクタ電流の一部を別の定電流回路によって引き込む
ことによってｖＢＥｌとｖＢＥ２の差を零にすることが
出来るし、トランジスタ１とトランジスタ２のエミッタ
面積を異ならせることによっても可能である。
いま、説明を簡単にするためにｖＢＥ、＝ｖＢＥ２が成
立しているものとすると、Ｒ６＝Ｒ７＝Ｒ４２＝Ｒ１３
に設定して、β９．β１゜、β１１ がいずれも１ｏで
あると仮定し光場合、Ｉ！が１ｏｏμＡであれば、出力
電流Ｉア１．Ｉア２．エア。はいずれも９０μＡとなり
、第１図のトランジスタ１のベース・コレクタ間を短絡
した場合に比べて（先に述べた様に、その場合は１００
μＡの入力電流に対して７０μＡの出力電流となる。）
、マツチングが良くなっている。
立しているものとすると、Ｒ６＝Ｒ７＝Ｒ４２＝Ｒ１３
に設定して、β９．β１゜、β１１ がいずれも１ｏで
あると仮定し光場合、Ｉ！が１ｏｏμＡであれば、出力
電流Ｉア１．Ｉア２．エア。はいずれも９０μＡとなり
、第１図のトランジスタ１のベース・コレクタ間を短絡
した場合に比べて（先に述べた様に、その場合は１００
μＡの入力電流に対して７０μＡの出力電流となる。）
、マツチングが良くなっている。
また、（１４） ＋、（１６） ｌ （１６）式からも
明らかな様に本発明のカレントミラー回路では、抵抗７
、１２゜１３の抵抗値を抵抗６の抵抗値の数分の１に
設定して出力電流を入力電流の数倍以上にしたとしても
、入力基準電流ｌ！に対する出力電流のマツチングが悪
くなることはない。
明らかな様に本発明のカレントミラー回路では、抵抗７
、１２゜１３の抵抗値を抵抗６の抵抗値の数分の１に
設定して出力電流を入力電流の数倍以上にしたとしても
、入力基準電流ｌ！に対する出力電流のマツチングが悪
くなることはない。
これは、トランジスタ９，１０．１１にとって必要なベ
ース電流が入力基準電流から直接供給されるのではなく
て、トランジスタ８を介して供給されるためである。
ース電流が入力基準電流から直接供給されるのではなく
て、トランジスタ８を介して供給されるためである。
さて、第２図の回路において、例えば抵抗７の両端に１
００ｍＶの電圧降下をもたせ次としても、トランジスタ
９０ベース・エミッタ間電圧が０．６６Ｖ程度であり、
トランジスタ８の飽和電圧が０．２Ｖ以下であるから、
電源電圧が１ｖよりも低くなったとしても充分に動作す
る。
００ｍＶの電圧降下をもたせ次としても、トランジスタ
９０ベース・エミッタ間電圧が０．６６Ｖ程度であり、
トランジスタ８の飽和電圧が０．２Ｖ以下であるから、
電源電圧が１ｖよりも低くなったとしても充分に動作す
る。
なお、第２図においては３個の電流出力端子が設けられ
ているが、これらは必、要に応じて増設することも可能
であるし、トランジスタ１０，１１゜抵抗１２．１３を
省いて１個の電流出力端子とすることも可能である。
ているが、これらは必、要に応じて増設することも可能
であるし、トランジスタ１０，１１゜抵抗１２．１３を
省いて１個の電流出力端子とすることも可能である。
第３図は本発明の別の実施例を示したもので、ここでは
トランジスタ１とトランジスタ１ｏの工らにトランジス
タ２とトランジスタ９のエミッタ電流密度がほぼ同じに
なる様に設定されている。
トランジスタ１とトランジスタ１ｏの工らにトランジス
タ２とトランジスタ９のエミッタ電流密度がほぼ同じに
なる様に設定されている。
すなわち、（１２）式において、
ｖＢＥｌ−ｖＢＥ２＝ｖＢＥ１０−ｖＢＥ９ ”””
””””’（”）が成立するので、ｖＢＥｌとｖＢＥ２
の差電圧によるミスマツチングが解消される。
””””’（”）が成立するので、ｖＢＥｌとｖＢＥ２
の差電圧によるミスマツチングが解消される。
また、第３図の回路ではトランジスタ９のコレクタ電流
を出力電流として利用してい永いが、必要に応じて、出
力電流として取り出すことも出来る。
を出力電流として利用してい永いが、必要に応じて、出
力電流として取り出すことも出来る。
第４図もまた本発明の別の実施例を示す回路結線図で、
電流出力トランジスタ１０，１１．１４のエミッタ面積
を３対２対２の広さに設定して出力端子Ｙ２．Ｙ３．Ｙ
４ から取り出すことの出来る電流値を決めており、さ
らにトランジスタ９のコレクタ電流の半分の値の電流を
トランジスタ２のコレクタから、トランジスタ１５によ
って吸い込む様に構成されている。また、基準電流のほ
ぼ３分の１の電流をトランジスタ１のペースにそのペー
スが接続されたトランジスタ１６のコレクタから出力端
子Ｙ０を介して取り出す様に構成されている。
電流出力トランジスタ１０，１１．１４のエミッタ面積
を３対２対２の広さに設定して出力端子Ｙ２．Ｙ３．Ｙ
４ から取り出すことの出来る電流値を決めており、さ
らにトランジスタ９のコレクタ電流の半分の値の電流を
トランジスタ２のコレクタから、トランジスタ１５によ
って吸い込む様に構成されている。また、基準電流のほ
ぼ３分の１の電流をトランジスタ１のペースにそのペー
スが接続されたトランジスタ１６のコレクタから出力端
子Ｙ０を介して取り出す様に構成されている。
ところで、第２図、第３図、第４図に示した本発明の実
施例は、いずれも電流電圧が１ｖよりも低くなっても動
作するが、本発明の応用範囲は必らずしも１ｖ以下の電
源電圧のもとで動作させるカレントミラー回路に限定さ
れる訳ではなく、第１図に示した従来のカレントミラー
回路に本発明を適用することによって、さらにマツチン
グ精度を向上させることも出来る。 −例えば
、Ｄ−Ａコンバータなどにしばしば見られる様に微少基
準電流をもとにして、多くの出力端子に精度の良い定電
流出力を供給する場合には本発明のカレントミラー回路
を適用することにより、きわめて高いマツチング精度を
実現することが出来る。
施例は、いずれも電流電圧が１ｖよりも低くなっても動
作するが、本発明の応用範囲は必らずしも１ｖ以下の電
源電圧のもとで動作させるカレントミラー回路に限定さ
れる訳ではなく、第１図に示した従来のカレントミラー
回路に本発明を適用することによって、さらにマツチン
グ精度を向上させることも出来る。 −例えば
、Ｄ−Ａコンバータなどにしばしば見られる様に微少基
準電流をもとにして、多くの出力端子に精度の良い定電
流出力を供給する場合には本発明のカレントミラー回路
を適用することにより、きわめて高いマツチング精度を
実現することが出来る。
第６図は本発明の更に別の実施例として１０ビツトのＤ
−Ａコンバータ用のカレントミラー回路の構成例を示し
たもので、すでに説明した様に。
−Ａコンバータ用のカレントミラー回路の構成例を示し
たもので、すでに説明した様に。
トランジスタ１のエミッタ電流密度とトランジスタ１０
，１１．１７，１８，１９，２０，２１ 。
，１１．１７，１８，１９，２０，２１ 。
２２．２３．２４のエミッタ電流密度が同じになる様に
設定し、さらにトランジスタ２のエミッタ電流密度と、
トランジスタ９のエミッタ電流密度が同じになる様に設
定しておくことによって、それぞれのトランジスタのペ
ース・エミッタ間電圧の差を零にすることが出来、しか
もトランジスタ１およびトランジスタ２のペース電流は
トランジスタ６によって供給され、トランジスタ９〜１
１゜１７〜２４のベース電流はトランジスタ８によって
供給さ・れるので、基準入力電流の殆んどがトランジス
タ１のコレクタに供給され、出力端子Ｙ２〜Ｙ１１から
非常にマツチング精度の良い出力電流を取り出すことが
出来る。
設定し、さらにトランジスタ２のエミッタ電流密度と、
トランジスタ９のエミッタ電流密度が同じになる様に設
定しておくことによって、それぞれのトランジスタのペ
ース・エミッタ間電圧の差を零にすることが出来、しか
もトランジスタ１およびトランジスタ２のペース電流は
トランジスタ６によって供給され、トランジスタ９〜１
１゜１７〜２４のベース電流はトランジスタ８によって
供給さ・れるので、基準入力電流の殆んどがトランジス
タ１のコレクタに供給され、出力端子Ｙ２〜Ｙ１１から
非常にマツチング精度の良い出力電流を取り出すことが
出来る。
なお、第２図〜第５図に示した本発明の実施例では、い
ずれも出力トランジスタとしてＰＮＰ ）ランジスタを
用いているが、これらをすべてＮＰＮトランジズタに置
き換え、トランジスタ８，１６などをＰ Ｎ Ｐ、 ）
ランジスタに置き換えても同様の効果が期待出来ること
はいうまでもない。
ずれも出力トランジスタとしてＰＮＰ ）ランジスタを
用いているが、これらをすべてＮＰＮトランジズタに置
き換え、トランジスタ８，１６などをＰ Ｎ Ｐ、 ）
ランジスタに置き換えても同様の効果が期待出来ること
はいうまでもない。
以上をまとめると、本発明はコレクタ側から入力端子（
前述の実施例のＸに相当）を介して基準電流が供給され
、エミッタが一方の給電線路に接続された第１のトラン
ジスタ（同１に相当）と、ベースが前記第１のトランジ
スタのベースに接続され、エミッタが抵抗（同７に相当
）を介して前記給電線路に接続された第２のトランジス
タ（同２に相当）と、前記第１および第２のトランジス
タと相補型であって、ペース電流が前記第２のトランジ
スタのコレクタから給電される第３のトランジスタ（同
８に相当）と、エミッタが前記第２のトランジスタのエ
ミッタに接続され、ベース電流が前記第３のトランジス
タのコレクタから給電される第４のトランジスタ（同９
に相当）を備えたことを特徴とするもので、実施例では
、さらに。
前述の実施例のＸに相当）を介して基準電流が供給され
、エミッタが一方の給電線路に接続された第１のトラン
ジスタ（同１に相当）と、ベースが前記第１のトランジ
スタのベースに接続され、エミッタが抵抗（同７に相当
）を介して前記給電線路に接続された第２のトランジス
タ（同２に相当）と、前記第１および第２のトランジス
タと相補型であって、ペース電流が前記第２のトランジ
スタのコレクタから給電される第３のトランジスタ（同
８に相当）と、エミッタが前記第２のトランジスタのエ
ミッタに接続され、ベース電流が前記第３のトランジス
タのコレクタから給電される第４のトランジスタ（同９
に相当）を備えたことを特徴とするもので、実施例では
、さらに。
ベースが前記第４のトランジスタのベースに接続゛され
、エミッタが前記給電線路に接続された第５のトランジ
スタ（同１ｏに相当）と、ベースが前、記第４のトラン
ジスタのベースに接続され、エミッタが前記給電線路に
接続された第６のトランジスタ（同１１に相当）、同様
構成の第７〜第１４のトランジスタを備えている。
、エミッタが前記給電線路に接続された第５のトランジ
スタ（同１ｏに相当）と、ベースが前、記第４のトラン
ジスタのベースに接続され、エミッタが前記給電線路に
接続された第６のトランジスタ（同１１に相当）、同様
構成の第７〜第１４のトランジスタを備えている。
また、第２図の実施例では前記第４．第６．第６のトラ
ンジスタのコレクタから出力電流を取り出す様に構成さ
れているが、第３図の実施例では前記第４のトランジス
タのコレクタにはマイナス側給電線路Ｃａから給電する
様に構成されている。
ンジスタのコレクタから出力電流を取り出す様に構成さ
れているが、第３図の実施例では前記第４のトランジス
タのコレクタにはマイナス側給電線路Ｃａから給電する
様に構成されている。
この様に本発明のカレントミラー回路は第２のトランジ
スタのコレクタ電流を相補型の第３のトランジスタのベ
ースに供給し、前記第３のトランジスタのコレクタ電流
を少なくとも第４のトランジスタのベース電流として供
給する様に構成されているので、きわめて低い電源電圧
のもとてマツチング精度を高めることが出来るだけでな
く、比較的高い電源電圧のもとで使用した場合にも、高
精度のマツチン・グを維持しつつ、少ない基準電流をも
とに多くの出力電流を得ることが出来るなど、大なる効
果誉奏するものである。
スタのコレクタ電流を相補型の第３のトランジスタのベ
ースに供給し、前記第３のトランジスタのコレクタ電流
を少なくとも第４のトランジスタのベース電流として供
給する様に構成されているので、きわめて低い電源電圧
のもとてマツチング精度を高めることが出来るだけでな
く、比較的高い電源電圧のもとで使用した場合にも、高
精度のマツチン・グを維持しつつ、少ない基準電流をも
とに多くの出力電流を得ることが出来るなど、大なる効
果誉奏するものである。
第１図は従来例を示す回路結線図、第２図、第３図、第
４図および第６図は、それぞれ本発明の各実施例に係る
カレントミラー回路の回路結線図である。 １．２，８，９，１０，１１．１４〜２４・・・・・・
トランジスタ、７・・・・・・抵抗、Ｂａ ・旧・・プ
ラス側給電線路、Ｃａ・・・・・・マイナス側給電線路
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 ×ｙ’、 Ｙｚ Ｙ３
４図および第６図は、それぞれ本発明の各実施例に係る
カレントミラー回路の回路結線図である。 １．２，８，９，１０，１１．１４〜２４・・・・・・
トランジスタ、７・・・・・・抵抗、Ｂａ ・旧・・プ
ラス側給電線路、Ｃａ・・・・・・マイナス側給電線路
。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 ×ｙ’、 Ｙｚ Ｙ３
Claims (2)
- （１） コレクタ側から基準電流が供給され、エミッ
タが一方の給電線路に接続された第１のトランジスタと
、ベースが前記第１のトランジスタのペースに接続され
、エミッタが抵抗を介して前記給電線路に接続された第
２のトランジスタと、前記第１および第２のトランジス
タと相補型であって、ペース電流が前記第２のトランジ
スタのコレクタから給電される第３のトランジスタと、
エミッタが前記第２のトランジスタのエミッタに接続さ
れ、ベース電流が前記第３のトランジスタのコレクタか
ら給電される第４のトランジスタを備え、前記第４のト
ランジスタのコレクタから出力電流を取り出すように構
成したことを特徴とするカレントミラー回路。 - （２） コレクタ側から基準電流が供給され、エミッ
タが一方の給電線路に接続された第１のトランジスタと
、ペースが前記第１のトランジスタのベースに接続され
、エミッタが抵抗を介して前記給電線路に接続された第
２のトランジスタと、前記第１および第′２のトランジ
スタと相補型であって、ベース電流が前記第２のトラン
ジスタのコレクタから給電される第３のトランジスタと
、エミッタが前記第２のトランジスタのエミッタに接続
され、ベース電流が前記第３のトランジスタのコレクタ
から給電される第４のトランジスタと、ペースが前記第
４のトランジスタのベースに接続され、エミッタが前記
給電線路に接続された第６のトランジスタを備え、前記
第４のトランジスタのコレクタには他方の給電線路から
給電するとともに、前記第６のトランジスタのコレクタ
から出力電流を取り出すように構成したことを特徴とす
るカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197531A JPS5897911A (ja) | 1981-12-07 | 1981-12-07 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197531A JPS5897911A (ja) | 1981-12-07 | 1981-12-07 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897911A true JPS5897911A (ja) | 1983-06-10 |
| JPH0352248B2 JPH0352248B2 (ja) | 1991-08-09 |
Family
ID=16376011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197531A Granted JPS5897911A (ja) | 1981-12-07 | 1981-12-07 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897911A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2835337B1 (fr) | 2002-01-29 | 2004-08-20 | Recif Sa | Procede et dispositif d'identification de caracteres inscrits sur une plaque de semi-conducteur comportant au moins une marque d'orientation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3904976A (en) * | 1974-04-15 | 1975-09-09 | Rca Corp | Current amplifier |
-
1981
- 1981-12-07 JP JP56197531A patent/JPS5897911A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3904976A (en) * | 1974-04-15 | 1975-09-09 | Rca Corp | Current amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0352248B2 (ja) | 1991-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0219682A2 (en) | A current to voltage converter circuit | |
| JPH0544845B2 (ja) | ||
| JPS5897911A (ja) | カレントミラ−回路 | |
| JP2906461B2 (ja) | 温度センサ回路 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| JPS5899012A (ja) | カレントミラ−回路 | |
| JPH026684Y2 (ja) | ||
| JPH0325269Y2 (ja) | ||
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JPH0744410B2 (ja) | 利得制御回路 | |
| JPS59125117U (ja) | トランジスタ回路 | |
| JPH0738981Y2 (ja) | 定電流源回路 | |
| JP3022339B2 (ja) | マルチプライヤ | |
| JPS58107706A (ja) | カレントミラ−回路 | |
| JPS636888Y2 (ja) | ||
| SU1146646A1 (ru) | Низковольтный опорный элемент | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS60143010A (ja) | 電圧電流変換回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPS62107507A (ja) | カレントミラ−回路 | |
| JPH03117008A (ja) | 電流ミラー回路 | |
| JPH0633076U (ja) | ２出力差動電流発生器 | |
| JPH0476714A (ja) | 定電圧発生回路 |