JPS6047467A - 相補型薄膜トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明はＰチャネル型薄膜トランジスタとＮチャネル型
薄膜トランジスタを集積化した相補型薄膜トランジスタ
に関する。

〈従来技術〉 近年、絶縁基板上に薄膜トランジスタを形成する技術の
研究が活発に行なわれている。この技術は、安価な透明
絶縁基板を用いて高品質の薄形ディスプレイを実現する
アクティブマトリックスパネル、あるいは通常の半導体
集積回路上にトランジスタなどの能動菓子を形成する三
次元集積回路、あるいは安価で高性能なイメージセンサ
、あるいは高密度のメモリーなど、数多くの応用が期待
されるものである。

これらの応用の中には、基本的には薄膜トランジスタを
スイッチング素子としてのみ用いるものもあるが、その
スイッチングに必要な駆動回路が薄膜トランジスタで同
時に構成されることが望ましい。例えばアクティブマト
リックスパネルではマトリックス状に配置された画素の
１つ１つに薄膜トランジスタを配し、表示データのスイ
ッチングを行なうが、同時にその周辺駆動回路を薄膜ト
ランジスタで集積化できれば、実装の負担を小さくする
と共にシステム全体の低コスト化、小型化が実現できる
。すなわち、簿膜トランジスタでロジック回路を構成す
ることが必要となる。

この場合、通常の半導体集積回路の場合以上に、相補構
成（０ＭＯ８）化が要求される。これは、薄膜トランジ
スタでロジック回路を構成する場合、一般にその素子数
が多くなり、相補構成にしない限り消費電力が極めて大
きくなってしまうためである。例えばアクティブマトリ
ックスパネルの周辺駆動回路を薄膜トランジスタで内蔵
する場合、画素数に応じた数のシフトレジスタやバッフ
ァ、あるいはアナログスイッチなどが必要となる。一般
的には５．００段以上のシフトレジスタを内蔵しなくて
はならない。また、三次元集積回路やイメージセンサ、
あるいは高密度メモリーなどの場合でも同様に多数の素
子数が必要とされることは容易に類推できる。このよう
に素子数が多い場合、その消費電力を低減する上で、薄
膜トランジスタを相補構成とすることは極めて有効であ
る。

相補型薄膜トランジスタは、Ｐチャネル型薄膜ト、ラン
リスタとＮチャネル型薄膜トランジスタから構成される
。これらの薄膜トランジスタのうち、いずれか一方は必
ずオフ状態にあるため、電源間に貫通電流の流れること
がなく、消費電力を大幅に低減させることが可能となる
。

しか踵相補型薄膜トランジスタは下記の欠点を有してお
り、従来、充分な検討が行なわれてい（ｚ）　Ｐチャネ
ル型とＮチャネル型の双方を集積化するため製造方法が
複雑なこと。

（２）　これに伴なって製造コストが高いこと。

（８）　薄膜トランジスタの特性バランス充分であるこ
と。

（４）Ｐチャネル型薄膜トランジスタの特性とＮチャネ
ル型薄膜トランジスタの特性をそろえることが困難であ
ること。

（５）　あえてこれらの特性をそろえるためには、チャ
ネル部に適当な不純物を添加するなど余分な工程が必要
となること。

これらの欠点を有しているため、相補型薄膜トランジス
タは実用化レベルに達していなかった。

〈発明の目的〉 本発明はこのような欠点を一挙に除失するものであり、
その目的とするところは、個々に優れた特性を有し、か
つ特性差の少ないＰチャネル型及びＮチャネル型薄膜ト
ランジスタから構成される相補型薄膜トランジスタを、
簡単な製造方法で安価に提供することにある。

〈発明の要約〉 本発明は、チャネル領域をノンドープシリコン薄膜によ
り構成し、ソース・ドレイン領域のシリコン薄膜の導電
型をＰ型あるいはＮ型とすることによりＰチャネル型あ
るいはＮチャネル型薄膜トランジスタを構成することを
特徴とする相補型薄膜トランジスタ、及び、前記２種類
の薄膜トランジスタのチャネル領域のシリコン薄膜を同
一層で構成し、かつ、該シリコン薄膜の膜厚を、前記２
種類の薄膜トランジスタの該シリコン薄膜表面に形成さ
れ得るいずれの空乏層の最大幅よりも薄いことを特徴と
する相補型薄膜トランジスタを提供するものである。

〈実施例−１〉 以下、チャネル領域をノンドープシリコン薄膜により構
成し、ソース・ドレインの導電型によってＰチャネル型
あるいはＮチャネル型薄膜トランジスタを実現すること
を特徴とする相補型簿膜トランジスタについて、実施例
に基づいて詳しく説明する。

第１図は本発明による相補型薄膜トランジスタの構造を
示す断面図である。１０１はガラス、石英、パシベーシ
ョン膜を含む半導体集積回路基板などの絶縁基板であり
、その上にＰチャネル型薄膜トランジスタ１０２とＮチ
ャネル型薄膜トランジスタ１０３が形成されており、相
補型薄膜トランジスタを構成している。１０４はノンド
ープシリコン薄膜から成るＰチ、ヤネル型薄膜トランジ
スタのチャネル領域である。１０５はボロンなどのアク
セプタをドープしたＰ型シリコン薄膜から成るソース領
域であり、１０６は同様に構成されたドレイン領域であ
る。１０７は８１０２などのゲート絶縁膜、１０日は多
結晶シリコン、金属などのゲート電極、１０９は８１０
２７；ｌ’どの層間絶縁膜である。１１０　’ｔ　ｉ　
１１は金属などの導電体から成り、それぞれソース電極
、ドレイン電極である。１１２はノンドープシリコン薄
膜から成るＮチャネル型薄膜トランジスタのチャネル領
域である。１１３はリン、ヒ素などのドナーをドープし
たＮｆｆ１シリコン薄脱から成るソース領域であり、１
１４は同様に構成されたドレイン領域である。

１１５はゲート絶縁膜、１１６はゲート電極、１１７は
ソース電極、１１８はドレイン電極である本図より明ら
かなように、本発明はＰチャネル型及びＮチャネル型薄
膜トランジスタのチャネル領域として、共にノンドープ
シリコン薄膜を用いること、及び、基本的にはＰチャネ
ル型簿膜トランジスタとＮチャネル型薄膜トランジスタ
とは、ソース・ドレイン領域の導電型によってのみ区別
されることを大きな特徴としている。

〈発明の効果−１〉 以下、これらの特徴により実現される本発明の効果につ
いて説明する。

また、Ｐチャネル型及びＮチャネル型薄膜トランジスタ
のチャネル領域として、共にノンドープシリコン簿膜を
用いることの効果について述べる。両タイプの薄膜トラ
ンジスタのチャネル領域として、共にノンドープシリコ
ン薄膜、すなわち真性半導体に近いシリコン薄膜を用い
ることにより、トランジスタがオフ状態のときに流れる
リーク電流（以下、ＯＦＦ電流という。）を最小にする
ことが可能となる。単結晶シリコンを用いる通常のトラ
ンジスタでは、Ｎチャネル型の場合Ｐ型基板を、Ｐチャ
ネル型の場合Ｎ型基板を用いて極めて良質のＰＭＮ接合
形成することにより、ソース・ドレイン間のＯＦＦ電流
を低減しているが、一般に絶縁基板上のシリコン薄膜で
は単結晶化は不可能であり、多結晶状態あるいは非晶質
状態となり、良質なＰＮ接合を形成することができず為
したがってＯＦＦ電流を低減させることができない。第
２図は本出願人の行なった実験のデータであり、Ｎチャ
ネル型薄膜トランジスタにおけるチャネル領域のシリコ
ン薄膜中の不純物濃度とＯＦ”Ｆ電流の関係を示すグラ
フである。不純物はボロンであり、チャネル領域をＰ型
にすることを目的としている。ドーピングはイオン打ち
込み法により、グラフの横軸はボロンのドーズ足、縦軸
は０■のゲート電圧におけるＯＦＦ電流である。このグ
ラフから分かるように、ドープ量が０の場合、すなわち
真性半導体に近いノンドープシリコン薄膜を用いた場合
に０ＦＩｌ″電流が最小となる。これは不純物濃度が高
くなるにつれてＰＭＮ接合リーク電流が増大するためで
ある。また、逆にチャネル領域をＮ型にした場合には、
述べるまでもなくトランジスタはデプリーション型とな
り、ＯＦＦ電流は増大する。したがって、ノンドープシ
リコン薄膜を用いた場合にＯＦＦ電流は最小となる。す
なわち、０ＦＦｔ流を低減するには、単結晶シリコンを
用いたトランジスタのようにＰ−Ｎ接合を用いるのでは
すく、チャネル領域の抵抗値を出来る限り大きくするこ
とが効果的である。上記の説明はＮチャネル型薄膜トラ
ンジスタについて行なったが、Ｐチャネル型薄膜トラン
ジスタについても全く同様に成立する。したがって、両
タイプの薄膜トランジスタとも、チャネル領域にノンド
ープシリコン薄膜を用いることによりＯＦＦ電流を最小
にすることが可能となる。

次に、Ｐチャネル型薄膜トランジスタとＮチャネル型薄
膜トランジスタを、ソース・ドレイン領域の導電型によ
ってのみ区別することの効果について述べる。これによ
り、相補型簿膜トランジスタのｉ造工程を著しく簡略化
することができる。

したがって、大幅な歩留りの向上及び低コスト化力２実
現できる。第３図は第１図に示した相補型薄膜トランジ
スタの製造方法の１例を示す図である。まず、第３図（
α）のように、絶縁基板６０１上にノンドープシリコン
薄膜３０２，３０３を堆積させた後、所望のパターンを
形成する。３０２にＰチャネル型薄膜トランジスタが、
３０３にＮチャネル型薄膜トランジスタがそれぞれ形成
される。次にｇｓｍ（ｂ）のように、ノンドープシリコ
ン薄ｊｇ　３０２及び３０３を熱酸化することによりゲ
ート絶縁ｊ摸６０４を形成する。あるいは気相成長法な
どによりゲート絶縁膜を外部を堆積させても良い。その
後、ゲート電極３０５を堆積させて、所望のパターン形
成を行なう。もちろん、Ｐ型シリコン薄膜とＮ型シリコ
ン薄膜というように、Ｐチャネル型薄膜トランジスタと
Ｎチャネル型薄膜トランジスタとで異なるゲート電極材
料を用いても差し支えない。次に第３図（ｃ）のように
、７オトレジストなどのマスク材料５０６をＮチャネル
型薄膜トランジスタとなるべき領域に形成して、ボロン
などのアクセプタ元ｆｇ３ｏ７をイオン打ち込み法によ
りＰチャネル′！Ｊ１薄膜トランジスタ中にドープし、
ソース領域３０８及びドレイン領域５０９となるＰ型シ
リコン薄膜を形成する。

さらに第３図Ｃｄ）のように、同様に７オトレジストな
どのマスク材料３１０をＰチャネル型薄ｊ反トランジス
タとなるべき領域に形成して、リン。

ヒ素などのドナー元素３１１ｉイオン打ち込み法により
Ｎチャネル型薄膜トランジスタ中にドープし、ソース領
域３１２及びドレイン領域３１３となるＮ型シリコン薄
膜を形成する。最後に第３図（＝）のように、層間絶縁
膜３１４をｊｌ［積させた後コンタクトホールを開口し
、Ｐチャネル型薄膜トランジスタのソース電極３１５及
びドレイン電極３１（５，Ｎチャネル型薄膜トランジス
タのン−ス電極３１７及びドレイン電極３１８を形成し
、相補型薄膜トランジスタは完成する。

これよりわかるように、本発明による相補型薄膜トラン
ジスタは極めてｔｍ単な方法で製造できる。これは、Ｐ
チャネル型薄膜トランジスタもＮチャネル型薄膜トラン
ジスタも共に、チャネル領域としてノンドープシリコン
薄膜を用いることによる。このため、従来の相補型トラ
ンジスタのように、Ｐチャネル型トランジスタにはＮ型
基板を、Ｎチャネル型トランジスタにはＰ型基板を用い
る必要がない。すなわち、２種類のトランジスタにおい
てチャネル領域の導電型を変える必要がない。これによ
って、それぞれのトランジスタのチャネル領域に不純物
を添加したり、それに必要なパターンを形成する工程を
省くことができる。また、それぞれのトランジスタは絶
縁基板上に島状に分離されており、特別な素子分離工程
を必要としない。また、これに伴なりて、通常の半導体
集積回路のような寄生ＭＯ８効果がなく、チャネルスト
ッパーを形成する必要がない。これらの理由により、本
発明による簿膜トランジスタでは、ソース・ドレイン領
域の導電型を変えることのみで、Ｐチャネル型及びＮチ
ャネル型薄膜トランジスタを実現することができる。し
たがって、その製造工程は従来の相補型トランジスタに
比べて極めて簡単なものとなる。例えば、パターン形成
工程数は、従来の相補型トランジスタでは１ｏ工程以上
必要であるが、本発明にょる相補型トランジスタではわ
ずか６エ程で済む。このように製造工程を簡略化できる
ことは、それ自体、低コスト化を実現すると共に、製造
歩留りの向上をも実現し、全体として大幅な低コストが
達成できるという多大な効果を有している。

〈実施例−２〉 また本発明は、Ｐチャネル型薄膜トランジスタとＮチャ
ネル型薄膜トランジスタの双方におけるチャネル領域の
シリコン薄膜を同一層で４ｍ成し、かつ、該シリコン薄
膜の膜厚を、前記２種類の薄膜トランジスタの該シリコ
ン薄膜表面に形成され得るいずれの空乏層の最大幅より
も薄いことを特徴とする相補型薄膜トランジスタをも提
供するものであるが、以下、これについて実施例に基づ
き詳しく説明する。

第４図は、本発明による相補型薄膜トランジスタのチャ
ネル領域近傍を示す断面図である。第４図（α）はＰチ
ャネル型薄膜トランジスタ、第４図（Ａ）はＮチャネル
型薄膜トランジスタをそれぞれ示している。絶縁基板４
０１上にソース領域４０２．４０８’、ドレイ′ン領域
４０３，４０９゜ゲート絶縁膜４０４，４１０．ゲート
電極４０５．４１１を有する薄膜トランジスタが形成さ
れている。チャネル領域のノンドープシリコン薄膜４０
６．４１２は同一層にて構成され、シ゛たがって同一の
膜厚ｔｓｉ　Ｅ有している。ゲート電圧の印加に伴なっ
てシリコン薄膜表面には空乏層４０７．４１ろが広がっ
てくるが、Ｐチャネル型薄膜トランジスタにおける空乏
層の幅ｘｐと、Ｎチャネル型薄膜トランジスタにおける
空乏層の幅ｘＮはそれぞれ次式で与えられる。

ここに、ｑは単位電荷量、６はシリコンＡ９Ｎの誘電率
、φ８はシリコン薄膜表面におけるエネルギーバンドの
曲がり＝、ＩＪＤは等価的にドナーとして働くトラップ
の密度、ＮＡ　は等価的にアクセプタとして働くトラッ
プの密度である。前述の如く、シリコン薄膜は多結晶あ
るいは非晶質状態にあり、多くの結晶欠陥を有しており
、これがトラップとして作用する。エネルギーバンド図
において、フェルミレベルとコンダクションバンドの間
に準位を作るトラップはドナーとして作用し、フェルミ
レベルとバレンスパントの間に準位を作るトラップはア
クセプタとして作用する。各トラップの準位はシリコン
原子の配列の仕方によって決まり、一般にはＮＤ　とＮ
Ａは等しくない。第４図ではＮＤの方がＮＡよりも大き
く、シたがってｘｐの方が、ＴＮよりも小さい場合を示
してし）る。ゲート電圧をさらに大きくすると、それぞ
れの空乏１１の広がり幅は最大値に達し、シリコン薄膜
表面に反転層が形成され始める。このときのゲート電圧
がしきい値電圧であり、これ以上ゲート電圧を大きくし
ても、もはや空乏層は広がらず、反転層内のキャリア密
度が高くなるのみである。Ｐチャネル型及びＮチャネル
型薄膜トランジスタにおける空乏層の最大幅ｘ　ｐ　ｍ
ａｘ及びｒ　Ｎ　ｍａＸ　％　Ｌ’きしＡ値電圧ｖｔｈ
ｐ及びＶｔｈＮは次式で与えられる。

ＶｔｈＰ　＝−−”ＰｍａＸ−２φｆ　Ｐ　＋　ＶＦ　
Ｂｏｘ ｖｔｈＮ＝　５””　＋　２φｆＮ　＋　ＶＦＢｏｘ ここに、φｆＰ、φｆＮ　はそれぞれＰチャネル、型。

Ｎチャネル型薄膜トランジスタにおけるフェルミエネル
ギー、ＣＯＸは単位面積当りのゲート絶縁膜の容量、Ｖ
ＦＲはフラットバンド電圧である。

本発明による相補型薄膜トランジスタでは、シリコン薄
膜ｔｓｉ　を上記ｒＰｍａＸ　、　、２ＸＮｍｌＬＸ　
のいずれよりも小さくなるように構成する。

〈発明の効果−２〉 以、下、これにより実現される本発明の効果について説
明する。

シリコン薄膜の膜厚（七〇１）が、空乏層の広がり得る
最大幅（ｘｐｍａｘ　、　ｘＮｍａｘ　）よりも小さい
場合、空乏層はｔ６１　以上に広がることはできない。

したがって、空乏Ｊの幅がｔｓｉ　に達すると、ただち
にシリコン薄膜表面に反転層が形成されるようになる。

すなわち、トランジスタのしきい値電圧が低減する。通
常、シリコン薄膜中には極めて高密度のトラップが存在
するため、しきい値電圧が高くなってしまうが、本発明
によれば、しきい値電圧を低減させることにより薄膜ト
ランジス夕の駆動電圧を低くすることができ、またトラ
ンジスタがオン状態の時に流れる電流（ＯＮ電流）を大
きくすることができる。したがって薄膜トランジスタを
使いやすくすると共に、より高速な動作を可能とする。

また、この時のしきい値′電圧は次式で与えられる。

ＶｔｈＰ＝−−￥−！止±猛−２φｆＰ＋Ｖｒｎｏｘ ＶｔｈＮ＝−り旦Δｔｓ、ｉ＋２φｆＮ＋ＶｐＢｏｘ 第４図の例Ω場合、ＮＤ＞ＮＡ　、ｘＰくｘＮ　である
。したがって、ｔｓｉ　を薄くしていった時、Ｐチャネ
ル型薄膜トランジスタよりもＮチャネル型薄膜トランジ
スタの方がしきい値電圧の低下が早く始まる。しかし、
ｔｓｉ　をさらに薄くして、本発明の提供する膜厚の範
囲になると、Ｐチャネル型博膜トランジスタとＮチャネ
ルＭＷ膜トランジスタのしきい値電圧の差は小さくなる
。この様子を第５図に示す。横軸は七〇１．縦軸はしき
い値電圧の絶対値である。５０１はＮチャネル型薄膜ト
ランジスタ、５０２はＰチャネル型薄膜トランジスタの
グラフをそれぞれ示している。このグラフかられかるよ
うに、ｔｓｉが、ｚｉ＋ｍａｘ　よりも小さい領域で、
両者のしきい値電圧が急激に接近している。これは上式
において、ＨＡよりも′ＨＤの方が大きいため、２つの
トランジスタのしきい値１「圧のｔｓｉ　依存性が異な
るためである。したがって本発明によれば、Ｐチャネル
型及びＮチャネル型薄膜トランジスタのしきい値電圧を
近づけ、その特性差を小さくすることが可能となる。こ
れは相補型トランジスタにおいて極めて大きな効果を有
する。

なお、上記の説明はＮ　Ｄ　）　Ｎ　Ａを仮定して行な
りたが、ＮＡ＜ＩＩＪＤの場合にも全く同様に成立する
。

〈実施例−６〉 第６回は本発明の他の実施例を示すものである。絶縁基
板６０１上にＰチャネル型簿膜トランジスタ６１６とＮ
チャネル型薄膜トランジスタ６１７が形成されており、
相補型薄膜トランジスタを構成している。６０２はゲー
ト電極、６０３はゲート絶縁膜である。６０４はノンド
ープシリコン薄膜から成るＰチャネル型薄膜トランジス
タのチャネル領域である。６０５はポロンなどのアクセ
プタをドープしたＰ型シリコン薄膜から成るソース領域
であり、６０６は同様に構成されたドレイン領域である
。６０７は層間絶縁膜であり、６０８はソース電極、６
０９はドレイン電極である。

６１０はゲート電極であり、６１１はノンドープシリコ
ン薄（２）から成るＮチャネル型薄膜トランジスタのチ
ャネル領域である。６１２はリン、ヒ素などのドナーを
ドープしたＭＷシリコン薄１莫から成るソース領域であ
り、６１３は同様に構成されたドレイン領域である。６
１４はソース電極、６１５はドレイン電極である。

図から明らかなように１．前述した本発明のすべての効
果は、本実施例においても成立する。すなわち、チャネ
ル領域がゲート電極の上に位置したり、あるいはソース
・ドレイン領域のシリコン薄膜がチャネル領域のシリコ
ン簿膜とは異なる層により構成されたり、付随的な構造
が変化しても本発明は成立し、同様の効果が得られる。

〈本発明の効果−まとめ〉 以上述４べたように、本発明は、しきい値電圧が低いた
めにＯＮ電流が大きり、またＯＦＦ電流が小さく、シか
も特性のそろったＰチャネル型及びＮチャネル型薄膜ト
ランジスタから構成される相補型Ｎ膜トランリスタを、
簡単な製造方法で安価に提供するという数多くの優れた
効果を有するものである。

【図面の簡単な説明】

第１図は本発明にょる相補型薄膜トランジスタの構造を
示す第１の実施例を示す図である。 第２図はチャネル領域の不純物敲度とＯＦＦ電流の関係
を示すグラフである。 第６図（α）〜（ｄ）は第１図に示した本発明による相
補型薄膜トランジスタの製造方法を示す図である。 第４図（α）〜Ｃｂ）は本発明による薄膜トランジスタ
のチャネル領域近傍を示す図である。 第５図はチャネル領域のシリコン薄膜の膜厚としきい値
電圧の関係を示すグラフである。 第６図は本発明による相補型薄膜トランジスタの構造を
示す第２の実施例を示す図である。 以　上 出願人　株式会社諏訪精工舎 第１図 ドース゛ｆ　（ｃ械−り 第２Ｌ 第３図 第４図 昭和５９年１１月２２日 昭和５８年特許願第１５５４５９号　Ｚ２、発明の名称 相補型薄膜トランジスタ　６゜ ３、補正をする者 事件との関係　出願人 〒１０４　東京都中央区京橋２丁目６番２１号　５゜５
、　補正により増加する発明の数 ６　補正の対象　−Ａｅｒ”平ψへに〉）７明ＩＩａ１
誉　−＝ｉｔ−２Δ 手続補正書手続補正 間細書　６頁１４行目 「く実施例−１〉」どおるケ。 「〈実施例〉」に補正する。 明細書　８頁１２行目 ［〈発明の効果−１〉」とあるを削除する。 四ｍ曹　８頁１５行目 「また、Ｐチャンネル型」とあるｔ、 「まず、Ｐチャンネル型」に補正する。 明細書　１４頁１３行目 「〈実施例−２〉」とｂるを削除する。 明細書　１８頁７行目 「〈発明の効果−２〉」とある全削除する。 明細書　２０頁１７行目 「〈実施例−３〉」とあるｒ削除する。 明細＄２２頁５行目〜１２行目 「く不発明の効果−まとめ〉〜優れた効果全以上述べた
ように、不発明は以下のような効果を有している。 （１）チャネル領域にノンドープシリコン薄膜を用いる
ため、薄膜トランジスタのｏｙｙｚ流を最小にすること
ができる。 （２）チャネル領域にノンドープシリコン薄膜を用いる
ため、ソース・ドレイン領域の導電型によってのみ、Ｐ
チャネル型薄膜トランジスタとＮチャネル型薄膜トラン
ジスタ全作９分けることができ、非常に簡単に相補型薄
膜トランジスタを失現できる。 （，１１シリコン薄膜の膜厚が、空乏層の広が９得る最
大幅よｐも小さいため、薄膜トランジスタのしきい値電
圧全低下させることができる。 これにより、駆動電圧會低くさせると共に、ＯＮ電流を
大きくし、よシ高速な動作全可能とすることができる。 （４）シリコン薄膜の膜厚全、Ｐチャネル型薄膜トラン
ジスタの空乏層の広が＃）得る最大幅と、Ｎチャネル型
薄膜トランジスタの空乏層の広がり得る最大幅のいずれ
よりも小さいために、双方の薄膜トランジスタの特性全
署しく改善すると共に、双方の特性差ケ小さくすること
ができる。ＪＶ？−補正する。 以　上

Claims (2)

【特許請求の範囲】
1. （１）　ノンドープシリコン薄膜から成るチャネル領域
   とＰ型シリコン薄膜から成るソース・ト°レイン領域を
   備えたＰチャネル型薄膜トランジスタ、及びノンドープ
   シリコン薄膜から成るチャネル領域とＮ型シリコン薄膜
   から成るソース・ト°レイン領域を備えたＮチャネル型
   薄膜トランジスタカ）ら構成されたことを特徴とする相
   補型薄膜トランジスタ。
2. （２）　前記Ｐチャネル型薄膜トランジスタ＜ｇｃする
   前記チャネル領域のシリコン薄膜と、前記Ｎチャネル型
   薄膜トランジスタにおける前記チャネル領域のシリコン
   薄膜は同一層により構成され、力）つ、該シリコン薄膜
   の膜厚は、Ｐチャネル型薄膜トランジスタの前記シリコ
   ン薄膜表面に形成され得る空乏層の最大幅と、Ｎチャネ
   ル型薄膜トランジスタの前記シリコン薄膜表面に形成さ
   れ得る空乏層の最大幅のいずれよりも薄いことを特徴と
   する特許請求の範囲第１項記載の相補型薄膜トランジス
   タ。