JPS59100566A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59100566A JPS59100566A JP57210323A JP21032382A JPS59100566A JP S59100566 A JPS59100566 A JP S59100566A JP 57210323 A JP57210323 A JP 57210323A JP 21032382 A JP21032382 A JP 21032382A JP S59100566 A JPS59100566 A JP S59100566A
- Authority
- JP
- Japan
- Prior art keywords
- region
- hole
- film
- regions
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、主としてプレーナ型構造の接合領域における
表面の安定化技術に関する。
表面の安定化技術に関する。
従来列の構成とその問題点
通常のバイポーラトランジスタは、第１図の断面図で示
されるように、半導体基板１に二酸化シリコン（Ｓ １
０２ ）膜２をマスクとしてベース領域３卦よびエミッ
タ領域４をそれぞれ選択的に拡散形成した、いわゆる二
重拡散プレーナ型、調造であり、これにベース成極５お
よびエミッタ電極６が付設されている。かかるプレーナ
型構造は、製造の界面の性質に依存して、その亀気的諸
特性が左右されるという問題点もある。すなわち、表面
保護膜をなすＳ １０２膜、ないしは同Ｓｉ○２膜と７
リコンとの界面の性質が悪いと、それに対応しで表面準
位が増大し、これによって、バイポーラトランジスタで
最も重要なエミッタ・ベース接合表面部７の８１０２膜
界面における再結合電流の増大を生じ、その結果、期待
するｐｎ接合特性が得られず、トランジスタの電流増幅
率（ｈＦＥ）の低下ならびに雑音比率の増大傾向が顕著
に現われる。
されるように、半導体基板１に二酸化シリコン（Ｓ １
０２ ）膜２をマスクとしてベース領域３卦よびエミッ
タ領域４をそれぞれ選択的に拡散形成した、いわゆる二
重拡散プレーナ型、調造であり、これにベース成極５お
よびエミッタ電極６が付設されている。かかるプレーナ
型構造は、製造の界面の性質に依存して、その亀気的諸
特性が左右されるという問題点もある。すなわち、表面
保護膜をなすＳ １０２膜、ないしは同Ｓｉ○２膜と７
リコンとの界面の性質が悪いと、それに対応しで表面準
位が増大し、これによって、バイポーラトランジスタで
最も重要なエミッタ・ベース接合表面部７の８１０２膜
界面における再結合電流の増大を生じ、その結果、期待
するｐｎ接合特性が得られず、トランジスタの電流増幅
率（ｈＦＥ）の低下ならびに雑音比率の増大傾向が顕著
に現われる。
発明の目的
本発明は上述のような二重拡散プレーナ型構造における
問題点の解消をはかることを目的として、安定な表面状
態を達成することの可能な半導体装置の製造方法を提供
するものである。
問題点の解消をはかることを目的として、安定な表面状
態を達成することの可能な半導体装置の製造方法を提供
するものである。
発ｉｙ］ ７７）構成
不発明は、要約するに、半導体基板に第１の拡散領域を
選択的に形成する工程、前記第１の拡散領域内に燐拡散
領域および第２の拡散領域を分離して形成する工程をそ
なえた半導体装置の製造方法であり、これによれば、燐
拡散領域の形成過程で半導体表面、と９わけ、第１の拡
散領域表面の高い安定化が達成され、半導体装置の特性
向上がはかられる。
選択的に形成する工程、前記第１の拡散領域内に燐拡散
領域および第２の拡散領域を分離して形成する工程をそ
なえた半導体装置の製造方法であり、これによれば、燐
拡散領域の形成過程で半導体表面、と９わけ、第１の拡
散領域表面の高い安定化が達成され、半導体装置の特性
向上がはかられる。
実施例の説明
第２図は本発明の実施クリで製作される半導体装置を工
程順に示しだ断面図である。まず、第２図ａのように、
ｎ形半導体基板１の表面に通常の熱１俊化法によって８
０００人の厚さの８１０２膜２を形成し、ついで、この
Ｓ １０２膜２に周天日方法によって開孔部を形成し、
この間孔部を通じて、第１の拡散領域としてのｐ影領域
３を形成する。このｐ影領域３は、ｎｐｎ）ランジスタ
のベース領域となるところであるが、その形成過程で表
面がＳ ｉ Ｏ２膜８でおおわれるように、たとえば、
酸化性雰囲気中で拡散処理して得られる。そして、次に
、この５１０２膜８に環状の開孔を設け、この開孔を通
じて、ｐ影領域３内に燐拡散領域９を形成する。
程順に示しだ断面図である。まず、第２図ａのように、
ｎ形半導体基板１の表面に通常の熱１俊化法によって８
０００人の厚さの８１０２膜２を形成し、ついで、この
Ｓ １０２膜２に周天日方法によって開孔部を形成し、
この間孔部を通じて、第１の拡散領域としてのｐ影領域
３を形成する。このｐ影領域３は、ｎｐｎ）ランジスタ
のベース領域となるところであるが、その形成過程で表
面がＳ ｉ Ｏ２膜８でおおわれるように、たとえば、
酸化性雰囲気中で拡散処理して得られる。そして、次に
、この５１０２膜８に環状の開孔を設け、この開孔を通
じて、ｐ影領域３内に燐拡散領域９を形成する。
この燐拡散領域９は、他の活性領域と電気的に分離ない
し絶縁される必要があるから、表面を絶縁膜、たとえば
ＣＶＤ法でＳ ｚ ０２膜１０を被着しておおった後に
拡散処理し７て形成するのがよい。その陵、第２図すの
ように、ｐ影領域３の表面ＳｉＯ２膜８を開孔して、こ
の開孔を通じて、第２の拡散領域としてのｎ影領域４を
形成する。このとき、ｎ影領域４は、先工程で設けられ
た燐拡散領域９の囲いの中に分離されて形成されるべき
である。
し絶縁される必要があるから、表面を絶縁膜、たとえば
ＣＶＤ法でＳ ｚ ０２膜１０を被着しておおった後に
拡散処理し７て形成するのがよい。その陵、第２図すの
ように、ｐ影領域３の表面ＳｉＯ２膜８を開孔して、こ
の開孔を通じて、第２の拡散領域としてのｎ影領域４を
形成する。このとき、ｎ影領域４は、先工程で設けられ
た燐拡散領域９の囲いの中に分離されて形成されるべき
である。
最後に、ｐ影領域３およびｎ影領域４にはそれぞれ電極
５および同６を周知の方法で付設して、プレーナ型ｎｐ
ｎ ）ランジスタが完成される。本実施例で得られたｎ
ｐｎ トランジスタには、ベース領域内に環状の燐拡散
領域９を形成したことにより、同ベース領域内の重金属
を含む不純物や結晶欠陥層などを熱処理過程で十分に引
き寄せるゲッタ効果が顕著にみられ、特性劣化がほとん
ど起ら、なかった。寸だ、ベース領域内の燐拡散領域９
は、他の活性領域、すなわち、ベース領域、コレクタσ
１域あるいはエミッタ領域とは絶縁されているので、不
純物や結晶欠陥を多く含ん、でいても、それが他の７譜
生領域に悪影響を及ぼすことは全くない。
５および同６を周知の方法で付設して、プレーナ型ｎｐ
ｎ ）ランジスタが完成される。本実施例で得られたｎ
ｐｎ トランジスタには、ベース領域内に環状の燐拡散
領域９を形成したことにより、同ベース領域内の重金属
を含む不純物や結晶欠陥層などを熱処理過程で十分に引
き寄せるゲッタ効果が顕著にみられ、特性劣化がほとん
ど起ら、なかった。寸だ、ベース領域内の燐拡散領域９
は、他の活性領域、すなわち、ベース領域、コレクタσ
１域あるいはエミッタ領域とは絶縁されているので、不
純物や結晶欠陥を多く含ん、でいても、それが他の７譜
生領域に悪影響を及ぼすことは全くない。
なお、燐鉱散層９の形状としては、エミッタ・ベース接
合を囲む位置関係で環状にすれば、最も効率的なゲッタ
効果を得ることができるが、環状に限らず、点在させて
も十分に効果が期待できる。
合を囲む位置関係で環状にすれば、最も効率的なゲッタ
効果を得ることができるが、環状に限らず、点在させて
も十分に効果が期待できる。
さらに、本発明は、ｎｐｎトラン／スタに限らず、Ｐ
ｎ ｐｌ’ランジスタにも適用し得る。
ｎ ｐｌ’ランジスタにも適用し得る。
発明の効果
本発明によれば、不純物や結晶欠陥のゲッタ作用をなす
燐拡散領域を導入したことにより、表面準位の影響を受
けにくい半導体装置の実現が可能である。とりわけ、本
発明によシュ重拡散プレーナ型バイポーラトランジスタ
を形成すると、ベース領域内に導入される燐拡散領域が
同ベース領域表向部の再結合電流を阻止するｔ役割に寄
与し、ベース・エミッタ接合特性の大幅な改善をもたら
すので、高電流増幅率、低雑音性能のものが実現できる
。
燐拡散領域を導入したことにより、表面準位の影響を受
けにくい半導体装置の実現が可能である。とりわけ、本
発明によシュ重拡散プレーナ型バイポーラトランジスタ
を形成すると、ベース領域内に導入される燐拡散領域が
同ベース領域表向部の再結合電流を阻止するｔ役割に寄
与し、ベース・エミッタ接合特性の大幅な改善をもたら
すので、高電流増幅率、低雑音性能のものが実現できる
。
第１図は従来例バイポーラトランジスタの概要１ｌｆｒ
而図である。第２図ａ、ｂは本発明実施例で得られる装
置の工程順ｌｒＴ面図である。 １−／リコン基板、２．８．１０−・・−Ｓ １０２膜
、３− ・ベース領域、４ ・エミッタ領域、５・・・
・ベース電極、６−・エミッタ電極、７・・・ベース・
エミッタ接合表面部、９・−・・・燐拡散領域。
而図である。第２図ａ、ｂは本発明実施例で得られる装
置の工程順ｌｒＴ面図である。 １−／リコン基板、２．８．１０−・・−Ｓ １０２膜
、３− ・ベース領域、４ ・エミッタ領域、５・・・
・ベース電極、６−・エミッタ電極、７・・・ベース・
エミッタ接合表面部、９・−・・・燐拡散領域。
Claims (2)
- （１）半導体基板に第１の拡散領域を選択的に形成する
工程、前記第１の拡散領域内に隣拡散領域および第２の
拡散領域を分離して形成する工程をそなえた半導体装置
の製造方法。 - （２）ｉ２の拡散領域が隣拡散領域に囲まれた位置関係
で形成される特許請求の範囲第１項に記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210323A JPS59100566A (ja) | 1982-11-30 | 1982-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210323A JPS59100566A (ja) | 1982-11-30 | 1982-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59100566A true JPS59100566A (ja) | 1984-06-09 |
Family
ID=16587518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210323A Pending JPS59100566A (ja) | 1982-11-30 | 1982-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100566A (ja) |
-
1982
- 1982-11-30 JP JP57210323A patent/JPS59100566A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3615939A (en) | Method of making a lateral transistor | |
| JPS59100566A (ja) | 半導体装置の製造方法 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS61288467A (ja) | 半導体装置及びその製造方法 | |
| JP3226232B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63173357A (ja) | 半導体装置の製造方法 | |
| JPS58220471A (ja) | ラテラル・トランジスタ | |
| JPS639667B2 (ja) | ||
| JPH0130307B2 (ja) | ||
| JPS59145569A (ja) | マルチコレクタ縦型ｐｎｐトランジスタ | |
| JPH04112539A (ja) | 半導体装置の製造方法 | |
| JPS6188562A (ja) | トランジスタ | |
| JPS62199050A (ja) | 半導体装置 | |
| JPS60137036A (ja) | 半導体集積回路の製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPS63140561A (ja) | 半導体集積回路の製造方法 | |
| JPS63155665A (ja) | 半導体装置の製造方法 | |
| JPH0587187B2 (ja) | ||
| JPS6319870A (ja) | 半導体集積回路 | |
| JPH0139225B2 (ja) | ||
| JPH03263328A (ja) | 半導体装置 | |
| JPS61102777A (ja) | 半導体装置の製造方法 | |
| JPH0212834A (ja) | 半導体装置 | |
| JPH05326540A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH11233521A (ja) | 半導体装置の製造方法 |