JPS63155665A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63155665A
JPS63155665A JP61302308A JP30230886A JPS63155665A JP S63155665 A JPS63155665 A JP S63155665A JP 61302308 A JP61302308 A JP 61302308A JP 30230886 A JP30230886 A JP 30230886A JP S63155665 A JPS63155665 A JP S63155665A
Authority
JP
Japan
Prior art keywords
diffusion
region
layer
collector
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61302308A
Other languages
English (en)
Inventor
Kazuo Tagashira
田頭 一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61302308A priority Critical patent/JPS63155665A/ja
Publication of JPS63155665A publication Critical patent/JPS63155665A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はラテラル型トランジスタに関し、特に高い直流
電流増幅率、良好な周波数特性で高耐圧のラテラル型ト
ランジスタの製造方法に関するものである。
(ロ)従来の技術 一般にラテラル型トランジスタは構造が簡単なために従
来から広範囲に用いられて来た。
例えば実開昭60−151153号公報に示す構成のラ
テラル型トランジスタはP型の半導体基板を用意する工
程と、前記半導体基板上にN型のエピタキシャル層を形
成する工程と、ここでは前記半導体基板とエピタキシャ
ル層間に埋込み層が形成されている、前記埋込み層上の
エピタキシャル層を島状に分離する分離領域を形成する
工程と、前記島状のエピタキシャル層内にエミッタ領域
とコレクタ領域を形成する工程と、前記エミッタ領域、
コレクタ領域およびベース領域と夫々オーミンクコンタ
クトする電極を形成する工程とにより製造きれていた。
(ハ)発明が解決しようとする問題点 上述の如き製造方法で作成されたラテラル型トランジス
タはエピタキシャル層が均一ベース型拡散(電流の向き
に対して不純物が均一)なので高VCEOを得るために
はベース幅W8を広くしなくてはいけないため、直流電
流増幅率り、が低く利得帯域幅積(以下f1とする)も
わるかった。
そのために前記コレクタ領域およびエミッタ領域を形成
する工程の前に、前記コレクタ領域とエミッタ領域およ
びベースコンタクト領域を取り囲み前記半導体基板より
も高不純物濃度のN型の拡散領域を形成する工程を設け
ることで、前記コレクタ領域と前記エミッタ領域との間
はバンチスルーしにくくなりベース幅Wllを小びくで
きる。
しかし依然として前記コレクタ領域と前記エミッタ領域
間は均一ベースであり逆にベース不純物濃度が増しコレ
クターエミッタ間耐圧(VoE。)が低下するため耐圧
に大きな制約があり、かつfTを充分に上げることが困
難となっていた。
(ニ)問題点を解決するための手段 本発明は上述の問題点に鑑みてなされ、一導電型の半導
体基板(2)を用意する工程と、前記半導体基板(2)
上にオフセットコレクタとなる第1拡散層(3)の拡散
源(4)を形成する工程と、前記半導体基板(2)上の
絶縁膜(9)のコレクタ領域(10)とエミッタ領域(
11)に対応する拡散孔(12)(13)を蝕刻する工
程と、前記エミッタ領域(11)の拡散孔(13〉以外
をホトレジスト(14〉で被覆する工程と、前記エミッ
タ領域(11)の拡散孔(13)を通してベースとして
働く第2拡散層(16)の拡散源を形成する工程と、前
記ホトレジスト(14)を除去し前記第1拡散層(3)
と前記第2拡散層(15)を熱拡散する工程と、膜厚差
を利用して前記エミッタ領域(11)およびコレクタ領
域(10)の拡散孔(13)(12)の基板表面を露出
させた後拡散する工程と、前記エミッタ領域(11)、
コレクタ領域(10)およびベース領域(2)の夫々に
電14 (20)(21)(22)を形成する工程とを
備え、電流方向に対し第1拡散層(3)は均一拡散を有
し、第2拡散層(15)は濃度勾配を有することで解決
するものである。
(ホ)作用 前述した如く電流方向に対し均一拡散を有するように、
前記半導体基板(2〉上へ第1拡散M(3)の拡散源(
4)を形成し、第2図の如く前記第1拡散層(3)をオ
フセットコレクタとすることで不純物濃度が低くなりか
つ空乏層が広がりやすくなるのでベース・コレクタ間の
電圧V。7oを高くすることができ耐圧を向上できる。
また電流方向に対し濃度勾配を有するように第2拡散層
(15)の拡散1(16)を形成し、第2図の如く第2
拡散層(15)を形成すると、ベース幅Wllを小さく
でき、更には高不純物濃度であるためにバンチスルーを
せずにflおよび直流電流増幅率り、アを向上できる。
(へ)実施例 以下に本発明の一実施例であるラテラル型トランジスタ
(1)の製造方法を第1図(イ)乃至第1図(へ)を参
照しながら説明する。
先ず第1図(イ)・第1図(ロ)に示す如く一導電型の
半導体基板<2)を用意する工程と、前記半導体基板(
2)上にオフセットコレクタとなる第1拡散層(3)の
拡散源(4)を形成する工程とがある。
ここではN型のエピタキシャル層り2)が積層されたP
型の半導体基板(5)があり、第1図(ロ)の如く第1
拡散層<3)に対応する領域に70〜120KeV l
Xl011〜2xlO”cm−”の条件でボロンイオン
を注入し第1拡散層(3)の拡散源(4)を形成する。
またN+型の埋込み層(6)は例えばドープドオキサイ
ド膜(7)を第1図(イ)の如くスピンオンし熱拡散に
より5〜7μの深さまで拡散した後、第1図(ロ)の如
く約1000°Cで10〜20μmの厚さまでエピタキ
シャル層(2)を形成して埋込み層(6)を作り込む。
また前記第1拡散層(3)の両側にP+型の分離拡散領
域(8)が作り込んである。
ここで前記第1拡散層(3〉の拡散源(4)は本発明の
第1の特徴とする点であり、第1図(ロ)に示す如く広
い面積でイオン注入されているため最終的にはオフセッ
トコレクタとして働く領域は電流方向に対して均一な不
純物濃度拡散状態となる。
次に第1図(ハ)・第1図(ニ)に示す如く前記半導体
基板(2)上の絶縁膜り9)のコレクタ領域(10)と
エミッタ領域(11)に対応する拡散孔(12)(13
)を蝕刻する工程と、前記エミッタ領域(11)の拡散
孔(13)以外をボトレジスI−(14)で被覆する工
程と、前記エミッタ領域(11)の拡散孔(13)を通
してベースとして働く第2拡散層(15)の拡散源(1
6)を形成する工程と、前記ホトレジスト膜(14)を
除去し前記第1拡散層(3)と第2拡散層(15〉を熱
拡散する行程とがある。
ここではN型のエピタキシャル層(2)上のシリコン酸
化膜(9)におけるコレクタ領域(10)とエミッタ領
域(11〉に対応する領域を蝕刻して拡散孔(12)(
13)を形成する。その後にエミッタ領域(11)用の
拡散孔(13)を残してすべてホトレジスト(14)で
被覆をする。そして前記拡散孔(13)を介してリンイ
オンを70〜120KeV 、 lXl0’ 3(xl
O” am−”の条件でイオン注入し、第2拡散層(1
5〉の拡散源(16)を形成する。
本行程は第2の特徴とする点であり、前記第2拡散層(
15)の拡散源(16)は拡散孔(13)を介して約1
000人の深さまでイオン注入することで形成され、更
に第1図(ニ)に示す如く前記ホトレジスト(14)を
除去し前記第1拡散層(3)と第2拡散層を熱拡散する
行程にある。従ってベース領域として活用される第2拡
散層(15)の領域はサイド拡散の部分であり電流方向
に対し濃度勾配を有することになる。
更に第1図(ホ)に示す如く前記エミッタ領域(11)
およびコレクタ領域(10)の拡散孔(13)(12)
上の酸化膜(17)(18)を除去した後拡散をする工
程とがある。
ここではホトレジスト(14)を除去し第1図(ニ)に
示すように熱拡散をおこなう。従って分離領域(8)、
埋込み領域(6)、第1拡散層(3)および第2拡散層
(15)がほぼ完全な形で形成される。
またこの熱拡散をおこなう前は拡散孔(12)(13)
上には酸化膜が形成されてなく、熱拡散の後は拡散孔(
12)(13)上に薄く酸化膜(17)(18)が形成
される。従って酸化膜を蝕刻するとこの拡散孔(12)
(13)上の薄い酸化膜(17)<18)のみが早く基
板表面を露出することになる(本工程は第3の特徴とな
る)。そのために再度マスク合わせして拡散孔を開口す
ることもなく拡散孔を形成でき、更には必ず第2拡散領
域(15)はエミッタ領域(11)を必ず取り囲むこと
ができることになる。
最後に第1図くべ)に示す如くベースコンタクト領域(
19)を形成し、前記エミッタ領域(11)、コレクタ
領域(10)およびベースコンタクト領域(19)の夫
々に電極<20>(21)(22)を形成する工程があ
り、以上述べた工程でラテラル型トランジスタ(1)が
形成されることになる。
以上の如き製造方法で形成きれたラテラル型トランジス
タ(1)の第2拡散領域(15)は拡散型ベースで第2
図に示す如く第2拡散領域(15)に濃度勾配を与え、
前記エミッタ領域(11)を取り囲み前記半導体基板(
2)よりも高不純物濃度となるため、ベース幅WBを小
さくしても第2拡散領域(15)は高不純物濃度である
ために空乏層が広がりにくくバンチスルーをしない構造
となり、ベース幅WBが小さく濃度勾配があるためにf
Tおよび直流電流増幅率h□を向上させることができる
また第1拡散領域(3)は、前記コレクタ領域(10)
(10)の略中央より内側(少なくともコレクタ領域(
10)と第2拡散領域(15)との間)に前記ベース濃
度より低く前記エピタキシャル層(2)の濃度より高く
形成され、第2図の如くオフセットコレクタ層を作るこ
とで、電流の向きに対して均一濃度状態となり、また不
純物濃度が低いために空乏層が広がりやすくベース・コ
レクタ間の電圧■。ア。
を高くとれ耐圧を向上できる。
(ト)発明の詳細 な説明した如く第2拡散領域(15)に電流の向きに対
して濃度勾配を与えることができ、また前記エミッタ領
域(11)を取り囲み前記半導体基板り2)よりも高不
純物濃度に形成できる。更には第1拡散領域(3)に電
流の向きに対して均一濃度状態を与えることができ、前
記ベース領域濃度より低く、前記エピタキシャル層り2
)の濃度より高くすることかできる。従って高い直流電
流増幅率軒。、良好なflで高耐圧のラテラル型トラン
ジスタ(1)が形成できる。
更にホトレジスト(14)を第1図(ハ)に示す如くイ
オン注入用のマスクとし、拡散孔(13)を介して第2
拡散領域(15)とエミッタ領域(11)を拡散形成す
るために必ず第2拡散領域(15)はエミッタ領域(1
1)を取り囲むことができマスク合わせ精度を要求しな
い。
【図面の簡単な説明】
第1図(り乃至第1図(へ)は本発明の一実施例であり
半導体装置の製造方法を示す断面図、第2図は第1図(
へ)におけるA−A’線の不純物濃度状態を示す図であ
る。 (1)はラテラル型トランジスタ、(2)はエピタキシ
ヤル層、 (3)は第1拡散層、 (4)は拡散源、 
(5)は半導体基板、 (6)は埋込み層、り7)はド
ープドオキサイド膜 り8)は分離領域、<9)は絶縁
膜、  (10)はコレクク領域、 (11)はエミッ
タ領域、 (12)・(13)は拡散孔、 (14)は
ホトレジスト、 (15)は第2拡散層、 (16)は
拡散源、 (17)・(18)は酸化膜、 (19)は
ベースコンタクト領域、 (20)(21)(22)は
電極である。

Claims (1)

    【特許請求の範囲】
  1. (1)一導電型の半導体基板を用意する工程と、前記半
    導体基板上にオフセットコレクタとなる第1拡散層の拡
    散源を形成する工程と、前記半導体基板上の絶縁膜のコ
    レクタ領域とエミッタ領域に対応する拡散孔を蝕刻する
    工程と、前記エミッタ領域の拡散孔以外をホトレジスト
    で被覆する工程と、前記エミッタ領域の拡散孔を通して
    ベースとして働く第2拡散層の拡散源を形成する工程と
    、前記ホトレジストを除去し前記第1拡散層と前記第2
    拡散層を熱拡散する工程と、膜厚差を利用して、前記エ
    ミッタ領域およびコレクタ領域の拡散孔の基板表面を露
    出させたのち拡散する工程と、前記エミッタ領域、コレ
    クタ領域およびベース領域の夫々に電極を形成する工程
    とを備え、電流方向に対し第1拡散層は均一拡散を有し
    、第2拡散層は濃度勾配を有することを特徴とした半導
    体装置の製造方法。
JP61302308A 1986-12-18 1986-12-18 半導体装置の製造方法 Pending JPS63155665A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61302308A JPS63155665A (ja) 1986-12-18 1986-12-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61302308A JPS63155665A (ja) 1986-12-18 1986-12-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63155665A true JPS63155665A (ja) 1988-06-28

Family

ID=17907395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61302308A Pending JPS63155665A (ja) 1986-12-18 1986-12-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63155665A (ja)

Similar Documents

Publication Publication Date Title
JPS63155665A (ja) 半導体装置の製造方法
JP2890509B2 (ja) 半導体装置の製造方法
JP3063122B2 (ja) 半導体装置およびその製造方法
JPH0458562A (ja) Mos型トランジスタ及びその製造方法
JPS6245065A (ja) 半導体装置の製造方法
JPS6169176A (ja) 半導体装置の製造方法
JP3226232B2 (ja) 半導体装置及びその製造方法
JPS6252966A (ja) 半導体装置の製造方法
JPS628939B2 (ja)
JP3052347B2 (ja) 半導体装置及びその製造方法
JPS5879735A (ja) 半導体集積回路
JPS61102777A (ja) 半導体装置の製造方法
JPH0366811B2 (ja)
JPH11233521A (ja) 半導体装置の製造方法
JPH0567623A (ja) 半導体装置の製造方法
JPS63245957A (ja) ラテラルpnpトランジスタとその製造方法
JPH04315436A (ja) 半導体装置及びその製造方法
JPH0475348A (ja) 半導体装置及びその製造方法
JPS61184872A (ja) 半導体装置の製造方法
JPH05129314A (ja) 半導体装置及びその製造方法
JPS6149469A (ja) 半導体装置の製造方法
JPS62199050A (ja) 半導体装置
JPH07335665A (ja) 接合型電界効果トランジスタおよびその製造方法
JPS63249370A (ja) 半導体装置およびその製造方法
JPH02180022A (ja) 半導体装置の製造方法