JPS5910081B2 - 電圧制御発振回路 - Google Patents

Description

【発明の詳細な説明】 本発明は電圧制御発振回路に関する。

電圧制御発振回路は、電気的に発振周波数を変化し得る
回路装置であり、ＰＬＬ回路（フエーズロツクト・ルー
プ回路）には必ず用いられる。

民生機械でＰＬＬを応用した回路としては、テレビ受像
機の水平同期回路部のＡＦＣ（自動周波数制御）回路や
、色副搬送波再生回路部のＡＰＣ（自動位相制御９回路
、あるいは又ＶＴＲ（ビデオテープレコーダ）の色再生
回路などがある。

これらの回路部は近年漸次ＩＣ（集積回路）化の方向に
ある。

その場合、電圧制御発振回路をいかに安定度良く集積化
するかという技術的問題がある。

即ちテレビ受像機においてもＶＴＲにおいても静止した
比較信号を基準としているためそれ程の引込範囲を必要
とせず、むしろ安定度の方が重要となる。

そこで従来から種々の提案がなされている。第１図はそ
の一例を示すもので、トランジスタＱ１，Ｑ２の差動接
続からなる可変移相回路１０をＬ，，Ｃ２からなる直列
共振回路１１とともにトランジスタＱ３ ，Ｑ４からな
る増幅器１２の帰還回路に設けたものである。

この発振器は移送回路１０の制御電圧Ｖｃを変化させる
ことにより発振周波数を制御する。

即ち制御電圧Ｖ（，＝Ｏのときは共振回路１１の一端１
３に対して、他端であるところの移相回路１０の出力端
１４の電圧位相が等しいので、回路は共振回路１１のＬ
１、Ｃ２の直列共振周波数ｆ−ｆ ｏ ＝” ／２πＪ
『ロで発振するが、Ｖ（，＞Ｏの場合には、端子１４に
は端子１３に対して位相の進んだ電圧が生じるので共振
回路１１が誘導性となる周波数ｆ＞ｆｏで発振する。

又、逆にＶ。

〈０の場合には、端子１４には端子１３に対して位相の
遅れた電圧が生じるので、共振回路１１が容量性となる
周波数ｆ＜ｆｏで発振する。

しかしこの回路には次のような問題点がある。

即ちこの回路においてはＲ３ ｊ Ｌｍ ） Ｃ２が移
相回路１０の負荷とならないようにするためにＲ１，Ｒ
２はＲ３の数分の１に設計される。

従ってＱ１，Ｑ２の負荷が小さいため、電流源■１を大
きくしてＱ３，Ｑ４の差動増幅器１２の相互コンダクタ
ンスを大きくしないと充分な開ループ利得が得られない
。

つまり充分な開ループ利得を得るためには大きな電流消
費を余儀なくされる。

この電流消費を小さく抑えるためには、Ｒ３を大きくす
る必要がある。

ところがこの回路は直列共振を用いているため回路の直
列抵抗成分Ｒ３のＱ倍（但しＱは制御範囲で決まる回路
のＱ（＝２πｆｏＬ１／Ｒａ）である。

）のインピーダンスを得るようなインダクタンスのイン
ダクタＬ１が必要である。

従ってＲ３を大きくすると例えば数１０ｍＨ以上もの大
きなインダクタンスのインダクタが必要である。

このような大きなインダクタンスのインダクタは一般に
高価である上に、それ自身のインピーダンスが高いため
、浮遊容量や誘導で安定度も劣る。

またこのインダクタＬ１は素子のバラツキを補償するた
めに一般に可変にされるが，上記のような数１０ｍＨ以
上のインダクタを可変にする場合、非常に高価になり、
製造も困難である。

従って大きな１′ンダクタを製造することには限定があ
るため、当然更に大きなインダクタを用いて発振器の発
振周波数の下限を拡げることはできない。

即ちこのような回路では発振周波数の下限が抑えられて
しまう。

一方発振周波数がＩＭＨｚ以上の高周波になるとこのよ
うな大きなインダクタンスのインダクタでは自己共振（
インダクタ自身のインダクタンスと分布容量による並列
共振）が無視できず、中心周波数ｆ。

を中心として非対称な制御電圧一周波数特性となる。

したがってこのような理由から、発振周波数の上限も制
限されてしまう。

インダクタの自己共振の影響を避けるために、インダク
タのインピーダンスを下げればよいが、その場合Ｒ３や
Ｒｌ ＋ Ｒ２が小さくなり、同じ開ループ利得を保つ
ためには、大きな電流を必要とする。

最近はリニアＩＣも集積度がかなり向上しているが、こ
のように一部の回路で大きな電力を消費することは集積
度向上の大きな妨げとなる。

？ってこの電圧制御発振回路の実用容易な周波数範囲は
制御電圧によっても異なるが、１０ＫＨｚから数１ ０
０ ＫＨｚ程度である。

一方従来第２図のような回路も提案されている。

この回路が第１図の回路と相違する点は、２１，２２に
示す十〇の移相回路が増幅器の入力側に入れられている
点である。

この場合増幅器の入力インピーダンスは主に移相回路で
定まり負荷抵抗Ｒ１が入力インピーダンスより特に低く
なければならないという制約はないので、第１図の回路
より小さな電流でも開ループ利得は確保できる。

しかし直列共振を用いることは同様なので、実現し得る
発振周波数領域は改善されない。

また他の問題点として、点２３から移相回路を見たイン
ピーダンスは抵抗性でなければならないので、移相回路
にインダクタを必要とする。

これはコストの点からもあまり好ましくない。

従ってこの回路も消費電流以外は第１図の回路より特に
優れたものではない。

本発明は上記の点に鑑みてなされたもので、小さな電流
で大きな開ループゲインが確保でき、且つ発振周波数領
域の改善された電圧制御発振回路を提供することを目的
とするものである。

すなわち本発明は直流制御電圧により相互コンダクタン
スが差動的に変化する２つの増幅器を設け、その２つの
増幅器の出力の和で並列共振回路を励振し、そしてその
並列共振回路の電圧又はそれを分割してなる電圧を適当
な移相回路によって位相の異なる２つの成分に分割し、
前記２つの増幅器に帰還することによって上記目的を達
成する電圧制御発振回路を提供するものである。

以下、本発明を図面の実施例を参照して詳細に説明する
。

第３図は集積化された本発明の一実施例を示す。

図中の破線３０内はＩＣ回路内部を示し、その他は外部
回路を示す。

トランジスタＱ３．ｔ Ｑ３は差動増幅器を構成し、そ
のエミツタは共通に接続され、／Ｍアス電流入力端子と
して電流源３１，端子３２を介して接地されている。

またこれらトランジスタＱ３１，Ｑ３２のベースはそれ
ぞれ制御端子３３，３４に接続されている。

この制御端子３３３４間には回路の発振周波数制御のた
めの直流電圧Ｖｏが加えられる。

一方トランジスタＱ３３，Ｑ３４及びトランジスタＱ３
５ ｔ Ｑ３６はそれぞれ差動？幅器３５及び３６を構
成し、それぞれのエミツクは共通に接続され、それぞれ
バイアス電流入力端子として前記トランジスタＱｓ１ｔ
Ｑａのコレクタに接続されている。

トランジスタＱ３３のベースはバイアス端子３７に接続
されている。

同様にトランジスタＱ３４ ，Ｑ３５のベースは共通に
接続され抵抗３８を介して上記バイアス端子３７に接続
されている。

このバイアス端子３７にはバイアス電圧ｖＢが印加され
ている。

また共通接続されたトランジスタＱ３４ ，Ｑ３５のベ
ースは端子３９に接続され、又トランジスタＱ３ａのベ
ースは端子４０に接続されている。

更にまたトランジスタＱ３３とＱ３５のコレクタは共通
に接続されて端子４１に接続され、又トランジスタＱ３
４とＱａａのコレクタは共通に接続されて端子４２に接
続されている。

一方外部回路においては前記端子４２に端子４３より電
源電圧■が印加され、端子４２と４１にはインダクタ４
４と容量４５の並列共振回路４６が接続されている。

また前記端子４１と４０間には直流阻止用容量４７が、
又端子４０と３９間には抵抗４８が更に端子３９と端子
３２間には容量４９が接続されている。

次に上記回路の動作を説明するために、第４図にその等
価回路を示す。

抵抗３８はＩＣ内部のバイアス抵抗であるが交流的には
容量４９に並列に入る。

一般的な設計として抵抗３８と容量４９の並列インピー
ダンスの絶対値は抵抗４８と等しくとる。

従って抵抗４８の両端の電圧島と容量４９の両端の電圧
す。

のベクトルは大きさが等しく位相のみが異なる。

第３図の端子４１と３２間の電圧Ｍ３のベクトルはＭ１
とＭ２の和であるから、各電圧のベクトルは第５図のよ
うになる。

一方電流ＩＩ ｊ Ｉ２はトランジスタＱ３３ ｔ Ｑ
３４及びＱ３，，Ｑ３６から成る差動増幅器３５及び３
６の出力の交流成分であり、１１は電圧Ｍ１と差動増幅
器３６の相互コンダクタンスとの積で、又１２は電圧窒
２と差動増幅器３５の相互コンダクタンスとの積として
それぞれ与えられる。

差動増幅器の相互コンダクタンスは共通エミツタ電極に
接続された電流源の電流に比例する。

従ってｖ（３＝ｏの場合、差動増幅器３５と３６の相互
コンダクタンスが等しく、ＩＩ−１１＝ＩＩ２１であり
、又Ｖｃ〉０では差動増幅器３５の相互コンダクタンス
の方が太き＜ ＋ｉ１＋〈１１２１となる。

一方Ｖｏ＜Ｏでは差動増幅器３６の相互コンダクタンス
の方が大きく１１１１〉１１２１となる。

この３種の状態のＩＩ ，Ｉ２ ，ｖ，のベクトル図を
第６図に示す。

前述のように１１はＭ１と差動増幅器３６の相互コンダ
クタンスとの積として与えられるからベクトル方向はＭ
１と等しい。

又同様に１２のベクトル方向はＭ２と等しい。

図から明らかのようにＶＣ，＝ＯのときはＭ３と１１＋
１２の位相が等しい。

従って回路は並列共振周波数で発振する。

ＶＣ＞Ｏのときは遅れ電流であるので回路は誘導性で、
並列共振周波数より低い周波数で発振条件を満す。

又■ｃ〈０のときは逆に進み電流であるので回路は容量
性で、並列共振周波数より高い周波数で発振する。

従って制御特性は第７図に示すようになる。

第５図のベクトル図に示すＶ１とＶ２の位相差θは抵抗
３８の値を変化することによりＯ〜９００まで任意にと
れるが、大きい方が回路の安定度が増す。

しかし抵抗３８をあまり大きくすると回路のバランスが
くずれるので６０〜８０°が適当であろう。

本発明によると従来の発振回路に比べて次のような利点
がある。

第１に消費電流が減少する。即ち本発明の回路において
はトランジスタＱ３３ ｔ Ｑ３５の負荷抵抗になるの
は、バイアス抵抗３８と４８である。

これに対して第１図の従来回路では、これらのバイアス
抵抗より数分の１の抵抗が移相回路として負荷に入るた
め、同じ開ループ利得では、本発明の実施例の必要電流
は数分の１で済む。

第２に必要なインダクタのインダクタンスが小さくて済
む。

即ち第１図、第２図に示す従来の回路ではいずれも直列
共振を用いているため回路の直列抵抗成分のＱ倍のイン
ピーダンスを得るようなインダクタが必要であった。

しかし本発明によれば、並列抵抗成分の１／Ｑ倍のイン
ピーダンスを得るようなインダクタンスのインダクタと
なるため、例えばＱ＝１０とすると約２桁近く小さいイ
ンダクタンスのインダクタで済む。

従って大きなインダクタンスを得るための製造上の余裕
度が上がるため、発振周波数の下限が広がり、コストも
低下する。

一方高い周波数では自己共振が問題とならないので、小
さな電流でも更に高い発振周波数まで得ることのできる
ような設計が可能となる。

即ち本発明では、中心周波数の数係の制御範囲を有する
電圧制御発振回路であれば、従来の回路より約１桁低い
周波数から１桁高い周波数まで同等の難易度で実現し得
る。

またその他の利点として、回路の移相量が最大±４５°
（実用上は±４０°位）とれ、第１図の従来回路の±２
２．５°より広く、回路のＱが高いので安定度が向上す
る。

また本発明の回路においてはトランジスタＱ３３ ５
Ｑ３５の出力容量は並列共振回路４６の容量４５に並列
に入るのみであり、影響はないが、第１図の従来回路で
は、位相を遅らせ、周波数限界を低下させる。

また第１図の回路では、制御電圧による開ループ利得の
変化は周波数の上昇する方向で一方的に減少するのに対
し、本発明ではほとんど変化しない。

尚、第３図に示す実施例においては、端子４０と３９間
に抵抗４８が、又端子３９と３２間に容量４９が接続さ
れていたが、容量４９を抵抗４８に並列に接続しても良
い。

但しその場合抵抗４８と抵抗３８との大きさを逆にする
必要がある。

要するに端子４０，３９と端子３９ ．３２間に大きさ
がほぼ等しく位相が異なるインピーダンスを接続すれば
良い。

また直流阻止用の容量４７は端子４１に接続されている
が、これは並列共振回路４６のインダクタ４４あるいは
容量４５にタップを設けそれに接続しても良い。

第８図は本発明の他の実施例を示す。

上記第３図に示す実施例においては、差動増幅器の共通
エミツタに接続された電流源を制御電圧によって変える
ことにより相互コンダクタンスを制御しているが、本実
施例では差動回路８１，８２を構成するトランジスタの
コレクタに差動回路８３，８４を構成するトランジスタ
の共通エミツタ（バイアス電流入力端子）を接続し、前
記コレクタに発生する電流を、この差動増幅回路８３，
８４のトランジスタのベースに加えられる制御電圧Ｖｏ
でいわゆる電流分割することにより見かけ上の相互コン
ダクタンスを変化させるようにしたものである。

その他外部回路構成及び動作については全く同じである
ので、第３図と同一符号を付すことによってその説明は
省略する。

この回路はさく内の素子数は増加するが、゛端子８５，
８６に加えられる制御電圧Ｖｏの中心のバイアス値が第
３図の回路より高くすることができるのが特徴で、位相
比較器の構成が容易になる場合がある。

またこの回路及び第３図の回路ではトランジスタＱ３３
＋ Ｑ３５が直接並列共振回路４６を駆動しているが
、トランジスタＱ３３ ，Ｑ３Ｈに負荷抵抗を設け、エ
ミツタフオロアを介して端子４１に出力を取り出して並
列共振回路４６を駆動しても良い。

これは特にＩＣにピンを増設することなしに低いインピ
ーダンスの出力を外部に取り出せることが特長である。

但し高い周波数には適さない。以上述べた実施例は、い
ずれも集積化した場合電源電圧及び接地端子の他に３つ
の外部接続端子を必要とする。

これは電圧制御発振器として標準的なものであるが、特
に必要なら２つの端子でも可能である。

これは従来の回路では見られない特長である。

第９図にその実施例を示す。この回路が第３図のものと
相違する点は、端子４２とトランジスタＱ３３のベース
間及び端子４１とトランジスタＱ３６のベース間にそれ
ぞれＰＮ素子９１，９２を接続するとともに、これらト
ランジスタのベースを電流源１００，１０１に接続する
ことによって直流阻止容量を省略し、ＩＣの端子数をひ
とつ減少させた点である。

またＰＮ素子９１，９２は電源電圧Ｖをレベルシフトし
てトランジスタＱ３３〜Ｑ３６のベース加えている。

即ちトランジスタＱ３ａ〜Ｑ３６のベース・コレクタ間
にある程度の電位差を与え、ベース・コレクタ間がオン
するのを防止する働きをしている。

通常ＰＮ素子９１．９２は１〜２個で充分な開ループ利
得が得られる。

以上の説明から明らかなように、本発明による電圧制御
発振回路は従来の電圧制御発振回路に比較して、小さな
電流で大きな開ループゲインが確保でき、必要なインダ
クタも小さなインダクタンスで済み、インダクタンスの
制限からくる低い周波数の限界や、自己共振からくる高
い周波数の限界を大きく拡大し得るものである。

【図面の簡単な説明】

第１図及び第２図は従来の電圧制御発振回路の回路図、
第３図は本発明の一実施例の電圧制御発振回路の回路図
、第４図はその動作を説明するための等価回路図、第５
図は２つのインピーダンス素子を接続して成る移相回路
の電圧ベクトル図、第６図は第３図の回路の発振周波数
が制御される状態を説明するための各部信号のベクトル
図、第７図は本発明回路の制御電圧対発振周波数の関係
を示す図、第８図及び第９図は本発明の他の実施例を示
す回路図である。 ３５ ，３６ ．８１〜８４・・・・・・差動増幅回路
、４６・・・・・・並列共振回路、４８・・・・・・抵
抗、４９・・・・・・容量、４７・・・・・一直流阻止
用容量。

Claims (1)

1. 【特許請求の範囲】 １ 第１、第２の入力端子、第１、第２の出力端子およ
   びバイアス電流入力端子をそれぞれ有する第１および第
   ２の差動増幅器を備え、これら第１および第２の差動増
   幅器のそれぞれの第１の入力端子が共通接続されるとと
   もに前記第１の差動増幅器の第２の入力端子にバイアス
   電圧が印加され、かつ前記第１および第２の差動増幅器
   のそれぞれ第２および第１の出力端子が共通接続される
   とともに前記第１および第２の差動増幅器のそれぞれ第
   １および第２の出力端子が共通接続されて電源に接続さ
   れるよう構成された第１の回路部と、第１、第２の入力
   端子、第１、第２の出力端子およびバイアス電流入力端
   子を有する第３の差動増幅器を備え、この第３の差動増
   幅器のバイアス電流入力端子が電流源に接続されるとと
   もに第１および第２の出力端子が前記第１および第２の
   差動増幅器のそれぞれのバイアス電流入力端子に接続さ
   れ、さらに第１および第２の入力端子間に直流制御電圧
   が印加されるよう構成された第２の回路部と、前記第１
   および第２の差動増幅器の共通接続された第２および第
   １の出力端子に一端が接続され、他端が定電位に接続さ
   れた並列共振回路と、この並列共振回路の電圧又はそれ
   をレベルシフトしてなる電圧より位相角の異なる２つの
   電圧成分を発生するよう前記並列共振回路に直列に接続
   された２つのインピーダンス素子の直列回路と、この直
   列回路によって得られた２つの電圧成分の一方を前記第
   ２の差動増幅器の第２の入力端子に、他の一方を前記第
   １および第２の差動増幅器の共通接続されたそれぞれ第
   １の入力端子に帰還する手段とを備えることを特徴とす
   る電圧制御発振回路。 ２ 第１、第２の入力端子、第１、第２の出力端子およ
   びバイアス電流入力端子をそれぞれ有する第１および第
   ２の差動増幅器を備え、前記第１および第２の差動増幅
   器のそれぞれの第１の人力端子が共通に接続されるとと
   もに前記第１の差動増幅器の第２の入力端子にバイアス
   電圧が印加され、かつ前記第１および第２の差動増幅器
   のそれぞれ第１および第２の出力端子が共通接続されて
   電源に接続されるとともに前記第１および第２の差動増
   幅器のそれぞれのバイアス電流入力端子がそれぞれ電流
   源に接続されるよう構成された第１の回路部と、第１、
   第２の入力端子、第１、第２の出力端子およびバイアス
   電流入力端子をそれぞれ有する第３および第４の差動増
   幅器を備え、前記第３の差動増幅器の第１および第２の
   入力端子間に直流制御電圧が印加されるとともにこの第
   １および第２の入力端子と前記第４の差動増幅器のそれ
   ぞれ第１および第２の入力端子とが共通接続され、さら
   に前記第３および第４の差動増幅器のそれぞれ第１およ
   び第２の出力端子が共通接続されるとともに前記第３お
   よび第４の差動増幅器のそれぞれ第２および第１の出力
   端子が共通接続されて電源に接続されるよう構成された
   第２の回路部と、前記第３および第４の差動増幅器の共
   通接続された第１および第２の出力端子に一端が接続さ
   れ、他端が定電位に接続された並列共振回路と、この並
   列共振回路の電圧又はそれをレベルシフトしてなる電圧
   より位相角の異なる２つの電圧成分を発生するよう前記
   並列共振回路に直列に接続された２つのインピーダンス
   素子の直列回路と、この直列回路によって得られた２つ
   の電圧成分の一方を前記第２の差動増幅器の第２の入力
   端子に、他の一方を前記第１および第２の差動増幅器の
   共通接続されたそれぞれ第１の入力端子に帰還する手段
   とを備えることを特徴とする電圧制御発振回路。