JPS59107601A - ストリツプ線路モジユ−ル - Google Patents
ストリツプ線路モジユ−ルInfo
- Publication number
- JPS59107601A JPS59107601A JP57216576A JP21657682A JPS59107601A JP S59107601 A JPS59107601 A JP S59107601A JP 57216576 A JP57216576 A JP 57216576A JP 21657682 A JP21657682 A JP 21657682A JP S59107601 A JPS59107601 A JP S59107601A
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor element
- circuit board
- opening
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P3/00—Waveguides; Transmission lines of the waveguide type
- H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
- H01P3/08—Microstrips; Strip lines
- H01P3/081—Microstriplines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ｌａ１発明の技術分野
本発明は、マイクロ波やミリ波用の伝送線路として用い
られるストリップ線路、特にスロット線路を備えたモジ
ュールに関する。
られるストリップ線路、特にスロット線路を備えたモジ
ュールに関する。
（ｂｌ従来技術とその問題点
マイクロ波やミリ波用伝送線路としてのストリップ線路
は、小型化、軽量化および構造の簡素化などの要求から
マイクロストリップ線路が多用されている。また半導体
素子と組み合せてモジュール化する際、高周波領域で使
用される装置においては、パッケージ化された半導体素
子では形状が大形化し所要の周波数特性が得られないの
で、チップ状の半導体素子をマウントすることが必要で
あるが、その際半導体素子を劣化させないように、半導
体素子の気密性を損なわないで且つ簡素な構造で実装で
きることが要求される。
は、小型化、軽量化および構造の簡素化などの要求から
マイクロストリップ線路が多用されている。また半導体
素子と組み合せてモジュール化する際、高周波領域で使
用される装置においては、パッケージ化された半導体素
子では形状が大形化し所要の周波数特性が得られないの
で、チップ状の半導体素子をマウントすることが必要で
あるが、その際半導体素子を劣化させないように、半導
体素子の気密性を損なわないで且つ簡素な構造で実装で
きることが要求される。
（Ｃ１発明の目的
本発明は、従来のマイクロストリップ線路などの伝送線
路と半導体素子をモジュール化する際のこのような要求
を有効に実現できるようにすることを目的とする。
路と半導体素子をモジュール化する際のこのような要求
を有効に実現できるようにすることを目的とする。
（ｄｉ発明の構成
この目的を達成するために本発明は、誘電体基板の片方
の面にスーツ１−線路のパターンを備え、他方の面にマ
イクロストリップ線路などのパターンを備えた側平面回
路基板と、 金属ケースの開口と対向する位置に窓穴が配設されたケ
ースとを有し、 該ケースの前記窓穴を前記の側平面回路基板で閉鎖する
ように配置して固定すると共に、該側平面回路基板の少
なくともケース室内側の面に気密封止を必要とする半導
体素子を実装し、そのリード線は、ケース室内に挿通さ
れた気密封止形のガラス端子に接続し、前記の開口をカ
バーで閉鎖した構成を採っている。
の面にスーツ１−線路のパターンを備え、他方の面にマ
イクロストリップ線路などのパターンを備えた側平面回
路基板と、 金属ケースの開口と対向する位置に窓穴が配設されたケ
ースとを有し、 該ケースの前記窓穴を前記の側平面回路基板で閉鎖する
ように配置して固定すると共に、該側平面回路基板の少
なくともケース室内側の面に気密封止を必要とする半導
体素子を実装し、そのリード線は、ケース室内に挿通さ
れた気密封止形のガラス端子に接続し、前記の開口をカ
バーで閉鎖した構成を採っている。
（ａ１発明の実施例
次に本発明の詳細な説明する。第１図は本発明の第１実
施例を示すもので、（イ）はマイクロストリップ線路モ
ジュールの斜視図、（ロ）は裏面より見た斜視図、（ハ
）は分解状態の縦断面図、（ニ）は組立状態の縦断面図
、（ボ）は端子の引き出し位置の他の例を示す縦断面図
である。１は側平面回路基板であり、セラミックやサフ
ァイア、石英などの誘電体基板２の片方の面例えば図の
上側の面に、マイクロストリップ線路３がパターン形成
され、他方の而例えば図の下側の面にスロット線路４が
パターン形成されている。このマイクロストリップ線路
３やスロット線路４は、公知の蒸着法などの手法により
パターニングされる。また下側のスロット線路４例の面
には、チップ状の半導体素子５が搭載され、該半導体素
子に金のワイヤないしリボン６が接続されている。
施例を示すもので、（イ）はマイクロストリップ線路モ
ジュールの斜視図、（ロ）は裏面より見た斜視図、（ハ
）は分解状態の縦断面図、（ニ）は組立状態の縦断面図
、（ボ）は端子の引き出し位置の他の例を示す縦断面図
である。１は側平面回路基板であり、セラミックやサフ
ァイア、石英などの誘電体基板２の片方の面例えば図の
上側の面に、マイクロストリップ線路３がパターン形成
され、他方の而例えば図の下側の面にスロット線路４が
パターン形成されている。このマイクロストリップ線路
３やスロット線路４は、公知の蒸着法などの手法により
パターニングされる。また下側のスロット線路４例の面
には、チップ状の半導体素子５が搭載され、該半導体素
子に金のワイヤないしリボン６が接続されている。
この側平面回路基板１は、ケース７に搭載される。ケー
ス７は、金属でできていて、ケース室８内は開口９で外
部に露出しており、該開口９と対向する位置に、部品搭
載用の小形の開口１０が開けられている。
ス７は、金属でできていて、ケース室８内は開口９で外
部に露出しており、該開口９と対向する位置に、部品搭
載用の小形の開口１０が開けられている。
このケース７の」二側には、窓穴１０を塞ぐように側平
面回路基４Ｆｊ、 ｌが搭載され、封止部１１において
、ロウ付は等で接合封止される。このとき、半導体素子
５がケース室８側に位置するように、スロット線路４側
を下にして配置される。次にケース７に挿通されたハー
メチックガラス端子１２の内端に、半導体素子５のワイ
ヤ６を接続し、次いでケース室８内に窒素などの不活性
ガスを充填した状態で、開口９にカバー１３を被せて接
合部１４でロウ付けし、封止することによって（ニ）の
ように組み立てる。なお入出力用のハーメチックガラス
端子は、（ホ）図に１５で示すようにカバー１３と平行
に押通することもできる。
面回路基４Ｆｊ、 ｌが搭載され、封止部１１において
、ロウ付は等で接合封止される。このとき、半導体素子
５がケース室８側に位置するように、スロット線路４側
を下にして配置される。次にケース７に挿通されたハー
メチックガラス端子１２の内端に、半導体素子５のワイ
ヤ６を接続し、次いでケース室８内に窒素などの不活性
ガスを充填した状態で、開口９にカバー１３を被せて接
合部１４でロウ付けし、封止することによって（ニ）の
ように組み立てる。なお入出力用のハーメチックガラス
端子は、（ホ）図に１５で示すようにカバー１３と平行
に押通することもできる。
第２図は、側平面回路基板１を、素子搭載側即ちスロッ
ト線路４例の面から見た斜視図である。
ト線路４例の面から見た斜視図である。
なおスロット線路４と反対側の面には、マイクロストリ
ップ線路３に代えてコプレナ線路を形成しても差支えな
い。
ップ線路３に代えてコプレナ線路を形成しても差支えな
い。
以上は側平面回路基板の片面のみに半導体素子を実装す
る例であるが、第３図のように側平面回路基板ｌの上下
両面に半導体素子を実装することもできる。第３図は、
本発明の第２の実施例を示すもので、（イ）は分解斜視
図、（ロ）は縦断面図である。側平面回路基板１は、そ
の片方の面にスロット線路４がパターン形成され、他方
の面にマイクロストリップ線路３またはコプレナ線路が
５− パターン形成される点は、第１図および第２図の例と同
じである。そして半導体素子は、スロット線路４例の面
に５のように実装すると共に、１６で示されるようにマ
イクロストリップ線路３またはコプレナ線路側の面にも
、半導体素子１６が実装されている。側平面回路基板１
のケース７への実装形式も第１図の例と同じである。そ
して上側の半導体素子１６を気密封止するために、第２
のケース１７が用いられる。
る例であるが、第３図のように側平面回路基板ｌの上下
両面に半導体素子を実装することもできる。第３図は、
本発明の第２の実施例を示すもので、（イ）は分解斜視
図、（ロ）は縦断面図である。側平面回路基板１は、そ
の片方の面にスロット線路４がパターン形成され、他方
の面にマイクロストリップ線路３またはコプレナ線路が
５− パターン形成される点は、第１図および第２図の例と同
じである。そして半導体素子は、スロット線路４例の面
に５のように実装すると共に、１６で示されるようにマ
イクロストリップ線路３またはコプレナ線路側の面にも
、半導体素子１６が実装されている。側平面回路基板１
のケース７への実装形式も第１図の例と同じである。そ
して上側の半導体素子１６を気密封止するために、第２
のケース１７が用いられる。
第２のケース１７は、セラミック材などで、４角形の環
状に形成されていて、外壁の所要の面は、金などでメタ
ライズされ、金属面１８となっている。この環状ケース
１７が、側平面回路基板１を取り囲むようにメインのケ
ース７に搭載され、接合部１９が接着剤やロウなどで接
合される。次いでケース１７内に窒素ガスなどの不活性
ガスを充填した状態で、カバー２０を被せ、間の接合部
２１を接着剤やロウで接合する。２２は、上面の半導体
素子１６の入出力用リード端子であり、ケース■７のメ
タライズされていない側面から、金属６− 裂ケース７と接触しないように引き出される。
状に形成されていて、外壁の所要の面は、金などでメタ
ライズされ、金属面１８となっている。この環状ケース
１７が、側平面回路基板１を取り囲むようにメインのケ
ース７に搭載され、接合部１９が接着剤やロウなどで接
合される。次いでケース１７内に窒素ガスなどの不活性
ガスを充填した状態で、カバー２０を被せ、間の接合部
２１を接着剤やロウで接合する。２２は、上面の半導体
素子１６の入出力用リード端子であり、ケース■７のメ
タライズされていない側面から、金属６− 裂ケース７と接触しないように引き出される。
この構成によれば、側平面回路基板１の下側の半導体素
子５ば、メインのケース７で気密が維持され、上側の半
導体素子１６はケース１７で気密維持される。このよう
に両面の半導体素子を気密封止する構成によれば、側平
面回路基板１の両方の面に気密封止を要する半導体素子
を実装できるので、第１図の例より更に高密度実装を要
する装置の場合に極めて有効である。なおこの例の場合
も、入出力用のハーメチックガラス端子は、第１図（ホ
）の場合と同様にカバー１３と平行に配置することもで
きる。
子５ば、メインのケース７で気密が維持され、上側の半
導体素子１６はケース１７で気密維持される。このよう
に両面の半導体素子を気密封止する構成によれば、側平
面回路基板１の両方の面に気密封止を要する半導体素子
を実装できるので、第１図の例より更に高密度実装を要
する装置の場合に極めて有効である。なおこの例の場合
も、入出力用のハーメチックガラス端子は、第１図（ホ
）の場合と同様にカバー１３と平行に配置することもで
きる。
第１図の例と逆に、側平面回路基板１の上側の面だけに
、気密封止を要する半導体素子を実装する場合は、第３
図の例の上側のケース１７のみを気密封止構造とし、下
側のケース７は気密封止構造としないで、単なる実装用
のフレームとして使用することもできる。
、気密封止を要する半導体素子を実装する場合は、第３
図の例の上側のケース１７のみを気密封止構造とし、下
側のケース７は気密封止構造としないで、単なる実装用
のフレームとして使用することもできる。
ｆｆ１発明の効果
以」二のように本発明によれば、誘電体基板の片方の面
にスロット線路のパターンを備え、他方の面にマイクロ
ストリップ線路などのパターンを備えた側平面回路基板
と、金属ケースの開口と対向する位置に窓穴が配設され
たケースとを有し、該ケースの窓穴を前記の側平面回路
基板で閉鎖するように配置して気密接合すると共に、該
側平面回路基板の少なくともケース室内側の面に気密ｉ
Ｊ止を必要とする半導体素子を実装し、そのリード線は
、ケース室内に挿３１Ｊされた気密封止形のガラス端子
に接続し、開口をカバーで閉鎖した構成を採っている。
にスロット線路のパターンを備え、他方の面にマイクロ
ストリップ線路などのパターンを備えた側平面回路基板
と、金属ケースの開口と対向する位置に窓穴が配設され
たケースとを有し、該ケースの窓穴を前記の側平面回路
基板で閉鎖するように配置して気密接合すると共に、該
側平面回路基板の少なくともケース室内側の面に気密ｉ
Ｊ止を必要とする半導体素子を実装し、そのリード線は
、ケース室内に挿３１Ｊされた気密封止形のガラス端子
に接続し、開口をカバーで閉鎖した構成を採っている。
そのため、スロット線路などを備えた側平面回路基板と
気密封止を必要とする半導体素子が、同一基板に搭載さ
れたものであっても、樹脂封止技術を使用することなし
に、気密封止を要する半導体素子を有効に気密封止する
ことができる。しかも構造が簡単で、気密性を確実に維
持することができ、従来のエポキシ樹脂で封止する樹脂
封止方式と違って周波数特性に変動を来すよ・うなこと
も無い。
気密封止を必要とする半導体素子が、同一基板に搭載さ
れたものであっても、樹脂封止技術を使用することなし
に、気密封止を要する半導体素子を有効に気密封止する
ことができる。しかも構造が簡単で、気密性を確実に維
持することができ、従来のエポキシ樹脂で封止する樹脂
封止方式と違って周波数特性に変動を来すよ・うなこと
も無い。
図面は本発明によるストリップ線路モジュールの実施例
を示すもので、第１図は第１の実施例を示す斜視図およ
び断面図、第２図は側平面回路基板の斜視図、第３図は
本発明の第２の実施例を示す分解斜視図と組立状態の縦
断面図である。 図において、１は側平面回路基板、２は誘電体基板、３
はマイクロスＩ・リップ線路、４はスロット線路、５．
１６は半導体素子、７．１７はケース、８ばケース室、
９は開口、１０は窓穴、１１．１４．１９．２１は接合
部、１２．１５．２２はハーメデックガラス端子、１３
．２０はカバーを夫々示す。 特許出願人 富士通株式会社 同 日本電信電話公社代理人 弁理士
青 柳 稔 ９− 第１図 （イ） （ロ）い）
（ニ）（ホ） ニー４つ／１５ 第３図 −４− （ロ）
を示すもので、第１図は第１の実施例を示す斜視図およ
び断面図、第２図は側平面回路基板の斜視図、第３図は
本発明の第２の実施例を示す分解斜視図と組立状態の縦
断面図である。 図において、１は側平面回路基板、２は誘電体基板、３
はマイクロスＩ・リップ線路、４はスロット線路、５．
１６は半導体素子、７．１７はケース、８ばケース室、
９は開口、１０は窓穴、１１．１４．１９．２１は接合
部、１２．１５．２２はハーメデックガラス端子、１３
．２０はカバーを夫々示す。 特許出願人 富士通株式会社 同 日本電信電話公社代理人 弁理士
青 柳 稔 ９− 第１図 （イ） （ロ）い）
（ニ）（ホ） ニー４つ／１５ 第３図 −４− （ロ）
Claims (1)
- 【特許請求の範囲】 誘電体基板の片方の面にスロット線路のパターンを備え
、他方の面にマイクロストリップ線路などのパターンを
備えた両平面回路基板と、金属ケースの開口と対向する
位置に窓穴が配設されたケースとを有し、 該ケースの前記窓穴を前記の両平面回路基板で閉鎖する
ように配置して固定すると共に、該両平面回路基板の少
なくともケース室内側の面に気密封止を必要とする半導
体素子を実装し、そのリード線は、ケース室内に挿通さ
れた気密封止形のガラス端子に接続し、前記の開口をカ
バーで閉鎖したことを特徴とするストリップ線路モジュ
ール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216576A JPS59107601A (ja) | 1982-12-10 | 1982-12-10 | ストリツプ線路モジユ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216576A JPS59107601A (ja) | 1982-12-10 | 1982-12-10 | ストリツプ線路モジユ−ル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59107601A true JPS59107601A (ja) | 1984-06-21 |
| JPH048961B2 JPH048961B2 (ja) | 1992-02-18 |
Family
ID=16690575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216576A Granted JPS59107601A (ja) | 1982-12-10 | 1982-12-10 | ストリツプ線路モジユ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107601A (ja) |
-
1982
- 1982-12-10 JP JP57216576A patent/JPS59107601A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH048961B2 (ja) | 1992-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3404215A (en) | Hermetically sealed electronic module | |
| US4423468A (en) | Dual electronic component assembly | |
| EP0488783A2 (en) | Lead frame for semiconductor device comprising a heat sink | |
| US5602421A (en) | Microwave monolithic integrated circuit package with improved RF ports | |
| JP3209183B2 (ja) | 高周波信号用集積回路パッケージ及びその製造方法 | |
| JPS596513B2 (ja) | マイクロ波装置モジユ−ル | |
| JPH03233334A (ja) | 半導体圧力センサ | |
| EP0190077B1 (en) | A package structure for a semiconductor chip | |
| JP2511136Y2 (ja) | 電子部品用メタルパッケ―ジ | |
| JPH0794619A (ja) | 混成集積回路装置 | |
| JPH0287701A (ja) | 高周波集積回路用パッケージ | |
| GB2046024A (en) | Circuit assembly | |
| JPH03250757A (ja) | 半導体装置 | |
| US6025759A (en) | Microwave integrated circuit including surface mounting type isolator | |
| JP3126503B2 (ja) | 半導体装置 | |
| CN107481997A (zh) | 一种双层堆叠气密封装结构及方法 | |
| US5285012A (en) | Low noise integrated circuit package | |
| JPH11163185A (ja) | 高周波半導体素子用パッケージ | |
| JP3440136B2 (ja) | 集合電子部品 | |
| JPH048961B2 (ja) | ||
| JP2509904B2 (ja) | 半導体装置用パツケ−ジ | |
| JPS6236290Y2 (ja) | ||
| JPH0710495Y2 (ja) | 半導体装置 | |
| JPH05166965A (ja) | パッケージ構造体 | |
| JPS6041244A (ja) | 半導体装置用外囲器 |