JPS59110372A - 半導体保護回路 - Google Patents
半導体保護回路Info
- Publication number
- JPS59110372A JPS59110372A JP22073682A JP22073682A JPS59110372A JP S59110372 A JPS59110372 A JP S59110372A JP 22073682 A JP22073682 A JP 22073682A JP 22073682 A JP22073682 A JP 22073682A JP S59110372 A JPS59110372 A JP S59110372A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- circuit
- snubber
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/505—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/515—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Conversion In General (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体に並列に接続して該半導体のアノードと
カソードの間に印加される電圧変化速度を緩和して半導
体を保護する保護回路に関す゛る。
カソードの間に印加される電圧変化速度を緩和して半導
体を保護する保護回路に関す゛る。
半導体の例としてサイリスタについて言えば、サイリス
タが点弧または消弧するときに発生する高電圧や、外部
から侵入するサージ電圧などは電圧変化速度いわゆるｄ
ｖ／ｄｔ が大である。電圧変化速度の大きい電圧が
サイリスタに印加されると誤点弧などの不都合を生じる
ので、コンデンサと抵抗器を直列接続した回路いわゆる
スナバ回路をサイリスタに並列に接続して上記の電圧変
化速度を緩和させる方法が一般に用いられている。とこ
ろがこのスナバ回路のみでは電圧変化速度を緩和するこ
とができず、直列に大容量の可飽和リアクトルを使用せ
ざるをえないことがらシ、費用の増加や取付は場所の増
大が必要となる。そこでサイリスタを用いたインパルス
転流形インバータを例にして電圧変化速度を緩和する従
来回路と本発明の実施例を以下に説明する。
タが点弧または消弧するときに発生する高電圧や、外部
から侵入するサージ電圧などは電圧変化速度いわゆるｄ
ｖ／ｄｔ が大である。電圧変化速度の大きい電圧が
サイリスタに印加されると誤点弧などの不都合を生じる
ので、コンデンサと抵抗器を直列接続した回路いわゆる
スナバ回路をサイリスタに並列に接続して上記の電圧変
化速度を緩和させる方法が一般に用いられている。とこ
ろがこのスナバ回路のみでは電圧変化速度を緩和するこ
とができず、直列に大容量の可飽和リアクトルを使用せ
ざるをえないことがらシ、費用の増加や取付は場所の増
大が必要となる。そこでサイリスタを用いたインパルス
転流形インバータを例にして電圧変化速度を緩和する従
来回路と本発明の実施例を以下に説明する。
第１図は従来の電圧変化速度を緩和する回路をサイリス
タに接続したインパルス転流形インバーター相分を示す
回路図である。第１図において１は直流電源であって、
この′電圧は一定であっても可変であっても差支えない
。２と３は補助サイリスクであシ、４は転流リアクトル
、５は転流コンデンサである。６と７は主サイリスタで
それぞれに８と９なる帰還ダイオードが逆並列接続され
ている。１１，１２，１３．１４は可飽和リアクトルで
あってそれぞれ２と３なる補助サイリスタと６と７なる
主サイリスタに直列に接続されている。
タに接続したインパルス転流形インバーター相分を示す
回路図である。第１図において１は直流電源であって、
この′電圧は一定であっても可変であっても差支えない
。２と３は補助サイリスクであシ、４は転流リアクトル
、５は転流コンデンサである。６と７は主サイリスタで
それぞれに８と９なる帰還ダイオードが逆並列接続され
ている。１１，１２，１３．１４は可飽和リアクトルで
あってそれぞれ２と３なる補助サイリスタと６と７なる
主サイリスタに直列に接続されている。
また１５，１６，１７．１８なる並列抵抗器はそれぞれ
可飽和リアクトル１１，１２，１３．１４に並列に接続
されている。２０，３０，６０゜７０はスナバ回路であ
って、それぞれが補助サイリスタ２．３と主サイリスタ
６．７に並列接続されていて、その構成はそれぞれスナ
バ抵抗器２１゜３１．６１．７１とスナバコンデンサ２
２，３２゜６２．７２が個々に直列接続されたものであ
る。
可飽和リアクトル１１，１２，１３．１４に並列に接続
されている。２０，３０，６０゜７０はスナバ回路であ
って、それぞれが補助サイリスタ２．３と主サイリスタ
６．７に並列接続されていて、その構成はそれぞれスナ
バ抵抗器２１゜３１．６１．７１とスナバコンデンサ２
２，３２゜６２．７２が個々に直列接続されたものであ
る。
また補助サイリスタ２のアノード側をＡ点、補助サイリ
スタ２と３の接続点をＢ点、補助サイリスタ３のカソー
ド側をＣ点として第１図の回路の動作を説明する。
スタ２と３の接続点をＢ点、補助サイリスタ３のカソー
ド側をＣ点として第１図の回路の動作を説明する。
第１図において王サイリスタ６が点弧していて寿、
直流′０１から主サイリスタ６と可飽和リアクト程度の
電圧に充電されるのが普通であるから、直流電源１の電
圧をＥとするならば転流コンデンサ５の両極間電圧は１
．３Ｅである。王サイリスタ６が通電しているので転流
コンデンサ５の負荷に接続され又いる側の極の電圧は当
然Ｅであるから、転流コンデンサ５の反対側の極即ちＢ
点の電位は一〇、３Ｅとなる。それ故Ａ点とＢ点の間の
電圧は１．３Ｅ、Ｂ点とＣ点の間の電圧は−０，３Ｅで
ある。
電圧に充電されるのが普通であるから、直流電源１の電
圧をＥとするならば転流コンデンサ５の両極間電圧は１
．３Ｅである。王サイリスタ６が通電しているので転流
コンデンサ５の負荷に接続され又いる側の極の電圧は当
然Ｅであるから、転流コンデンサ５の反対側の極即ちＢ
点の電位は一〇、３Ｅとなる。それ故Ａ点とＢ点の間の
電圧は１．３Ｅ、Ｂ点とＣ点の間の電圧は−０，３Ｅで
ある。
こ＼で主サイリスタ６を消弧すべく補助サイリスタ２を
点弧すると、転流コンデンサ５の電荷の放電による転流
電流カミ１還ダイオード８を辿って循環して生サイリス
タ６を消弧する。補助サイリスタ２と可飽和リアクトル
１１にはこの転流市流が流れてほぼ短絡状態になるので
Ｂ点の一位は前述の−０，３ＥからＥへ急激に変化する
ので点弧した補助サイリスタ２には電圧変化速度が大き
い電圧が印加されることになるが、一方点弧も消弧もし
ない補助サイリスタ３にも、補助サイリスク２の点弧に
よる干渉をうける。即ちＢ点とＣ点の曲の電圧が−０，
３ＥからＥに急変するので、七の瞬間に補助サイリスタ
３のアノードとカソードの間は当初の′電圧−０，３Ｅ
からこの電圧の変化分１．３Ｅに対してスナバ抵抗器３
１の抵抗値をスナバ抵抗器３１と並列抵抗器１６の合計
抵抗暗で１・２只↓↓した値に比例した′電圧に急激に
上昇するので、ぞの甲１圧変化速度は極めて太きい。こ
の状況をグラフにしたのが第２図であって、第２図はＩ
Ａ輔が時１ｉｊｌｌで点弧するとこの電圧は急激に上昇
するのは上述の通りであり、第２図の直線ＵＶがこれを
示している。その仮はスナバコンデンサ３２がある時定
数をもって充電するのに従って最終゛電圧Ｅにむかって
上昇してイエくのが第２図のＶＷである。上述のような
補助サイリスタ３のアノードとカソードの間の電圧変化
速度を抑える方法として、スナバ抵抗器３１の抵抗値を
小さくしてアノードとカソードの間の′電圧変化分を小
さくすること即ち第２図におけるＶ点の位置を下げるこ
とが考えられるが、このサイリスタを点弧した時にスナ
バコンデンサ３２の放電電流を許容値以下に制限するた
めには、このスナバ抵抗器３１の抵抗値をあまり小さく
することはできないので、＝’Ｊ飽和リアクトルの容量
を大さくして補助サイリスクに印加される電圧変化速度
、を緩和させており、不経済であるとともに装置を大形
化させることにもなっている。
点弧すると、転流コンデンサ５の電荷の放電による転流
電流カミ１還ダイオード８を辿って循環して生サイリス
タ６を消弧する。補助サイリスタ２と可飽和リアクトル
１１にはこの転流市流が流れてほぼ短絡状態になるので
Ｂ点の一位は前述の−０，３ＥからＥへ急激に変化する
ので点弧した補助サイリスタ２には電圧変化速度が大き
い電圧が印加されることになるが、一方点弧も消弧もし
ない補助サイリスタ３にも、補助サイリスク２の点弧に
よる干渉をうける。即ちＢ点とＣ点の曲の電圧が−０，
３ＥからＥに急変するので、七の瞬間に補助サイリスタ
３のアノードとカソードの間は当初の′電圧−０，３Ｅ
からこの電圧の変化分１．３Ｅに対してスナバ抵抗器３
１の抵抗値をスナバ抵抗器３１と並列抵抗器１６の合計
抵抗暗で１・２只↓↓した値に比例した′電圧に急激に
上昇するので、ぞの甲１圧変化速度は極めて太きい。こ
の状況をグラフにしたのが第２図であって、第２図はＩ
Ａ輔が時１ｉｊｌｌで点弧するとこの電圧は急激に上昇
するのは上述の通りであり、第２図の直線ＵＶがこれを
示している。その仮はスナバコンデンサ３２がある時定
数をもって充電するのに従って最終゛電圧Ｅにむかって
上昇してイエくのが第２図のＶＷである。上述のような
補助サイリスタ３のアノードとカソードの間の電圧変化
速度を抑える方法として、スナバ抵抗器３１の抵抗値を
小さくしてアノードとカソードの間の′電圧変化分を小
さくすること即ち第２図におけるＶ点の位置を下げるこ
とが考えられるが、このサイリスタを点弧した時にスナ
バコンデンサ３２の放電電流を許容値以下に制限するた
めには、このスナバ抵抗器３１の抵抗値をあまり小さく
することはできないので、＝’Ｊ飽和リアクトルの容量
を大さくして補助サイリスクに印加される電圧変化速度
、を緩和させており、不経済であるとともに装置を大形
化させることにもなっている。
上述の不都合を解消するために第３図の方法が既に提案
されている一第３図の回路構成は第１図とほとんど同じ
である。第１図と異なる部分は補助サイリスタ２と３に
並列接続されている改良スナバ回路２３と３３のスナバ
抵抗２１と３１に並列にダイオード２４と３４を接続し
ていることであって、それ以外の符号は第１図と同一で
あるから説明は省略する。５ｇ３図のようにスナバ抵抗
器３１に並列にダイオード３４を接続した回路にしてお
けば、転流のために補助サイリスタ２を点弧したために
Ｂ点の電位が急激に−０，３ＥがらＥへ変化をしても、
スナバ抵抗器３１がダイオード３４でバイパスされるた
めに補助サイリスタ３のアノードとカソードの間の電圧
は急激に上昇せずに。
されている一第３図の回路構成は第１図とほとんど同じ
である。第１図と異なる部分は補助サイリスタ２と３に
並列接続されている改良スナバ回路２３と３３のスナバ
抵抗２１と３１に並列にダイオード２４と３４を接続し
ていることであって、それ以外の符号は第１図と同一で
あるから説明は省略する。５ｇ３図のようにスナバ抵抗
器３１に並列にダイオード３４を接続した回路にしてお
けば、転流のために補助サイリスタ２を点弧したために
Ｂ点の電位が急激に−０，３ＥがらＥへ変化をしても、
スナバ抵抗器３１がダイオード３４でバイパスされるた
めに補助サイリスタ３のアノードとカソードの間の電圧
は急激に上昇せずに。
スナバコンデンサ３２の充電とともに上昇するので電圧
変化速度は緩和されて、第２図の直、ＩＵＶのように無
限大に近い電圧変化速度になることはない。しかしこの
ダイオード３４にはスナバコンデンサ３２を充電するた
めの大きなパルス１流が流れるので、＾速でパルス′Ｉ
４Ｌ流許谷値の大きいダイオードが必要となる。また直
流電源１の′電圧が高いものでは高耐圧のダイオードを
使うかまたはダイオードを直列接続して耐圧を高める必
要があるなど、このダイオード３４に大きな費用が必要
である。
変化速度は緩和されて、第２図の直、ＩＵＶのように無
限大に近い電圧変化速度になることはない。しかしこの
ダイオード３４にはスナバコンデンサ３２を充電するた
めの大きなパルス１流が流れるので、＾速でパルス′Ｉ
４Ｌ流許谷値の大きいダイオードが必要となる。また直
流電源１の′電圧が高いものでは高耐圧のダイオードを
使うかまたはダイオードを直列接続して耐圧を高める必
要があるなど、このダイオード３４に大きな費用が必要
である。
本発明はこれらの不都合を解消するためになされたもの
であって、半導体に印加される電圧変化速度を緩和させ
ることにより、半導体の誤動作を解消すると共にリアク
トルなどの直列戦器を小形にしてコスト低減と装−〇小
形化を達成する半導体保護装置を提供することを目的と
する。
であって、半導体に印加される電圧変化速度を緩和させ
ることにより、半導体の誤動作を解消すると共にリアク
トルなどの直列戦器を小形にしてコスト低減と装−〇小
形化を達成する半導体保護装置を提供することを目的と
する。
本発明は従来からある半導体に並列接続されているスナ
バ回路のスナバ抵抗器に並列に、コンデンサとダイオー
ドと抵抗器でなる高周波インピーダンスの極めて小さい
回路を付加することにより上記の目的を達成している。
バ回路のスナバ抵抗器に並列に、コンデンサとダイオー
ドと抵抗器でなる高周波インピーダンスの極めて小さい
回路を付加することにより上記の目的を達成している。
第４図は本発明の実施例を示す回路図である。
鷹４図も第１図とほぼ同じであり、第１図と異なるのは
補助サイリスタ２と３に並列做軒口されている半導体保
護回路２５と３５である。この半導体保護回路が第１図
におけるスナバ回路２０．３０と置換されておシ、それ
以外のものは第１図と同一構成、同一符号なので符号の
説明は省略する。
補助サイリスタ２と３に並列做軒口されている半導体保
護回路２５と３５である。この半導体保護回路が第１図
におけるスナバ回路２０．３０と置換されておシ、それ
以外のものは第１図と同一構成、同一符号なので符号の
説明は省略する。
第４図において補助サイリスタ２には並列に２５なる半
導体保護回路が接続されている。この半導体保護回路２
５の回路構成はスナバ抵抗器２１とスナバコンデンサ２
２を直列］妾続し、このスナバ抵抗器２１に並列ダイオ
ード２６と並列コンデンサ２７を直列接続したものを並
列に接続し、婆らにこの並列ダイメート２６に放電抵抗
器２８を並列接わｔしたものでなっている。７にお並列
タイオード２６の接わｃの極性は、並列ダイオード２６
のアノードと補助サイリスタ２のアノードとがｉ’＆
ｔ；、：である。補助サイリスタ３にも並列に半専体保
祿装置３５が接わＣされており、その回路検数とビＪ谷
は１１ｔＪ述の半導体保護回路２５とまったく同じでめ
る。
導体保護回路が接続されている。この半導体保護回路２
５の回路構成はスナバ抵抗器２１とスナバコンデンサ２
２を直列］妾続し、このスナバ抵抗器２１に並列ダイオ
ード２６と並列コンデンサ２７を直列接続したものを並
列に接続し、婆らにこの並列ダイメート２６に放電抵抗
器２８を並列接わｔしたものでなっている。７にお並列
タイオード２６の接わｃの極性は、並列ダイオード２６
のアノードと補助サイリスタ２のアノードとがｉ’＆
ｔ；、：である。補助サイリスタ３にも並列に半専体保
祿装置３５が接わＣされており、その回路検数とビＪ谷
は１１ｔＪ述の半導体保護回路２５とまったく同じでめ
る。
すなわちスナバ抵抗器３１、スナバコンデンサ３２、並
列ダイオード３６、並列コンデンサ３７、放電抵抗器３
８である。なお並列コンデンサ２７と２８の靜′眠容量
はスナバコンデンサ２２ 、３２の靜′屯容量にくらべ
て十分に小さく、１０嘱から２０％程度のものでよい。
列ダイオード３６、並列コンデンサ３７、放電抵抗器３
８である。なお並列コンデンサ２７と２８の靜′眠容量
はスナバコンデンサ２２ 、３２の靜′屯容量にくらべ
て十分に小さく、１０嘱から２０％程度のものでよい。
第４図の実施例により本発明の詳Ａａ ｆ：説明する。
第４図において王サイリスタ６が点弧していて負荷へ電
力を供給しており、この主サイリスクをτ１］■するた
めに補助サイリスタ２全点弧して転ヒＬ′亀流をびＬす
のであるが、その瞬時にＢ点の′−位は−０，３Ｅから
Ｅへ急激に上昇するのは記１図の場合とまったく同じで
ある。並列コンデンサ３７の方がスナバコンデン＋ｊ３
２に比して静ｆ４ｊ ｂ ’ｉｔｋが十分に小さいので
、Ｂ点のａ位上昇により並列コンデンサ３７が先に充′
―されてその電位が上昇し、主としてこの並列コンデン
サ３７の酸位の変化速度が補助サイリスタ３に電圧変化
速にとして印加される。そしてこの電圧変化速度は可飽
和リアクトル１２の励磁電流、並列抵抗器１６の抵抗値
、スナバコンデンサ３２の静屯谷量でほぼ犬ボされる。
力を供給しており、この主サイリスクをτ１］■するた
めに補助サイリスタ２全点弧して転ヒＬ′亀流をびＬす
のであるが、その瞬時にＢ点の′−位は−０，３Ｅから
Ｅへ急激に上昇するのは記１図の場合とまったく同じで
ある。並列コンデンサ３７の方がスナバコンデン＋ｊ３
２に比して静ｆ４ｊ ｂ ’ｉｔｋが十分に小さいので
、Ｂ点のａ位上昇により並列コンデンサ３７が先に充′
―されてその電位が上昇し、主としてこの並列コンデン
サ３７の酸位の変化速度が補助サイリスタ３に電圧変化
速にとして印加される。そしてこの電圧変化速度は可飽
和リアクトル１２の励磁電流、並列抵抗器１６の抵抗値
、スナバコンデンサ３２の静屯谷量でほぼ犬ボされる。
並列コンデンサ３７が冗喝さ１する（でつ扛でスナバコ
ンデンサ３２も充電をれる。
ンデンサ３２も充電をれる。
上述の状況を図示したものが第５図のグラフである。第
５図のグラフは横軸が時間、橙馴が補助サイリスタのア
ノードとカソードの１ｄ」の咀圧才示している。当初こ
の電圧は−０，３Ｅでめったが、時刻ｔ１の瞬間に＋１
ｉ助サイリスタが点弧すると、電圧は上昇しはじめるが
、主として並列コンデンサ３７の充電により電圧が時１
ｉ４Ｊ旧に変化する状況が第５図のＸＹである。これを
第２図のＵ■と比較すれば′電圧変化速度が大幅に緩和
されているのがわかる。この並列コンデンサ３７が重圧
Ｅ付近まで充電された後はスナバコンデンサ３２により
史に電圧変化速度がゆるやかになる。これが第５図のＹ
Ｚで示されている。
５図のグラフは横軸が時間、橙馴が補助サイリスタのア
ノードとカソードの１ｄ」の咀圧才示している。当初こ
の電圧は−０，３Ｅでめったが、時刻ｔ１の瞬間に＋１
ｉ助サイリスタが点弧すると、電圧は上昇しはじめるが
、主として並列コンデンサ３７の充電により電圧が時１
ｉ４Ｊ旧に変化する状況が第５図のＸＹである。これを
第２図のＵ■と比較すれば′電圧変化速度が大幅に緩和
されているのがわかる。この並列コンデンサ３７が重圧
Ｅ付近まで充電された後はスナバコンデンサ３２により
史に電圧変化速度がゆるやかになる。これが第５図のＹ
Ｚで示されている。
このように第５図に示す半導体保護回路３５を補助サイ
リスタ３に並列接続することにより、転流直後の電圧変
化速度は並列コンデンサ３７で仰制し、その後はスナバ
コンデンサ３．２で抑制している。なお放電抵抗器３８
は並列コンデンサ３７の放電用である。並列コンデンサ
３７の靜屯谷量はスナバコンデンサ３２にくらべて十分
に小さいので、並列ダイオード３６と放電抵抗器３８も
小容量のものでよいので僅かな費用で電圧変化速度を緩
和しサイリスタの誤点弧などをなくしている。
リスタ３に並列接続することにより、転流直後の電圧変
化速度は並列コンデンサ３７で仰制し、その後はスナバ
コンデンサ３．２で抑制している。なお放電抵抗器３８
は並列コンデンサ３７の放電用である。並列コンデンサ
３７の靜屯谷量はスナバコンデンサ３２にくらべて十分
に小さいので、並列ダイオード３６と放電抵抗器３８も
小容量のものでよいので僅かな費用で電圧変化速度を緩
和しサイリスタの誤点弧などをなくしている。
またこの併設回路によシミ圧変化速度の抑制能力が向上
するので補助サイリスタの直列機器である可飽和リアク
トル１１．１２を小形にすることが可能になり、コスト
低減と装置の小形化に寄与している。
するので補助サイリスタの直列機器である可飽和リアク
トル１１．１２を小形にすることが可能になり、コスト
低減と装置の小形化に寄与している。
本実施例は電圧形インバータの場合であるが電変換装置
その他の半導体を使用した装置についても本発明を適用
できる。
その他の半導体を使用した装置についても本発明を適用
できる。
第１図は促米のスナバ回路を使用したインパルス転流形
インバーター相分の（ロ）路図であり、第２図は第１図
の場合の電圧変化速度のグラスである。 第３図は従来の改良スナバ回路を使用したインパルス転
流形インバーター相分の回路図である。第４図は本発明
の実施例を便用したインパルス転流形インノミーター相
分の回路図であり、第５図は本発明の実施例による電圧
変化速度のグラスである。 １・・・直流奄諒、２，３・・・補助サイリスタ、４・
転流リアクトル、５・・・転流コンデンサ、６，７・・
・王サイリスタ、８，９・・・帰還ダイオード、１１゜
１２．１３．１４・・・可飽和リアクトル、１５゜１６
．１７．１８・・・並列抵抗器、２０，３０゜６０．７
０・・・スナバ回路、２１，３１，６１゜７１・・・ス
ナバ抵抗器、２２．３２．６２．７２・・・スナバコン
デンサ、２３．３３・・・改良スナバ回路、２４．３４
・・ダイオード、２５．３５・・・半導体保護回路、２
６．３６・・・並列ダイオード、２７．３７・・・並列
コンデンサ、２８．３８・・・放電抵抗器。
インバーター相分の（ロ）路図であり、第２図は第１図
の場合の電圧変化速度のグラスである。 第３図は従来の改良スナバ回路を使用したインパルス転
流形インバーター相分の回路図である。第４図は本発明
の実施例を便用したインパルス転流形インノミーター相
分の回路図であり、第５図は本発明の実施例による電圧
変化速度のグラスである。 １・・・直流奄諒、２，３・・・補助サイリスタ、４・
転流リアクトル、５・・・転流コンデンサ、６，７・・
・王サイリスタ、８，９・・・帰還ダイオード、１１゜
１２．１３．１４・・・可飽和リアクトル、１５゜１６
．１７．１８・・・並列抵抗器、２０，３０゜６０．７
０・・・スナバ回路、２１，３１，６１゜７１・・・ス
ナバ抵抗器、２２．３２．６２．７２・・・スナバコン
デンサ、２３．３３・・・改良スナバ回路、２４．３４
・・ダイオード、２５．３５・・・半導体保護回路、２
６．３６・・・並列ダイオード、２７．３７・・・並列
コンデンサ、２８．３８・・・放電抵抗器。
Claims (1)
- 【特許請求の範囲】 ｌ）半導体と並列にコンデンサと抵抗器の直列接続でな
るスナバ回路を接続せるものにおいて、該スナバ回路の
抵抗器に並列に第２のコンデンサを含み高周波に対する
インピーダンスが小なる回路を接続してなることを特徴
とする半導体保護回路。 ２、特許請求の範囲第１項記載の半導体保護回路におい
て、スナバ回路の抵抗器に並列接続する回路は、第２の
コンデンサと第２の抵抗器とタイオードでなることを特
徴とする半導体保蔵回路。 ３）特許請求の範囲第１項または第２項記載の半導体保
護回路において、スナバ回路の抵抗器に並列接続する回
路は、ダイオードと第２の抵抗器の並列回路に第２のコ
ンデンサを直列接続せる回路であり、かつ該回路のダイ
オードの極性と前記半導体の極性が同一方向の接続でな
ることを特徴とする半導体保護回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22073682A JPS59110372A (ja) | 1982-12-16 | 1982-12-16 | 半導体保護回路 |
| DE19833345481 DE3345481A1 (de) | 1982-12-16 | 1983-12-15 | Schutzschaltung fuer einen halbleiter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22073682A JPS59110372A (ja) | 1982-12-16 | 1982-12-16 | 半導体保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59110372A true JPS59110372A (ja) | 1984-06-26 |
| JPH0345627B2 JPH0345627B2 (ja) | 1991-07-11 |
Family
ID=16755718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22073682A Granted JPS59110372A (ja) | 1982-12-16 | 1982-12-16 | 半導体保護回路 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS59110372A (ja) |
| DE (1) | DE3345481A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3538184C3 (de) * | 1985-10-26 | 1994-07-14 | Philips Patentverwaltung | Schutzschaltung gegen Überspannungen |
| FI880817L (fi) * | 1987-07-17 | 1989-01-18 | Siemens Ag | Anordning foer koppling med laog foerlust av ett halvledarkopplingselement i en trepunktvaexelriktare. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106230A (en) * | 1980-12-23 | 1982-07-02 | Toshiba Corp | Snubber circuit |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3287576A (en) * | 1964-07-23 | 1966-11-22 | Westinghouse Electric Corp | Semiconductor switching circuit comprising series-connected gate controlled switches to provide slave control of switches |
| US3489927A (en) * | 1967-08-23 | 1970-01-13 | Gen Electric | Means for suppressing time rate of change of voltage in semiconductor switching applications |
| CH607438A5 (ja) * | 1975-07-02 | 1978-12-15 | Bbc Brown Boveri & Cie |
-
1982
- 1982-12-16 JP JP22073682A patent/JPS59110372A/ja active Granted
-
1983
- 1983-12-15 DE DE19833345481 patent/DE3345481A1/de not_active Ceased
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106230A (en) * | 1980-12-23 | 1982-07-02 | Toshiba Corp | Snubber circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0345627B2 (ja) | 1991-07-11 |
| DE3345481A1 (de) | 1984-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US3628126A (en) | Supplementary charge circuit for dc-to-ac converter | |
| JPS5855749B2 (ja) | ゲ−トタ−ンオフサイリスタの保護装置 | |
| JPS59110372A (ja) | 半導体保護回路 | |
| US4853835A (en) | Protective apparatus for inverter | |
| US3932798A (en) | Electrical inverter circuit | |
| US4572969A (en) | Low power loss snubber for switching power transistors | |
| KR890004975B1 (ko) | Gto 사이리스터의 스너버회로 | |
| US3902107A (en) | Circuit for protecting series-connected switches | |
| US3192409A (en) | Electronic direct-current switch | |
| Knöll | High-current transistor choppers | |
| US3893016A (en) | Thyristor chopper circuit | |
| JPH0632760Y2 (ja) | 直列形瞬時電圧低下補償装置 | |
| JPH08116663A (ja) | スイッチングコンバータ用スナバ回路 | |
| JP2998213B2 (ja) | 電源装置の運転方法 | |
| SU445108A1 (ru) | Стабилизированный инвертор | |
| JPS62217864A (ja) | インバ−タのスナバ回路 | |
| SU1173507A1 (ru) | Инвертор с защитой | |
| SU499639A1 (ru) | Автономный последовательный инвертор | |
| JPS6036712B2 (ja) | 電力変換装置 | |
| JP2966149B2 (ja) | 電力変換装置 | |
| SU752690A1 (ru) | Автономный последовательный инвертор | |
| JPH04275067A (ja) | 自己消弧形スイッチング素子のスナバ回路 | |
| JPH02114821A (ja) | スナバエネルギ回生回路の保護方法 | |
| JPS6318291B2 (ja) |