JPS5911050A - デイジタル音声信号処理方法及び装置 - Google Patents

デイジタル音声信号処理方法及び装置

Info

Publication number
JPS5911050A
JPS5911050A JP58113256A JP11325683A JPS5911050A JP S5911050 A JPS5911050 A JP S5911050A JP 58113256 A JP58113256 A JP 58113256A JP 11325683 A JP11325683 A JP 11325683A JP S5911050 A JPS5911050 A JP S5911050A
Authority
JP
Japan
Prior art keywords
words
word
syndrome
block
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58113256A
Other languages
English (en)
Inventor
Morisu Kuriido Deebitsudo
デ−ビツド・モリス・クリ−ド
Gutsudouin Supensaa Aibu Jiyon
ジヨン・グツドウイン・スペンサ−・アイブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JPS5911050A publication Critical patent/JPS5911050A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1806—Pulse code modulation systems for audio signals
    • G11B20/1809—Pulse code modulation systems for audio signals by interleaving

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル音声信号の処理に関するものであ
る。更に詳しくいうと、本発明は、例えば磁気テープの
如き磁気記録媒体からディジタル音声信号を再生する際
に存在する誤りを検出し訂正する方法及び装置に関する
。
背景技術とその問題点 再生されたガイ・ゾタル信号に、ドロップ・アウト又は
雑音による誤りが発生することがある。これらの誤りは
、ディジタル音声信号においては特に重大である。とい
うのは、もし誤りが音声標本(ザングル)信号の重要ビ
ットに影響する場合、う”イジタル信号を対応するアナ
ログ信号に変換しそのアノ−ログ信号を再生するとき、
再生されたアナログ音響信号における誤りは人間にとっ
て極めて耳障りであるからである。したがって、ディジ
タル音声信号の処理においては、有力な誤シ検出及び訂
正回路を設けることが特に大切である。
発明の目的 本発明の目的は、ディジタル刊声信号における誤りを検
出し訂正するのに有力な方法及び装置を提供するにある
。
発明の概要 本発明による方法は、次の各段階を有する。
(イ)各々がアナログ音声信号のザンプルを表わすディ
ジタル音声信号に対応するディジタル・データ・ワード
よりm列及びn行の上記データ・lノードより成るユニ
ットを形成すること。
(ロ)上記各ユニットの各列及び各行の上記データ・ワ
ー ドにそれぞれ排他論理和(オア)演η、を施して複
数の冗長ワードを得ること。
(ハ)上記データ・ワード及び上記冗長ワードの順序を
混ぜ合わしてからザブ・ブロックを作b、このサブ・ブ
ロックの上記ワードよす複数の誤り検出コード・ワード
を導出し、このコード・ワードを上記サブ・ブロックに
(−j加すること。
(ニ)上記各ザブ・ブロックを記録し再生すること。
(ホ)相生後、上記各ザブ・ブロックの上記コード・ワ
ードを用い、上記ザブ・ブロックの上記各ワードに誤り
標識を付加すること。
(へ)」=記混ぜ合わされたワー1゛の順序を元に戻し
て上記ユニットを再現(又は内生)し、この再現された
各ユニットの各列及び各行における上記データ・ワード
及び冗長ワードにそれぞれ排他オア演初−を施して複数
のシンドロームを作ること。
(ト)このシンドロームを上記ザブ・ブロックと関連し
て比較し、この比較結果に従って上記誤り標識を訂正す
ること。
(チ)上記再現ユニットの各列における上記データ・ワ
ード及び上記冗長ワードにそノ1.ぞれ排他オア演算を
施して水平シンドロームを導出し、その列のワードの1
つだけが誤シ状態にあると標示されたとき上記水平シン
ドロームを用いてその誤りワードを訂正(又は補正)す
ること。
(1月上記再現ユニットの各行における上記データ9ワ
ード及び上記冗長ワードに−f:j、ぞり、排他オア演
算を施して垂直シンドロームを導出し、その1°jのワ
ードの1つだけが誤り扶助にあると標示F ilだとき
上記垂直シンドロームを用いてその誤りワードを訂正す
ること。
本発明VC−よる装置は、次の各手段を治する。
(a)谷々がアナログ名声信号のサンプルを表わすj−
イジタル音声信号に対応するディジタル・データ・ワー
ドよりrn列及びn行の」−記データ・ワードより成る
ユニットを形成1′る手段(1))上記各ユニットの各
列及び各行の上記データ・ワードにそれぞれ排他オア演
算を施して連数の冗長ワードを得る手段 (c)上記データ・ワード及び上記冗長ワードの順序を
混ぜ合わせる手段 (d)上記データ・ワード及び上記冗長ワードをザブ・
ブロックに構成し、このザブ0ブロツクの上記ワー ド
から複数の誤り検出コードを導出し、このコード・ワー
ドを上記ザブ・ブロックに付加する手段 ((・)上記サブ・ブロックを記録・内生する手段(f
)再生後、上記各サブ・ブロックの上記コード・ワード
を用い、上記ザブ・ブロックの上記各ワードに誤り標識
をイ」加する手段 (g)上記混ぜ合わされたワードの順序を元に戻す手段 (11)上記ユニットを再現し、このユニットの各列及
び各行における上記データ・ワード及び冗長ワードにそ
れぞれ排他メア演算を施してそれぞれのシンドロームを
導出し、これらのシンドロームを上記ユニットに関連さ
せる手段 (+1上記シンドロームを比較し、この比較結果に従っ
て上記誤り標識をHJ圧する手段 (j)上記再現されたユニットの各列における上記デー
タ・ワード及び上記冗長ワードにそれぞれ排他オア演算
を施して水平シンドロームを導出し、その列のワードの
1つだけが誤シ状態にあると標示されたとき上記水平シ
ンドロームを用いてその誤りワードを訂正する手段 (k)上記再現されたユニットの各行における上記う′
−タ・ワード及び上記冗長ワードにそれぞれ排他オア演
算を施しで垂直シンドロームを導出し、その行のワード
の1つだけが誤り状態にあると標示されたとき上記垂直
シンドロームを用いてその誤シワードを訂正する手段。
実施例 実施例について、まず一般的な説明から始める。
入力音声信号は48K)Izの周波数で標本化され、各
アナログ音声標本信号は、16ビツトのディジタル標本
信号にPCM変調されディジタル形式に変換される。各
ディジタル標本信号は、216のレベルの1つを表わす
。6個のディジタル標本信号は、6個の冗長16ビツト
・ワードと共に1つの訂正ユニットを形成するように組
合わされる。第1図は、かかる訂正ユニットを示す。図
において、Ml〜M6は16ビツト・ディジタル標本信
号、R1−R6は16ビツト冗長ワードを示す。
冗長ワードR1〜[t6は、排他オア演算(又は加t9
)によって次のように導出される。
R1=M、 6) M4 ■′L2−M2■M5 It3==M3←)M6 It4 = Ml (3) M2■M3R5==M4■
M5■M6 R6:=Ml■M2■M3■M4■M5■M6記録前に
、これらの16ビツト・ワー記録順序を混ぜ合わせる(
shuffle)。例えば、予め定めた順序にワードを
入れ替えるグログラムを用い、ランダム・アクセス・メ
モリ(FtAM )のようなメモリに帽き込み、次いで
読み出す。再生の際、同様のグログラムを用いる同じR
AMによシ、16ビツト・ワードヲ原ザブ拳ブロックに
おりる元の順序に戻す。この混ぜ合わせは最初の順序で
は隣接していたワードを広い範囲に分布するように入れ
替えるので、再生の際ドロラグ・アウトにより連続して
数〜数10ワードが消失しでも、順序を元に戻した場合
、消失したワードは多くのサブ・ブロックに亘って分散
される。
上記の混ぜ合わされた16ビツト・ワードは、それから
8ビツトのワード群に細分され、第2図ブ・ブロックは
、32個の8ビツト・データ・ワード(16ビツト・デ
ィジタル標本信号及び冗長ワードの細分によって形成さ
れる。)及び付加された3個の8ビツト巡回(CRC)
コード・ワードより成る。このCI’tCコードは、再
生後の基本的誤り検出に用いられる。
上述の動作は、第3図に示す如き記録処理装置において
行なわれる。記録処理装置は、データを直列形式で受け
る。そのデータは、一般に1チヤンネル以上例えばステ
レオ信号の2チヤンネルに多r技化されている。第3図
の記録処理装置では、データは4チヤンネルに関係して
いるものと仮定する。
直列化され多重化されたデータは入力端子fi+を経て
直列−並列装置(2)に供給され、この装置は、16ビ
ツト・ディジタル標本信号より成る並列出力をスイッチ
(3)を介して選択的に第1及び第2間挿メモ1月4)
及び(5)の一方に供給する。間挿メモリ(4)及び(
5)は、16ビツト・ディジタル標本信号を、どの音声
ヂャンネルからのデータ標本も言]正ユニットにおいて
4ワ一ド間隔をおいて分離されるよう間挿配列する( 
1nterleave )ばかりでな(、データを訂正
ユニットに形成する。この間挿動作は、後述のような誤
り訂正が失敗したとき補正(conceal−rren
t )を助けることができる。というのは、1つの誤標
本の両側に隣接する標本ケ、平均化によりその誤標本の
直線的115間に使用できるからである。
引止ユニットの3つの隣接標本が誤り訂正動作忙加わり
なお誤りがあっても、使用された間挿形式により、各ワ
ードは逆間挿(de−i+Berleaving )時
に4の間隔で分離されるであろう。えれば、上述の補間
が達成されることを意味する。しかし、かかる間挿がな
ければ、3つの誤標本は1グループとなり、どのよう1
L補間をしても正しくならないであろう。
間挿メモリ(4)及び(5)の出力は、選択的にスイッ
チ(6)を介して排他オア発生器(7)に供給される。
スイッチ(3)及び(6)は、一方の間挿メモリ(4)
又は(5)が書込まれている間に他方が読出されるよう
に制御される。
排他オア発生器(力は、各訂正ユニットの6データ・ワ
ードM1〜M6より上述の6冗長ワードR1〜R6を導
出し、これら訂正ユニットの全ワードは、スイッチ(8
)を介して剥択的に第1及び第2ル−ム混合メモ1月9
)及び00)の一方に、書込まれる。
混合メモリ(9)及び00)は、使用される録再装置が
V ’J” R形式の場合、各混合メモリ(9)及び(
10)はテレビジョンの1フレームに相当するデータ南
を記憶するようにする(本件ではデータは実際には音声
データであるが)のが便利であるため、フレーム混合メ
モリと呼ぶ もつと一般的には、混合メモリ(9)及び
(1(1は、データを長い区間に亘って混ぜ合わせうる
よう大きい方がよい。itJ 、iEユニットは、スイ
ッチ(8)の制御の下に選択的にフレーム混合メ   
゛モリ(9)及びQ(1に書込まれ、スイッチ(11)
の制御の下にそれから続出される。フレーム混合メモリ
(9)又はQO+の一方が書込まれている間に、他方が
続出される。混合は、再生後に必要な復元(de−sh
uffling )が達成されるよう予め定めた方式で
データ赤ワードを112.ぜ合わせるアルゴリズムの制
御の下に行なう。フレーム混合メモリ(9)及び(10
)は、また、データ喀ワードを8ビツト形式及び上述の
サブ・ブロック形式(CRCコードを付加したり、同期
及びアドレス・ワードを合ませたりする空所を有する。
)に配列する。
この形式化されたデータは、スイッチ(団を介してCl
tC発生器(121に供給される。この発生器(121
は、基本的には、適当な空所に挿入される3ワードCR
Cコードを導出する疑似ランダム多項発生器で糸、る。
サブ・ブロックは、それから、必要なアドレス及び同期
信号を導出、挿入するアドレス発生器時及び同期信号発
生器Oaを通過する。
最後に1このデータ列は変fil:J器(14i1に供
給され、この変調器は、例えば周波数変換NILZ変調
技法を用いて、VT)Lのような記録装置に記録するの
に適した形にデータを変調する。変調器Q9の出力は、
出力端子θ61を経て図示しない記録装置に供給する。
記録装置が4チヤンネル・レコーダのような多チヤンネ
ル装置である場合は、そのチャンネル数に対応する数の
出力メモリ(図示せず)を出力端子(+61と記録装置
の間に入れてもよい。
1%生後、8ビツト・ワードが元のサブ・ブロックに再
構成されたとき、3個のCRCコード・ワードがサブ・
ブロック毎に発生され、これと再生された3個のc r
t cコード−ワードとが比較される。もし、両CRC
コード間に不一致があれば、ザブφブロックのずべての
ワードは誤りであると標示される。誤りの標示は、9番
目のビットを形成する誤り標識(フラグ)を各8ビツト
・ワードに伺加し、この誤り標識の状態によりワードが
誤りであるかどうかを示すことKよって行なわれる。
例えば、「1」が誤りを表わし、「0」が誤りなしを表
わすものとすることができる。
12ワードの訂正ユニットは、それから再構成される。
第4図は再構成(再現又は再生)された訂正ユニ・トを
示すもので、左側のブロックにおしするU1〜U6は、
ディジタル標本信号M1〜M6にそれぞれ対応する再生
16ビツト・ワードを表わし、Wl〜W6は、冗長ワー
ドR1〜R6にそれぞれ対応する再生16ビツト・ワー
ドを表わす。また、第4図右側のブロックに示すように
、訂正ユニットの各ワードは、それぞれEa〜均で表わ
されるよう1.c】つの対応する誤り標識を持っている
。
再構成されたgl訂正ユニットCU)は、第5図に示す
如き誤り検出・補正装置の人力に供給される。
最初のブロックは、誤り検出ブロックである。訂正ユニ
ット内の個々のワー ドは既にCfLCコードを用いて
検査されているが、この誤り検出ブロックは成る条件の
範囲内で誤り標識を隆正する。また、第6図に示すよう
なシンドローム・ワードSl〜S7を発生する。これら
シン1゛ローノ、・ワード81〜S7は、次のような排
他オア演算によって導出される。
51=Ul申U4■W1 sz=Uz申U5■W2 S3−03の06(!:1W3 84=W4■W5■W6 85=LJl ef31J2e3Ua (i3W486
=U4■Us申Us■w5 s7=wI中W2■W3■Wに れらの水平及び垂直シンドローム・ワードは、次いで比
較される。いま、例えば、ワードU1が誤りである、す
なわち誤り標識Eaが「1」と標示されでいるのにシン
ドロームS1及びS5がFOJである場合を考える。こ
の場合は、誤り標示が間違いであるとみなされ、その誤
り標識は「0」Kリセットされる。同様に、ワードU1
が誤りであるとり示されず、シンドロームS1及びS5
が「0」でない場合は、未だ検出されない誤りがあると
みなされ、ワードU1の誤り標識は「1」にセットされ
る。誤り標識をセットするかリセットするかの決定は、
このように関連する2つのシンドローム・ワードが一致
する場合にのみ行なわれることに注慧されたい。この意
味するところは、各ディジタル標本信号の検査に32ピ
ツトが使用されるということである。
第5図の次のブロックは、垂直パリティ(検査)訂正ブ
ロックである。垂直パリティ引止は、訂正ユニットの各
行につき1つだけの誤り88があるかどうかを検査して
行なわれる。1つだけ訴り標識がある場合、誤り標示さ
れた関連ワードは、後述のように関連する行のシンドロ
ーム・ワードを用いる3J1他オア演算により訂正され
、その誤り標識は「0」にリセットされる。J1↓初の
検査で行において2つ以上のワードが誤り)票示された
場合は、垂直ハリティ訂正は不”JR’Sで、その訂正
ユニットはただ装置の次のブロックに送られるだFすで
ある。
第5図に破線で示す次のブロックは、水平パリティ削正
ブロックである。水平パリディ削正は、Δ■正ユニット
の各列につき1つだけの誤り標’q+(がk)るかどう
かを検査して行なわれる。1つだけワードが誤りであれ
は、その?A4A4−ドは、後述のように関連する夕I
」のシンドロームを用いる排他オア演′蝉によって訂正
され、その誤り標識はrOJにリセツ゛トされる。列に
おいて2以上のワードが誤り標示される場合は、水平パ
リティ=r止は不可能である。
この水平ハIJティaJ正の段階で、更に未検出の誤り
ヲ調べる誤り検出が行なわれる。これは、水平シンドロ
ームを検査することによって行なわれる。特に、どの列
にも誤り標識がなく関連シンドローム・ワードが「、0
」でない場合、その列の各ワードは誤りと標示される。
第5図の破線で示す最終ブロックは、第2次垂直パリテ
ィ訂正ブロックである。占び、訂正ユニットの各行につ
き1つだけ誤り標識があるかどうかを検査して、垂直ハ
リティ訂正が行なわれる。
1つのワードのみ誤りであれば、その誤りワードは関連
する行シンドロームを用いる排他オア演算により訂正さ
れ、その誤り標識は「0」にリセットされる。行におい
て2以上のワードが誤り標示されるときは、垂直パリテ
ィ訂正はなお行なわれない。
この垂直パリディ訂正の段階で、更に未検出の誤りを調
べる誤り検出が行なわれる。これは、垂直シンドローム
を検査することによって行なわれる。特に、どの行にも
誤り標識がな(関連シンドローム・ワードが1−〇」で
ない場合、その行の各ワードは誤りと標示される。
この最終ブロックより、上述の如きすべての訂正が行な
われた訂正ユニットは、史に次の処理のために出力端に
送られる。この次の処理としては、残存する誤りの補正
(conceaJmen↑)がある。例えば、1つの誤
りディジタル標本信号の両11111 (eaclls
ide )におけるディジタル標本信号の平均値を取り
、この補正ワードを上記の誤りワードと置き換えたり、
或いは、−続きの誤りワードがある場合、誤りでない吊
後のディジタル標本信号から、何らかの(例えば直線的
)フェーディングを廁したりする。
ディジタル標本信号は、それからディジタル・アナログ
変換を経て原アナログ信号に出生される。
このアナログ信号は、通常1つ又はそれ以上のスピーカ
にイ1(給される。
第5図の誤り検出ブロックを第7図により史に詳しく説
明″1−る。このブロックには垂直シンドローム発生器
(11、水平シンドローム発生器(2)及び遅需回路(
3)があり、これらにはそれぞれ、12ワードより成る
入来訂正ユニットが順次9を給される。遅延回路+41
には人来誤り標識(ET)が供給され、その出力は誤り
標識IG正回路(5)に供給される3、シンドローム発
生器fi+及び(2)の出力はシンドローム比較器(6
)に供給され、その出力は誤り標識修正回路(5)をf
fj制御する。遅延回路(3)は12ワードに相当する
遅延時間を有し、遅延回路(4)は月ワードに相当する
輝延時j;11をMする。遅(・1ξ回路(31から出
力訂正ユニットが導出され、誤り標識修止回路(5)か
ら出力誤り標識が導出されろ。d]正ユニット自体は、
この、iす9オ炙出ブロツクンそのヱま1瓜ノ局し、そ
の誤り伸i+!!と回期状態を保持するように遅延され
るだけである。
、99り検出ブロックのE1力作(ま、次σ)と1・丁
りである。
シンドローム発生器(1)及び(2)は、各人来市正ユ
ニットから前−′・・のよりなシンドローム・ワード8
1〜S7を轡出し、これら81〜S7を/ンドローム比
較器(6)に(p1給する。比較器(61は、その比較
の結果妊より関連した訓り14%: r++七ヶ11ニ
止する。前述と同じ例を取り、ワー ドU1か、10つ
と標示されシンドロームS1及びS5が「0」であると
すると、これは間違った誤り標示とみなされ、誤り標職
16正回路(5)は誤り標識を10」にリセットするよ
うに制御される。同様に、ワードUlが誤りと標示され
ずシンドロームS1及びS5が「0」でないときは、未
検出の誤りがあるとみなされ、誤り標識修正回路(5)
は誤り標識を「1」にセットする。
第5図の垂直パリティ・ブロックを第8図により更に詳
しく N3?明する。このブロックには垂直シンドロー
ム発生器的)及び遅延回路(12があり、これらにそれ
ぞれ入来訂正ユニットが供給される。遅延回路(13)
には入来誤り標識が供給される。このブロックにはゼロ
発生器([41があり、これは全部がrOJより成る1
6ビツトのワードを発生する。垂直シンドローム発生器
的)とゼロ発生器04)の出力は、16ビツトの排他オ
ア回路(15)の一方の入力に共通に供給される。排他
オア回路(1■の他方の人力には遅延回路(121の出
力が供給され、排他オア回路(151の出力から出力訂
正ユニットが導出される。遅延回路O2及び(13)の
遅延時間は、共に3ワードである。
遅延回路f131から3出力が導出され、訂正ユニット
の1つの行における3ワ一ド全部の誤り標識の検査がh
l“1つ標識比軸器(16)内で行なわれる。誤り標行
虚トヒ4・9器(It;+の出力は、イネーブル(en
able )信号発生器(17)をflf制御する。イ
ネーブル信号発生器(17)は、遅延回路(131より
の入力を受け、イネーブル信号発生器(17)によって
発生されるイネーブル信号を誤り標識と同期させる。イ
ネーブル信号発生器(Inlにより発生されるイネーブ
ル信号は、矩形波信号で、直接垂直シンドローム発生器
(II)にイネーブル信号ENIとして、またインバー
タ08)を介してゼロ発生器(141にイネーブル信号
EN2として供給される。
このようにイネーブル信号ENI及びEN2+ま互いに
逆極性とされ、どんな瞬間にも、垂直シンドローム発生
器的)及びゼU発生器(14)の出力信号のうち一方の
みか排他オア回路(151に供給される。イネーブル信
号発生器(17)は、出力信号を誤り標識修正回路09
にも供給する。誤り標識修正回路afは、出力誤り標識
が導出される遅延回路(I31の出力に接続される。
垂直パリティeブロックの動作は、次のとおりである。
基本的に、各訂正ユニットにおける各16ビツト・ワー
ドは、排他オア演算により他の16ビツト・ワードと組
合わされ、このブロックは、この他のワードが、垂直シ
ンドローム発生器(II)によって発生された関連の行
シンドローム・ワードであるべきか、又はゼロ発生器<
141によって発生された全部「0」のワードであるべ
きかを決定する作用をする。後者の場合、排他オア演算
は勿論入来ワードに何の変化も与えない。誤り標識比較
器(16)は、訂正ユニットの各行に対応する誤り標識
について1つだけの誤り標識があるかどうかを検査する
。そして、1つだけの誤り標識があれば、イネーブル信
号発生器0ηを、垂直シンドローム発生器Q11に供給
されるイネーブル信号ENIが、関連する行シンドロー
ム・ワードを排他オア回路09に、誤り標示された行の
ワードと同期して供給されるように、制御する。この時
、イネーブル信号BN2は、ゼロ発生器041の出力を
出さないように抑える。
また、イネーブル信号発生器(1ηは、誤り標識修正回
路0!Jに信号を送り、関連する誤り標識をrOJにリ
セットする。
1112方、誤り標識比較器((6)が、訂正ユニット
のどの行にも誤り標識がないか又はどれかの行に2以上
の誤り標識があると決定したときは、イネーブル信号発
生器01を、イネーブル信号EN1が垂直シンドローム
発生器(illの出力を抑え、イネーブル信号EN2が
ゼロ発生器α4の出力を出すように制御する。いいかえ
ると、この場合、垂直パリティ訂正は行なわれず、訂正
ユニットと誤り標識とは変化しないまま次のブロックへ
送られる。
第5図の水平パリティ訂正及び検出ブロックを第9図に
より詳細に説明する。このブロックには水平シンドロー
ム発生器Qυ及び遅延口f#t (221があり、これ
らにそれぞれ入来訂正ユニットが供給される。
入来誤り標識は、遅延回路C231に供給される。また
、ブロックにはゼロ発生器(2)があり、これは全部「
0」より成る16ビツト・ワードを発生し、水平シンド
ローム発生器eυ及びゼロ発生器C241の出力は16
ビツト排他オア回路c!5)の一方の入力に共通に供給
される。排他オア回路(2つの他方の入力には、遅延回
路囚の出力が供給され、出力訂正ユニットは排他オア回
路(2ωの出力より導出される。遅延回FI?I(,7
21及び(2階の遅延時間は、共に4ワードである。
遅延回路Q、…から4出力が導出され、訂正ユニット0
1つの列における4ワ一ド全部の誤り神職の検査が誤り
標識比較器C26)で行なわれる。誤り標識比較器(イ
)の出力は、イネーブル信号発生器(27)を制御する
。また、イネーブル信号発生器(2力は、遅延回路e(
より入力を受け“〔、イネーブル信号発生器(2nによ
り発生されたイネーブル信号を誤り標識と同期させる。
イネーブル信号発生器(2/lにより発生されるイネー
ブル信号は、矩形波信号で、直接水平シンドローム発生
器(21)にイネーブル信号IJ3として、またインバ
ータ(28)を介してゼロ発生器間にイネーブル信号E
N4として供給される。こうして、どんな瞬間にも、水
平シンドローム発生器(21)とゼロ発生器+24)の
うち一方の出力信号のみが排他オア回路Cつに供給され
る。イネーブル信号発生器(20は、また出力信号を誤
り標識修正回路端に供給する。誤り標識修正回路端は、
遅延回路c!Jの出力に接続され出力誤り標識を導出す
る。
水平ハリティ・ブロックの動作は、次のとおりである。
再び、各訂正ユニットの各16ビツト・ワードは排他オ
ア演算において他の16ビツト・ワードと組合わされ、
このブロックは、この他のワードが、水平シンドローム
発生器(21+により発生された関連する列のシンドロ
ーム・ワードであるべきか、又はゼロ発生器(24)に
より発生された全部が「0」のワードであるべきかを決
定する作用をする。後者の場合、排他オア演算は入来ワ
ードに何の変化も与えない。誤り標識比較器(2G)は
、訂正ユニットの各列に対応する誤り標RKつき1つだ
けの誤り標識があるかどうかを検査する。そして、1つ
だけ誤り標識があると、イネーブル信号発生器(2nを
、イネーブル信号EN3が水平シンドローム発生R’R
f2Dに供給され、関連する列のシンドローム・ワード
が誤り標示された列のワードと同期して排他オア回路(
25)に供給されるように、制御する。
この時、イネーブル信号EN4はゼロ発生器C’4)の
出力を抑える。また、イネーブル信号発生器(2ηは、
誤り標識修正回路(291に信号を送り関連する誤り標
識を「0」にリセットする。
他方、誤り標識比較器(2eは、訂正ユニットのどの列
にも誤り標識がないか又はどれかの列に2以上の誤り標
識があると決定すると、イネーブル信号発生器(271
を、イネーブル信号EN3が水平シンドローム発生器(
21)の出力を抑え、イネーブル信号gN4がゼロ発生
器(241の出力を出すように制御する。いいかえると
、この場合は、水平パリティ訂正は行なわれブエい。
更に、このブロックにおいて未検出゛の誤りが調べられ
る。この目的で、水平シンドロームが水平シンドローム
発生器(21)からシンドローム比較器(30)K供給
され、シンドローム比較器(30は、誤り標識比軸器(
2(nかもも入力を受は誤り標識修正回路(291に出
力を供給する。ブロックのこの部分の動作は、訂正ユニ
ットのどの列にも誤り標識はないが列のシンドローム−
ワードが1−0」でないとき、その列の各ワードを誤り
と標示することである。
第5図の垂直パリティ訂正及び検出ブロックを第10図
により詳細に説明する。このブロックには垂直シンドロ
ーム発生器01)と遅延回路(321があり、これらに
それeれ各入来訂正ユニットが供給される。入来誤りl
i!識は、遅延回路(:i3+に供給される。
このブロックにもゼロ発生層(、矧が、う)す、これは
全部が「OJより成る16ビツト・ワー ドを発生し、
この出力と垂直シンドローム発生器(31+の出力とは
、16ビツト排他オア回F−、’S ((!+lの一方
の入力に共通に供給される。排他オア回路(3つの他方
の入力には遅延回路((3の出力が供給され、排他オア
回路(351の出力より出力訂正ユニットが導出される
。遅延回路(321及びC33)の遅延時間は、共に3
ワードである。
3つの出力が遅延回路例より導出され、1丁正ユニット
の1つの行における全部の3ワードの誤り標識が誤り標
識比較器(列で検査される。イネーブル信号発生器CJ
7)は、遅延回路G3より入力を受け、イネーブル信号
発生器c371で発生されるイネーブル信号を誤り標識
と同期させる。イネーブル信号発生器t、3nにより発
生されるイネーブル信号は、矩形波信号で、直接垂直シ
ンドローム発生器(31)にイネーブル信号EN5とし
て、またインバータ關を介してゼロ発生器(34)にイ
ネーブル信号EN6として供給される。したがって、ど
んな瞬間にも、垂直シンドローム発生器01)とゼロ発
生器(3力のうち一方のみが排他オア回路(3勺に出力
信号を供給する。イネーブル信号発生器(3ηはまた、
出力信号を、遅延回路(3濁の出力に接続され出力誤り
標識を導出する誤り標識修正回路(31に供給する。
この垂直パリティ・ブロックの動作は、次のとおりであ
る。再び、各訂正ユニットの各16ビツト・ワードは排
他オア演算により他の16ピツト・ワードと組合わされ
、このブロックは、他のワードが、垂直シンドローム発
生器c31)で発生される関連する行のシンドローム舎
ワードであるべきが、又はゼロ発生器(34)で発生さ
れる全部「0」のワードであるべきかを決定する動作を
する。後者の場合、排他オア演算は入来ワードに何の変
化も与えない。誤り標識比較器06)は、訂正ユニット
の各列に対応する誤り標識について1つだけの誤り標識
があるかどうかを検査する。1つだけの誤り標識がある
と、イネーブル信号発生器C37)は、垂直シンドロー
ム発生器C(υにイネーブル信号EN5が供給され、関
連する行のシンドローム・ワード゛が排他オ°ア回路C
(Fit VC誤り標示された行のワードと同期して供
給されるように、制御される。この時、イネーブル信号
EN6はゼロ発生器(旬の出力を出さないようにする。
また、イネーブル信号発生器(37)は、信号を11μ
り標識づ6正回路(3つに送り対応する誤り標識な「0
」にリセットする。
他方、誤り標識比較器(3[ilが訂正ユニットのどの
行にも♂4り標識がないか又はどれかの行に2以上の誤
り標識があると決定すると、イネーブル信号発生Ei 
17371は、イネーブル信号EN5が垂直シンドロー
ム発生器Cal+の出力を出さず、イネーブル信号EN
6がゼロ発生器(鍾の出力を出すように制御される。い
いかえると、この場合は、垂直パリティ訂正は行なわれ
ない。
更に、このブロックで未検出の誤りが再び検査される。
この目的で、垂直シンドロームが垂直シンドローム発生
器C3υからシンドローム比較器t40)に供給され、
シンドローム比較器(41は、瞑り標識比較器(ト)か
らも入力を受は出力を誤り標識修正回路<3’3 K供
給する。ブロックのこの部分の動作は、訂正ユニットの
どの行にも誤り標識がないがその行のシンドローム・ワ
ードが「0」でない場合、その行の各ワードを誤りと標
示することである。
611述のように、第10図のブロックから、上述の訂
正がすべて行なわれた訂正ユニットが更に他の処理のた
めに出力端に送られる。この他の処理としては、残存す
る誤りの補正又は成る種の7エーデイングがある。ディ
ジタル標本信号は次いでディジタル・アナログ変換され
、得られたアナログ音声信号は1つ又は2以上のスピー
カに供給され再生される。
【図面の簡単な説明】
第1図は1つの訂正ユニットを形成するワード、第2図
はサブ・ブロックをそれぞれ示す図、第3図は記録処理
装置を示すブロック図、第4図は再現された訂正ユニッ
トを形成するワード及び対応する誤り標識を示す図、第
5図は誤り検出及び訂正装置を示すブロック図、第6図
は再現された訂正ユニットよりシンドロームを発生する
状況を1示す図、第7〜10図は第5図の装置の各部分
をそれぞれ詳細に示すブロック図である。 第1図 M、 M2 M3R4 M4 M3M6 Fi’5 RIR2R3R5 第4図 UIU2U3W4EoEbEoEd U4U5U6W5EeEfE9Eh W、 W2W3W6E、 E、 E、 El第6図 第5図 第7図 第8図 ケ 0 第9図 d

Claims (1)

  1. 【特許請求の範囲】 1、下記の各段階を有するディジタル音声信号処理方法 (イ)各々がアナログ音声信号の標本を表わすディジタ
    ル音声信号に対応するディジタル・データ・ワードより
    m列及びn行の上記データ・ワードより成るユニットを
    形成すること。 (ロ)上記各ユニットの各列及び各行の上記データ・ワ
    ードにそれぞれ排他論理和演算を施して複数の冗長ワー
    ドを得ること。 (ハ)上記データ・ワード及び上記冗長ワードの順序を
    混ぜ合わしてからサブ・ブロックを作り、とのザブ・ブ
    ロックの上記ワードより複数の誤り検出コード・ワード
    を導出し、このコード・ワードを上記サブ・ブロックに
    付加すること。 (ニ)上記各ザブ・ブロックを記録し再生すること。 (ホ)再生後、上記各サブ・ブロックの上記コード・ワ
    ードを用い、上記ザブ・ブロックの上記各ワードに誤シ
    標識を付加すること。 (へ)上記混ぜ合わされたワードの順序を元に戻して上
    記ユニットを再現し、この再現された各ユニットの各列
    及び各行における上記データ・ワード及び冗長ワードに
    それぞれ排他論理和演算を施して複数のシンドロームを
    作ること。 (ト)このシンドロームを上記サブ・ブロックと関連し
    て比較し、この比較の結果に従って上記誤り標識を訂正
    すること。 (チ)上記再現ユニットの各列における上記データ・ワ
    ード°及び上記冗長ワードにそれぞれ排他論理和演算を
    施して水平シンドロームを導出シ、その列のワードの1
    つだけが誤り状態にあると標示されたとき上記水平シン
    ドロームを用いてその誤りワードを訂正すること。 (1月上記再現ユニットの各行における上記データ・ワ
    ード及び上記冗長ワードにそれぞれ排他論理和演舞を施
    して垂直シンドロームを導出し、その行のワードの1つ
    だけが誤り状態にあると標示されたとき上記垂直シンド
    ロームを用いてその誤りワードを訂正すること。 2、下記の各手段を有するディ・ゾタル音声信号処理装
    置 (a)各々がアナログ音声信号の標本を表わすディジタ
    ル音声信号に対応するディジタル・データ・ワードより
    m列及びr]行の上記データ・ワードより成るユニット
    を形成する手段 (1))上記各ユニットの各列及び各行の上記データ・
    ワードにそれぞれ排他論理和演q、を施して複数の冗長
    ワードを得る手段 (C)上記テ′−タ・ワード及び上記冗長ワードの順序
    を混ぜ合わせる手段 (d)上記データ・ワード及び上記冗長ワードをサブ・
    ブロックに構成し、このサブ・ブロックの上記ワードか
    ら複数の誤り検出コード・ワードを導出し、このコード
    ・ワードを上記サブ・ブロックに付加する手段 (e)上記各サブ・ブロックを記録・再生する手段(f
    )再生後、上記各サブ・ブロックの上記コード中ワード
    を用い、上記−リーブ・ブロックの上記各ワードに誤り
    標識をイτ1加する手段 (g)上記混ぜ合わされたワードの順序を元に戻す手段 (h)上記ユニットを再現し、このユニットの各列及び
    各行におりる上記データ・ワード及び冗長ワードにそれ
    ぞれ排他論理和演ηを施してそれぞれのシンドロームを
    導出し、これらのシンドロームを上記ユニットに関連さ
    せる手段(i)上記シンドロームを比較し、この比較結
    果に従って上記誤り標識を削正する手段 (j)上記再現されたユニットの各列における上記デー
    ターワード及び上記冗長ワードにそれぞれ排他論理和演
    qを施して水平シンドロームを導出し、その列のワード
    の1つだけが誤如状態にあると標示されたとき上記水平
    シンドロームを用いてその誤シワードを訂正する手段 (k)王妃再現されたユニットの各行における上記デー
    タ・ワード及び上記冗長ワードにそれぞれ排他論理和演
    算を施して垂直シンドロームを導出し、その行のワード
    の1つだけが誤り状態にあると標示されたとき上記垂直
    シンドロームを用いてその誤りワードを訂正する手段
JP58113256A 1982-06-29 1983-06-23 デイジタル音声信号処理方法及び装置 Pending JPS5911050A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB08218727A GB2122778B (en) 1982-06-29 1982-06-29 Digital audio signal processing
GB8218727 1982-06-29

Publications (1)

Publication Number Publication Date
JPS5911050A true JPS5911050A (ja) 1984-01-20

Family

ID=10531343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58113256A Pending JPS5911050A (ja) 1982-06-29 1983-06-23 デイジタル音声信号処理方法及び装置

Country Status (7)

Country Link
US (1) US4549298A (ja)
EP (1) EP0098082B1 (ja)
JP (1) JPS5911050A (ja)
AT (1) ATE49077T1 (ja)
CA (1) CA1207439A (ja)
DE (1) DE3381031D1 (ja)
GB (1) GB2122778B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173820A (ja) * 1986-01-27 1987-07-30 Sanyo Electric Co Ltd 誤り訂正方法
JPS62274933A (ja) * 1986-05-23 1987-11-28 Ricoh Co Ltd 誤り検出方式
JPH0351528A (ja) * 1989-07-14 1991-03-05 Daimler Benz Ag 内側ブロックブレーキのブレーキシュー調整装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661156B2 (ja) * 1983-05-21 1994-08-10 ソニー株式会社 エラ−訂正のための符号化方法
JPS60185263A (ja) * 1984-03-02 1985-09-20 Hitachi Ltd エラ−訂正方式
JPS60183669A (ja) * 1984-03-02 1985-09-19 Nec Corp メモリ制御装置
DE3432421A1 (de) * 1984-09-04 1986-03-27 Robert Bosch Gmbh, 7000 Stuttgart Fehlerschutz fuer digitale videomagnetbandgeraete
JPS6169286A (ja) * 1984-09-13 1986-04-09 Sony Corp ドロツプアウト補正装置
JPH0664862B2 (ja) * 1984-09-19 1994-08-22 株式会社日立製作所 デイジタル画像記録再生装置
JPS6276825A (ja) * 1985-09-30 1987-04-08 Hitachi Ltd 符号誤り訂正方法
NL8601446A (nl) * 1986-06-05 1988-01-04 Philips Nv Werkwijze en inrichting voor het dekoderen van een blok kodesymbolen dat op twee manieren verdeeld is over kodewoorden die elk door een minimum-afstandssepareerbare kode beschermd zijn.
US4771429A (en) * 1986-09-18 1988-09-13 Abbott Laboratories Circuit combining functions of cyclic redundancy check code and pseudo-random number generators
US5251215A (en) * 1992-01-13 1993-10-05 At&T Bell Laboratories Modifying check codes in data packet transmission
US5721739A (en) * 1995-12-14 1998-02-24 Fairchild Semiconductor Corporation Method for detecting read errors, correcting single-bit read errors and reporting multiple-bit read errors
EP1293978A1 (en) * 2001-09-10 2003-03-19 STMicroelectronics S.r.l. Coding/decoding process and device, for instance for disk drives
US6671833B2 (en) * 2002-01-08 2003-12-30 Parama Networks, Inc. Forward error correction and framing protocol
US7162678B2 (en) * 2003-03-14 2007-01-09 Quantum Corporation Extended error correction codes
US7155654B2 (en) * 2003-04-04 2006-12-26 Sst Communications, Corp. Low complexity error concealment for wireless transmission
US7523305B2 (en) * 2003-12-17 2009-04-21 International Business Machines Corporation Employing cyclic redundancy checks to provide data security
WO2016122515A1 (en) * 2015-01-29 2016-08-04 Hewlett Packard Enterprise Development Lp Erasure multi-checksum error correction code
TWI831333B (zh) * 2022-08-18 2024-02-01 慧榮科技股份有限公司 記憶體控制器及快閃記憶體的存取方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169952A (en) * 1980-06-03 1981-12-26 Nippon Hoso Kyokai <Nhk> Code arrangement discriminating system
JPS5788508A (en) * 1980-11-20 1982-06-02 Matsushita Electric Ind Co Ltd Digital signal recording system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE757116A (fr) * 1969-10-29 1971-03-16 Honeywell Inc Procede et dispositif de codage de segments de codes de controle
GB1578485A (en) * 1976-06-22 1980-11-05 Bell & Howell Co Data coding and error correcting method
US4211997A (en) * 1978-11-03 1980-07-08 Ampex Corporation Method and apparatus employing an improved format for recording and reproducing digital audio
US4375100A (en) * 1979-10-24 1983-02-22 Matsushita Electric Industrial Company, Limited Method and apparatus for encoding low redundancy check words from source data
JPS56160178A (en) * 1980-04-18 1981-12-09 Sony Corp Recorder of digital video signal
JPS574629A (en) * 1980-05-21 1982-01-11 Sony Corp Data transmitting method capable of correction of error
GB2095440B (en) * 1981-03-23 1985-10-09 Sony Corp Digital television signal processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56169952A (en) * 1980-06-03 1981-12-26 Nippon Hoso Kyokai <Nhk> Code arrangement discriminating system
JPS5788508A (en) * 1980-11-20 1982-06-02 Matsushita Electric Ind Co Ltd Digital signal recording system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173820A (ja) * 1986-01-27 1987-07-30 Sanyo Electric Co Ltd 誤り訂正方法
JPS62274933A (ja) * 1986-05-23 1987-11-28 Ricoh Co Ltd 誤り検出方式
JPH0351528A (ja) * 1989-07-14 1991-03-05 Daimler Benz Ag 内側ブロックブレーキのブレーキシュー調整装置

Also Published As

Publication number Publication date
ATE49077T1 (de) 1990-01-15
CA1207439A (en) 1986-07-08
US4549298A (en) 1985-10-22
GB2122778A (en) 1984-01-18
GB2122778B (en) 1985-09-11
EP0098082B1 (en) 1989-12-27
DE3381031D1 (de) 1990-02-01
EP0098082A3 (en) 1986-05-07
EP0098082A2 (en) 1984-01-11

Similar Documents

Publication Publication Date Title
DE3382713T2 (de) Verfahren, Anordnung und Aufzeichnungsträger zur Fehlerkorrektur.
EP0061288B1 (en) Digital television signal processing
EP0098082B1 (en) Methods of and apparatus for digital audio signal processing
EP0094671A2 (en) Method for data transmission
JPS58131843A (ja) 誤り訂正方法
GB2061575A (en) Method and apparatus for encoding low redundancy check words from source data
SE455550B (sv) Krets for behandling av analoga signaler
GB2071371A (en) Digital data processing
US4649542A (en) Digital signal transmission method providing high error correction capability
US4451919A (en) Digital signal processor for use in recording and/or reproducing equipment
JPH0612592B2 (ja) 2進デ−タのエラ−訂正装置
EP0334580B1 (en) System and method for performing error correction on still frame audio tape format video signals
JPS6260174A (ja) デ−タ記録方法
EP0395125A2 (en) A PCM recording and reproducing apparatus
WO2004075057A1 (en) A method and apparatus for detecting and concealing data errors in stored digital data
KR890011264A (ko) 디지탈 데이타 전송방법
JPH0250548B2 (ja)
JPS5996516A (ja) エラ−訂正符号化方法
JPS601940A (ja) データ列伝送システム
JPS6314428B2 (ja)
JPS6117060B2 (ja)
JPH01282779A (ja) 符号化ディジタル信号の記録方式
JPH07288477A (ja) 符号化方法,符号化装置,及び符号化復号化装置
JPS6141241A (ja) Pcm音声伝送方法
JPS59174043A (ja) 訂正回路