JPS5911596A - メモリのバツクアツプ方法 - Google Patents
メモリのバツクアツプ方法Info
- Publication number
- JPS5911596A JPS5911596A JP57119019A JP11901982A JPS5911596A JP S5911596 A JPS5911596 A JP S5911596A JP 57119019 A JP57119019 A JP 57119019A JP 11901982 A JP11901982 A JP 11901982A JP S5911596 A JPS5911596 A JP S5911596A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- write
- area
- variable memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、プロセス制御等に用いる制御器におけるメモ
リのバックアップ方法に関するものである。
リのバックアップ方法に関するものである。
近来、プロセッサを備えた制御器が汎用される傾向にあ
り、可変メモリを設けて必要とするデータのアクセスを
行なっているが、基本的かつ重要なデータは、電源断・
ノイズ等により消滅するのに備え、電源断等によっても
格納内容の消滅しない書込メモリを設けたうえ、これの
格納エリヤを分割して数Ｓ類の基本的かつ重要なデータ
を格納し、分割された格納エリヤの指定をスイッチ等に
より行なっておき、可変メモリのデータが消滅した際、
書込メモリにおける指定された格納エリヤのデータを転
送し、可変メモリへ格納するＣとが行なわれている。
り、可変メモリを設けて必要とするデータのアクセスを
行なっているが、基本的かつ重要なデータは、電源断・
ノイズ等により消滅するのに備え、電源断等によっても
格納内容の消滅しない書込メモリを設けたうえ、これの
格納エリヤを分割して数Ｓ類の基本的かつ重要なデータ
を格納し、分割された格納エリヤの指定をスイッチ等に
より行なっておき、可変メモリのデータが消滅した際、
書込メモリにおける指定された格納エリヤのデータを転
送し、可変メモリへ格納するＣとが行なわれている。
しかし、従来においては、スイッチ等による人為的な操
作を要するため、取扱が面倒であると共に、誤操作を生
ずる等の欠点を招来していた。
作を要するため、取扱が面倒であると共に、誤操作を生
ずる等の欠点を招来していた。
本発明は、従来のか＼る欠点を根本的に解決する目的を
有し、可変メ七りと書込メモリとの間におけるデータの
転送を自動的か゛−ノー８理的なものとした極めて効果
的な、メモリのバックアップ方法を提供するものである
。
有し、可変メ七りと書込メモリとの間におけるデータの
転送を自動的か゛−ノー８理的なものとした極めて効果
的な、メモリのバックアップ方法を提供するものである
。
以下、実施例を示す図によって本発明の詳細な説明する
。
。
第１図は、制御器ＣＴの構成を示すプルツク図テアリ、
マイクロプロセツツ等のプロセッサＣＰＵを中心とし、
固定メモリＲＯＭ、可変メモリＲＡＭ。
マイクロプロセツツ等のプロセッサＣＰＵを中心とし、
固定メモリＲＯＭ、可変メモリＲＡＭ。
書込メモリＦＲＯＭ およびインターフエイスエ／Ｆ
＋ 、”／Ｆ２ 等を周辺に配し、これらを母線Ｂ
ｕｓにより接続し７ており、固定メモＩＪＲＯＭ へ
格納された命令全プロセッサＣＰＵが実行し、インター
フェイス”／Ｆ２ を介して与えられるプロセスからの
入力データＤｉおよび、インターフェイス１．／Ｆ 、
を介し７て端末機器ＴＥから与えられたうえ、可変
メモリＲＡＭに格納されている基本的なデータに基づき
、必要とするデータを可変メモリＲＡＭへアクセスｉ−
７ながら制御演乗二動作を行ない、インターフエイスエ
／Ｆｚ’を介して出力データＤｏをプロセスへ送出して
いる。
＋ 、”／Ｆ２ 等を周辺に配し、これらを母線Ｂ
ｕｓにより接続し７ており、固定メモＩＪＲＯＭ へ
格納された命令全プロセッサＣＰＵが実行し、インター
フェイス”／Ｆ２ を介して与えられるプロセスからの
入力データＤｉおよび、インターフェイス１．／Ｆ 、
を介し７て端末機器ＴＥから与えられたうえ、可変
メモリＲＡＭに格納されている基本的なデータに基づき
、必要とするデータを可変メモリＲＡＭへアクセスｉ−
７ながら制御演乗二動作を行ない、インターフエイスエ
／Ｆｚ’を介して出力データＤｏをプロセスへ送出して
いる。
また、母線ＢＵＳ と書込メモリＰＲＯＭとの間には、
ライターＣ−＠込回路）ＷＲＴが挿入されており、書込
メモリＰＲＯＭに対するデータの書込および、書込メモ
リＰＲＯＭ からのデータの続出しがライターＷＲＴ
を介して行なわれるものとなっている。
ライターＣ−＠込回路）ＷＲＴが挿入されており、書込
メモリＰＲＯＭに対するデータの書込および、書込メモ
リＰＲＯＭ からのデータの続出しがライターＷＲＴ
を介して行なわれるものとなっている。
第２図（Ａ）は可変メモリ■ζＡＭの格納状況、同図（
Ｂ）は書込メモＵ ＰＲＯＭの格納状況を示す図であり
、可変メモリＲＡＭ の基本的かつ＝Ｗなデータを格
納するデータエリヤＥｄには、所定の形態を有するキー
ワードに￥Ｊ１． ＫＷｚがデータと共に格納されてお
り、キーワードＩ（Ｗｌ、 １（Ｗｚが所定の形態を維
持しているか否かにより、データエリヤＥｄのデータが
王宮か否かを判断でさるものとなっている、１ また、書込メモ！Ｊ ＰＲＯＭ ＋／）格納エリヤは各
エリヤＥ１〜Ｅｎへ分割されており、後述のとおり、端
末機器ＴＥからの書込指示に応じ、’Ｔ ＡメモリＲＡ
ＭにおけるデータエリヤＥｄのデータが゛まず第１エリ
ヤＥ１′〜、格納され、つぎの書込指示に応じて同様の
データが第２エリヤＥ２′・格納され、書込指示のある
度毎に次位のエリヤへ順次にデータエリヤＥｄのデータ
が格納されるものとなっている。
Ｂ）は書込メモＵ ＰＲＯＭの格納状況を示す図であり
、可変メモリＲＡＭ の基本的かつ＝Ｗなデータを格
納するデータエリヤＥｄには、所定の形態を有するキー
ワードに￥Ｊ１． ＫＷｚがデータと共に格納されてお
り、キーワードＩ（Ｗｌ、 １（Ｗｚが所定の形態を維
持しているか否かにより、データエリヤＥｄのデータが
王宮か否かを判断でさるものとなっている、１ また、書込メモ！Ｊ ＰＲＯＭ ＋／）格納エリヤは各
エリヤＥ１〜Ｅｎへ分割されており、後述のとおり、端
末機器ＴＥからの書込指示に応じ、’Ｔ ＡメモリＲＡ
ＭにおけるデータエリヤＥｄのデータが゛まず第１エリ
ヤＥ１′〜、格納され、つぎの書込指示に応じて同様の
データが第２エリヤＥ２′・格納され、書込指示のある
度毎に次位のエリヤへ順次にデータエリヤＥｄのデータ
が格納されるものとなっている。
したがって、端末機器ＴＥからデータエリヤＥｄへ格納
された基本的かつ′Ｊｉ要なデータは、これを・更新す
る度毎に書込メモリＦＲＯＭの各エリヤＥｔ□−Ｅｎへ
順次に格納することが自在となっており、これらのデー
タを用いれば、可変メモリＲＡＭのデータに異常を生じ
たときのバックアップが可能となる。
された基本的かつ′Ｊｉ要なデータは、これを・更新す
る度毎に書込メモリＦＲＯＭの各エリヤＥｔ□−Ｅｎへ
順次に格納することが自在となっており、これらのデー
タを用いれば、可変メモリＲＡＭのデータに異常を生じ
たときのバックアップが可能となる。
第３図は、プロセッサＣＰＵによるｔｌｊ制御動作のフ
ローチャートであり、可変メモリ ’ＲＡＭのキーワー
ド・チェック″を行ない、寧キーワード正常？″かＮＯ
であれは、畳込メモリ％ＰＲＯ〜Ｉの最新データｆ Ｒ
ＡＭ ＼格納゛により、各エリヤＥ１〜Ｅｎ中における
最後にデータの格納されブζエリヤのデータを可変メモ
リＲＡＭ ”＼転送し、これのデータエリヤＥｄ −格
納する。
ローチャートであり、可変メモリ ’ＲＡＭのキーワー
ド・チェック″を行ない、寧キーワード正常？″かＮＯ
であれは、畳込メモリ％ＰＲＯ〜Ｉの最新データｆ Ｒ
ＡＭ ＼格納゛により、各エリヤＥ１〜Ｅｎ中における
最後にデータの格納されブζエリヤのデータを可変メモ
リＲＡＭ ”＼転送し、これのデータエリヤＥｄ −格
納する。
このため、′ｏ３変メモＩＪＲＡＭのデータに異常を生
ずれば、書込メモリ ＦＲＯＭにおける最新のデータに
より置換され、ノくツクアップが自動的に行なわれる。
ずれば、書込メモリ ＦＲＯＭにおける最新のデータに
より置換され、ノくツクアップが自動的に行なわれる。
また、１ギーワード正常？″がＹＥＳであれば端末機器
ＴＥからの１書込指示あり？″を判断し、これがＹＥＳ
となれば、可変メモＩＪ’ＲＡＭのデータをＦＲＯＭ
の次位エリヤへ格納パする。
ＴＥからの１書込指示あり？″を判断し、これがＹＥＳ
となれば、可変メモＩＪ’ＲＡＭのデータをＦＲＯＭ
の次位エリヤへ格納パする。
ついで、端末機器ＴＥからのパ読出指示あり？゛を判断
し、これがＹＥＳ、１！：なれば、優込メモリ”ＰＲＯ
Ｍの指定エリヤからデータをｔζＡＭへ格納ｎ ｒこよ
す、端末機器ＴＥに」、って指定されたエリ−゛−・の
ブ゛−メ全自」変メ七りＫＡ〜ｉ Ｋおけるデータエリ
ヤＥｄ′＼格納する。
し、これがＹＥＳ、１！：なれば、優込メモリ”ＰＲＯ
Ｍの指定エリヤからデータをｔζＡＭへ格納ｎ ｒこよ
す、端末機器ＴＥに」、って指定されたエリ−゛−・の
ブ゛−メ全自」変メ七りＫＡ〜ｉ Ｋおけるデータエリ
ヤＥｄ′＼格納する。
したがって、必要に応じ、端末機器の操作によりｐＪ′
俊メセメモリＲＡＭ込メモリＦＲＯＭ との間におけ
るデータの転送が自任に行なわれ、人為的なバックアッ
プも任意となる。
俊メセメモリＲＡＭ込メモリＦＲＯＭ との間におけ
るデータの転送が自任に行なわれ、人為的なバックアッ
プも任意となる。
たｙし、％に端末機器ＴＥ命用いず、制御器Ｃｒ内へ転
送操作用のスイッチ等を設けてもよく、第１図のｍ成１
３：選定が任意であると共に、データエリ−ＹＥｄにお
けるキ９ ）”ＫＷ＋ 、 １（Ｗ２ （Ｄ数は、条
件に応じて選定すればよい等、本発明Ｉｌｌ釉々の変形
が自在である。
送操作用のスイッチ等を設けてもよく、第１図のｍ成１
３：選定が任意であると共に、データエリ−ＹＥｄにお
けるキ９ ）”ＫＷ＋ 、 １（Ｗ２ （Ｄ数は、条
件に応じて選定すればよい等、本発明Ｉｌｌ釉々の変形
が自在である。
以上の説明により明らかなとおり本発明によれば、可変
メ七りにおけるデータの異常発生に対するバックアップ
が自動的に行なわれると共に、人為的操作によってもバ
ックアップが自任となるため、プロセス制御用等の制御
器において顕著な効果が得られる。
メ七りにおけるデータの異常発生に対するバックアップ
が自動的に行なわれると共に、人為的操作によってもバ
ックアップが自任となるため、プロセス制御用等の制御
器において顕著な効果が得られる。
図は本発明の実施例を示し、第１図は構成を示すブロッ
ク図、第２図囚は固定メモリの格納状況を示す図、同図
（Ｂ＞け書込メモリの格納状況を示す図、第３図は制御
動作を示すフローチャートである。 ＣＴ−・・ψ制御器、ＣＰＵ ・・・・プロセラ丈、Ｒ
ＡＭ・・番・可変メモリ、ＰＲＯＭ ・・・・書込メ
モリ、Ｅｄ −・・・データエリヤ、ＫＷＩ、 Ｋｗ
２ａ 嗜＊ ａキーワード、Ｅ＋ ” Ｅｎ 會＠＠
＊エリヤ。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（ほか１名） 第２図 （Ａ） ＣＢ） 第３図 ５７
ク図、第２図囚は固定メモリの格納状況を示す図、同図
（Ｂ＞け書込メモリの格納状況を示す図、第３図は制御
動作を示すフローチャートである。 ＣＴ−・・ψ制御器、ＣＰＵ ・・・・プロセラ丈、Ｒ
ＡＭ・・番・可変メモリ、ＰＲＯＭ ・・・・書込メ
モリ、Ｅｄ −・・・データエリヤ、ＫＷＩ、 Ｋｗ
２ａ 嗜＊ ａキーワード、Ｅ＋ ” Ｅｎ 會＠＠
＊エリヤ。 特許出願人 山武ハネウェル株式会社 代理人 山川政樹（ほか１名） 第２図 （Ａ） ＣＢ） 第３図 ５７
Claims (1)
- プロセッサおよび可変メモリならびに該可変メモリのデ
ータをバックアップ用として分割された各エリヤへ順次
に格納する一１込メモリを備えた制御器において、前記
可変メモリにおけるデータエリヤのキーワードｆ；ｃｆ
ニックし、異常を検知したときにＰＩｔｌ肥誉込メモリ
におけるｊ４．新のデータを前記可変メモリのデータエ
リヤへ格納すると共に、書込指令に応じて前記ＱＪ変ツ
メモリおけるデータエリヤのデータを前記書込メモリの
次位エリヤへ格納し、かつ、続出指示に応じて前記書込
メモリにおける指定されたエリヤのデータを前記可変メ
モリのデータエリヤへ格納することを特徴としたメモリ
のバックアップ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119019A JPS5911596A (ja) | 1982-07-08 | 1982-07-08 | メモリのバツクアツプ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57119019A JPS5911596A (ja) | 1982-07-08 | 1982-07-08 | メモリのバツクアツプ方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5911596A true JPS5911596A (ja) | 1984-01-21 |
| JPS6235706B2 JPS6235706B2 (ja) | 1987-08-03 |
Family
ID=14750968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57119019A Granted JPS5911596A (ja) | 1982-07-08 | 1982-07-08 | メモリのバツクアツプ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911596A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60232000A (ja) * | 1984-05-01 | 1985-11-18 | Meidensha Electric Mfg Co Ltd | 不揮発性メモリのデ−タ処理方式 |
| JPS6262624A (ja) * | 1985-09-12 | 1987-03-19 | Yaesu Musen Co Ltd | アンテナ整合器 |
| FR2766593A1 (fr) * | 1997-07-25 | 1999-01-29 | Aerospatiale | Procede et dispositif pour proteger des donnees d'un systeme electronique contre une agression ionisante |
-
1982
- 1982-07-08 JP JP57119019A patent/JPS5911596A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60232000A (ja) * | 1984-05-01 | 1985-11-18 | Meidensha Electric Mfg Co Ltd | 不揮発性メモリのデ−タ処理方式 |
| JPS6262624A (ja) * | 1985-09-12 | 1987-03-19 | Yaesu Musen Co Ltd | アンテナ整合器 |
| FR2766593A1 (fr) * | 1997-07-25 | 1999-01-29 | Aerospatiale | Procede et dispositif pour proteger des donnees d'un systeme electronique contre une agression ionisante |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6235706B2 (ja) | 1987-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01150963A (ja) | 計算機におけるｉｐｌ方法 | |
| EP1131715A1 (en) | Distributed transactional processing system and method | |
| US5363502A (en) | Hot stand-by method and computer system for implementing hot stand-by method | |
| JPS5911596A (ja) | メモリのバツクアツプ方法 | |
| JPS6041160A (ja) | 計算機システムの制御方式 | |
| JPH01169557A (ja) | 記憶制御装置 | |
| GB1510240A (en) | Method of operating a computer to produce test case programmes | |
| Gardner et al. | Distributed data base and network for ICU monitoring | |
| JPS5860366A (ja) | 電子計算機システム | |
| JPS6143356A (ja) | 共用フアイル管理装置 | |
| JPH03113529A (ja) | 集合型ディスク制御装置 | |
| JPS6120150A (ja) | 共用フアイル制御方式 | |
| JPH0744329A (ja) | ディスク制御装置 | |
| JPH03194646A (ja) | プロセッサ間データ転送方式 | |
| JPS6159538A (ja) | タスク間待ち行列制御方式 | |
| JPS6226566A (ja) | デ−タ授受方法 | |
| JP2506348B2 (ja) | コンピユ−タシステム | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS6083151A (ja) | デ−タ処理レベル制御方式 | |
| JP2575936B2 (ja) | 内容検索装置 | |
| JPS59220865A (ja) | 二重化共有メモリのオンライン保守制御方法 | |
| JPH03262037A (ja) | データ処理装置の障害処理方式 | |
| JPS6036615B2 (ja) | メモリ制御方式 | |
| JPS6118223B2 (ja) | ||
| JPS63186352A (ja) | 複数補助記憶装置からの初期プログラムロ−ド方式 |