JPS5911683A - 半導体装置の埋込みゲ−ト形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は静電誘導形サイリスタやゲートターンオフサイ
リスタ等の半導体装置、特に埋込みゲートを有する埋込
みゲート方式半導体装置の埋込みゲート形成法に関する
ものである。

埋込みゲート方式半導体装置に詔いては、埋込みゲート
を介して電気信号の伝播が行われるためにゲートの抵抗
値が小さい程早いスイッチング速度を得られることが公
知であり、いかにしてゲートの抵抗値を小さくする力）
が重要な課題となっている。そして、埋込みゲート方式
半導体装置における埋込みゲートの形成法として、 （１）　　拡散法でゲートを形成したのちこの面に対し
てエピタキシャル成長を施し埋込みゲートを形成する。

（２）　　シリコン基板（以下単に基板という）表面に
凹状の切込み溝を設け、この切込み溝内をエピタキシャ
ル成長で埋めてゲートを形成する。その後ゲート面上に
エピタキシャル成長を施して埋込みゲートを形成する。

の２つの方法が主流である。

第１図は拡散法を用いて埋込みゲートを形成する概念を
示す半導体装置の縦方向断面説明図であり、ここで具体
的な説明の便宜上基板はＮ形、ゲートはＰ形の態様とす
る。すなわち、第１図（、）において１は基板、２は酸
化膜、３は酸化膜２に選択的に開けられた窓であり、第
１図（ｂ）にて４は窓３よりＰ形不純物を拡散して形成
せしめられたゲートである。また第１図（ｃ）にてゲー
ト４が形成されたのちに酸化膜２を除去した状態が示さ
れる。

さらに第１図（ａ）はゲート４を形成した面にエピタキ
シャル成長法により１形シリコン単結晶層５を形成した
状態を示している。ここに、ＣＨは電流の通路となるチ
ャンネル領域である〇 かようにして、ゲート４を拡散法で形成する際にゲート
抵抗を小さくするためには必然的にゲート拡散時Ｐ形不
純物の表面濃度を高める必要が生じる。しかしながらこ
のことはつぎのような弊害をもたらすものになってしま
う。例えば、Ｐゲートの拡散不純物原子としては酸化膜
に対してマスク効果がありかつ高い表面濃度が得られる
こと力）らボロンが広（用いられるところであるが、ボ
ロンの原子半径はシリコンの原子半径Ｉこ比較して約７
４％と小さく、このボロンを１０”−１０″（ａｔｏｍ
ｓ＋／ｃｃ）と高い表面濃度で拡散するにＰゲート拡散
領知覧力）ら横方向したがってチャンネル領域Ｃ）（ｌ
こも結晶欠陥が誘発される。このような結晶欠陥を有す
るゲート拡赦面へ不純物濃度が１０１４−１０”　（ａ
ｔｏｎｎ日／ｃｃ）オーダーと低い１形シリコン単結晶
層をエピタキシャル成長させるに、その成長時に狭いゲ
ート間隔で設計される隣合ったＰゲート同志が短絡する
現象いわゆるエピタキシャル成長時のオートド−プ現象
を発生してチャンネル領域の閉鎖を弓１起こすことにな
る。かくの如く、拡散法でゲートを形成する場合ゲート
抵抗を犠牲にしてもチャンネル閉鎖を防止する必要が生
じ、このこと（ま埋込みゲートを有する半導体装置の製
作にあって好ましくＸ姿とは言い難いものとなっていた
。

第２図は第１図と同様にしてエピタキシャル成長法によ
るものを示すもので、６は切込み溝、２はエピタキシャ
ル成長層である。すなわち、第２図（ａ）において１′
は基板、２′は酸化膜であり、切込み溝６は基板１′に
切込まれた溝であってこれは酸化膜２′を利用して湿式
または乾式のエツチングを施すことにより容易に形成可
能である。また第２図（ｂ）は、第２図（、）に示され
る酸化膜２′を除去したのちに切込みｍ６を有する面に
対してＰ形のエピタキシャル成長を施すことによってゲ
ート４′を形成し、さらにはＰ形エピタキシャル成長層
２を形成させた状態を示している。またＰ形エピタキシ
ャル成長層２面をミラー研磨することにより第２図（０
）の如く示されるものとなる。その後ゲート４′を形成
した面に１形シリコン単結晶層５′を成長させることに
よって埋込みゲートが完成されて第２図（ｄ）のように
示される・ かくの如きエピタキシャル成長法による場合、ゲート４
′内の不純物濃度の分布は一様なためゲート抵抗を小さ
くすることができる。例えば、このゲート４′の不純物
濃度と第１図により形成したゲート４の表面不純物濃度
が同じであると仮定するならば、ゲート抵抗は拡散法に
比較してエピタキシャル法が（１１５）〜（１／１０）
程度に小さくなる。この理由は拡散法では不純匍濃度分
布が表面力１ら底′　部へ指数函数的に減少されるもの
となる１こある。

したがって、ゲート抵抗を小さくする観点力）らみれば
エピタキシャル法による形成法は有利である。

しかるに、エピタキシャル成長法によるものｉ！、例示
の如く切込まれた部分にエピタキシャル成長を施すため
、基板とゲート界面の結晶性が良好でないためにゲート
接合のリーク電流の増大をきたすなど逆方向特性が悪く
、一様な濃度を高めるものとすれば埋込みエピタキシャ
ル成長時Ｉこチャンネルの閉鎖をまねく等の欠点を有す
る。それゆえ商業的規模で生産する上では満足できる方
法と１虚言えなかった０ 本発明は上述したような問題点を解消するためなされた
もので、拡散法とエピタキシャル成長法を格別に併用し
て特にエピタキシャル成長法を巧みに効用せしめた新規
なゲート形成法を提供せんとするものである。

第３図は本発明による一例の概念を示すもので、図中第
１図および第２図と同符号のものは同じ構成部分もしく
は同じ機能を有する部分を示す。ここに、第３図は本発
明の基本技術思想の理解を容易にするため前述の第１図
および第２図に類して表し、さらには以下具体的な数値
を用いて詳細説明することにする。

すなわち、第３図（ａ）　、　（ｂ）は比抵抗１００（
Ω１）、厚みｚｓｏ（１１ｍ）のＮ形の基板１．１’、
厚み２（μｍ）を有杢 する酸化膜２．２’、酸化膜２に選択的に開かれた幅２
０（μｍ）を有する窓３、窓３を利用して深さ１５（μ
ｍ）の切込み溝６を形成したものを示している。ここで
、かような切込み溝６は第２図説明の如く容易に形成で
きる。

また、第３図（０）にて、基板１′、酸化膜２′および
切込み溝６′において第３図（ｂ）に凹状に示される切
込み溝６部分の内面ヘゲロンを用いてＰ形不純物のボロ
ンより表面濃度が（ＩＸＩＯ）（ａｔｏｍ１４／ｃｃ）
で深さが（３〜５）（μｍ）のＰ膨拡散層７を形成した
状態を示している・かかるものは、切込み溝６′の内面
が拡散法で形成されるためおよびそのボロン表面濃度が
（ＩＸＩＯ）　（ａｔｏｍｓ／ｃｃ）と比較的低いレベ
ルに設計されているために、ゲート接合の逆方向耐圧を
ハードな特性のものきし得る。さらに第３図（ａ）にて
ボロン拡散後に酸化膜２′をボロンの拡散深さ分だけホ
トレジスト技術を採用して除去せしめその酸化膜表面積
部分が削減された酸化膜２“を形成した状態を示し、第
３図（ｅ）は切込み溝６′をＰ形不純物のボロンのドー
プからＰ形エピタキシャル層で埋めエピタキシャル成長
時酸化膜２７面上にもＰ形エピタキシャル成長層２′が
成長した状態を示している。ここに、４“はゲートであ
る。さらにまた、第３図（ｅ）のように形成後に酸化膜
２７とＰ形エピタキシャル成長層２′をミラー研磨で除
去して第３図（力の如き形状に仕上げることができ、そ
ののちこの研磨面にゲートを埋込むため濃度１０１４〜
ｌ１０１１（ａｔｏ日／ＣＣ）を有するル形シリコン単
結晶層５′が１５〜２０（Ａｍ）の厚みに形成されて第
３図（２）のものとすることができる。

かくの如く第３図に示すものは、特に第３図（ａ）　ｔ
ζ示されるように基板１′に切込み溝６′を設けた凹状
面内側にＰ形不純物のボロンが拡散されて第３図（ハに
示す如きＰ膨拡散層７を形成し、さらにこの切込み溝６
′部分をＰ形のエピタキシャル層で埋めるようにしたも
のであって、その２段階のＰ形不純物濃度に差をもつ本
発明の特長を有するものである。すなわち、これを具体
的に記述するならば、拡散法で形成されたＰ膨拡散層７
は表面濃度が（ＩＸＩＯ）　（ａｔｏｍｓ／ｃｃ）であ
り、この表面濃度を有する凹状底部より四塩化硅素にボ
ロンをドープしてボロン濃度が（ＩＸＩＯ”）　（ａｔ
ｏｍｓ／ｃｃ）オーダーのＰ形エヒタキシャル成長層を
１０（μｍ）成長させる。さらに連続してこの上にボロ
ン濃度が（ＩＸＩＯ”）（ａｔｏｍｓ／ｃｃ）オーダー
のＰ形エピタキシャル成長層を５〜７　（ｐｍ）成長さ
せる。したがって、深さ１５（趨）に凹状に切込まれた
切込み溝６部分が埋まることになり、拡散法とエピタキ
シャル成長法を格別に用いてゲート４＃領域を第３図（
ｔ）の如く形成することができる。

これらの関係をさらに第４図〜第６図を参照して説明す
る。ここに、第４図はゲートが埋込まれる前のゲート表
面から厚み方向深さすなわち第３図（ハに示す（Ｘ−Ｘ
）の縦方向距離における不純物濃度の分布を表わすもの
であり、第５図は第３図（１）Ｉこ示す（Ｘ／　　Ｘ／
）のゲート領域の表面濃度分布を表わすものであり、第
６図はエピタキシャル成長法におけるＰ形不純物の濃度
変化の時間的推移を表わすものであり、これら第４図〜
第６図の縦軸を１０ｔ　目盛で示している。

かかる第４図〜第６図中まず第４図において、前述した
ように２段階の濃度分布を有するＰ形エピタキシャル成
長層部分はその上面側が表面濃度が（ＩＸＩＯ）　（ａ
ｔｏｍｓ／ａｃ）オーダーを有するＰ層とこのＰ層より
内側が（ＩＸＩＯ）　（ａｔｏｍｓ／ｃｃ）オーダーを
有するＰ　層からなり、これに接して表面濃度（ＩＸＩ
Ｏ）　（ａｔｏｍ８／／ｃｃ）で拡散形成されたＰ層が
連なるものであって、かくの如きｔゲート部分において
はその表面側より低濃度域り、高濃度域Ｈおよび中濃度
域Ｍを構成する分布を有することが示されるものとなる
。また、第５図はゲート４′領域の表面露出部の濃度分
布を示すものであって、表面濃度（ＩＸＩＯ）　（ａｔ
ｏｍｓ／ｃｃ）の拡散法で形成した狭いＰ膨拡散層７お
よびエピタキシャル法で形成した表面濃度（ＩＸＩＯ）
　（ａｔｏｍｓ／ｃｃ）を有するゲート４′の部分にて
、その拡散法による表面濃度が（ＩＸＩＯ”）（ａｔｏ
ｍｓ／ｃｃ）オーダーに低下したものとなることが示さ
れる。この理由は、第３図（ｃ）　、　（ｄ）の酸化膜
２’　、　２”に示される如くに酸化膜２Ｎをボロンで
形成したＰ層のＰ膨拡散層７の深さ分だけ表面積部分を
削減させたことが大きな要因である。つまり、Ｐ膨拡散
層７は、第３図（ｄ）の凹状の角のＡ部分がエピタキシ
ャル成長時Ｐ層表面から著しくＰ形不純物が蒸発するた
め、第５図に示す如くその他の場所に比較して表面濃度
が急激に減少するものと↓ なる。これら様子は例えば第６図の如く示される。

また、かくの如きエピタキシャル成長前に（ＩＸＩＯ’
）（ａｔｏｍｓ／ａｃ）を有していたものが成長後（１
刈Ｏ）（ａｔｏｍｓ／ｃｃ）に減少することが実験によ
っても得ることができた。特にかように表面濃度の高い
一層の表面露出部の濃度を低く抑えるように工夫を施し
たことは、本発明のゲート形成法にあって注目すべき点
である。かようにして、Ｐゲートの表面露出部の濃度が
低くその内部側に高い濃度をもたせた３つの濃度分布を
有するものとすることができる。

さらにまた、前記第４図および第５図に示す如き濃度分
布の機能より、埋込みゲートを有する半導体装置の製造
上および特性上つぎに列挙するような大きなメリットを
もたらすものとなる。

（１）　　製造面より （１−１）　　表面に露出したＰゲートの濃度が１０１
０１７（ａｔｏ／ｃ　ｃ　）オーダーと低いのでゲート
埋込みのために引続いて行われるゲートと反対の導電形
を有して濃度が１０　〜１０　　（ａｔｏｍｓ／ｃｃ）
を有する１形エピタキシャル層の成長時にオートドープ
現象が発生し難く、チャンネルの閉鎖を確実に防止でき
歩留りを大巾に高めることが可能になる。

（１−２）Ｐゲートの中心部が１０　　（ａｔｏｍｓ／
ｃｃ）オーダーと高濃度エピタキシャル成長層で形成さ
れるため、ゲート抵抗が小さくゲート取出し電極間距離
を大巾にのばすことが可能になって、取出し電極数を低
減できさらには作業工程の簡素化をもたらす。

（２）特性面より （２−１）　　ゲート接合は拡散法で形成されるために
逆方向特性に優れリーク電流が小さい。

（２−２）　　ゲート抵抗値が小さいので早いスイッチ
ング特性が得られる。

（ｚ−３）　　前記取出し電極数を大巾１こ低減可能な
ため、例えばこの面積増加分だけ素子の熱抵抗を減少で
きる。

以上説明した如く本発明によれば、拡散法とエピタキシ
ャル成長層に２段階の濃度分布をもたらすようにエピタ
キシャル成長法を併用し、埋込みを行うゲートと反対の
導電形層に接するゲートの濃度を低くしゲート中心部の
濃度を高くすることにより、種々の利点を有して効用し
得る産業的価値の高い埋込みゲートの形成法を提供でき
る。

なお本発明はＮ形の基板のＰゲート構造のものにょった
が、Ｐ形を用いた基板の九形ゲート構造のものであって
も本発明が同一に適用できることは勿論である。

【図面の簡単な説明】

第１図、第２図は従来方式の拡散法、エピタキシャル成
長法を用いて埋込みゲートを形成する概念を示す半導体
装置の縦方向断面説明図、第３図は第１図および第２図
に類して表した本発明による一例の概念を示す縦方向断
面説明図である。第４図、第５図および第６図は第３図
の説明のため示した濃度分布図と濃度変化の時間的推移
を示す図である。 １．１’、１“　・・・シリコン基板（基板）、２．２
’。 ２′、？・・・・酸化膜、４．４’、４”・・・・・・
ゲート、５゜５’　、　５’・・・・・茸形シリコン単
結晶層、６．６’・・・・・切込み溝、７・・・・Ｐ膨
拡散層、Ｌ・・・・・低濃度域、Ｍ・・・・中濃度域、
Ｈ・・・　高濃度域。 特許出願人 東洋を磯製造株式会社 什卯者＋＃厚 第　ｌ　図 （Ｃ） 為　２　ｍｌ （１１２） 第 −崎向 第４　図 一輩な勾距離 葛５図 手　ｔｉ　　補　正　書　（自発） 昭和５７年８月−２ｊ日 特許庁長官　殿 １、事件の表示 昭和５７年特許願第１２０４５９号 ｚｇ明の名称 半導体装置の埋込みゲート形成法 ３、補正をする者 事件との関係　特許出願人 郵便番号　１０４ 東京都中央区八重洲二丁目７番２号 （３１１）　　東洋電機製造株式会社 明細書の「特許請求の範囲」および「発明の詳細な説明
」の欄 ５、補正の内容 （１）　　明細書の特許請求の範囲を別紙の通りに補正
する〇＋２＋　　ＢＡ細書第４頁第６行目「拡散するに
」を「拡散すると」に訂正する。 （３）同第４頁第１１行目「成長させるに、」を「成長
させると、」に訂正する。 （４）同第４頁第２０行目「同様１こして」を「同様な
態様で」１こν丁正する。 （５）同第５頁第１行目「よるものを示す」を「よるゲ
ート形成を示す」に訂正する。 （６）　　同第６頁第１２行目「・・・・・・、一様な
濃度を高める」を「・・・・・・、他方、エピタキシャ
ル成長層を一様な濃度で高める」に補正する。 （７）同第７頁館１１行目「開かられた」を「開けられ
た」に訂正する。 （８）同第８八第１Ｏ行目「ポロンのドープから」を「
ボロンをドープした」に補正する。 特許請求の範囲 （１）埋込みゲート方式半導体装置を生成する方法にお
いて、埋込みゲートを形成するに際してシリコン基板に
凹状の切込み溝を設けるととも１こ・その凹状の切込み
溝を拡散法とエピタキシャル成長法を用いることにより
凹状切込み溝の縦方向断面カリつの濃度分布を有する如
く前記シリコン基板と反対の導電形をもつシリコン単結
晶で満たしてゲートを形成せしめ、この上にシリコン基
板と同じ導電形のシリコン単結晶を積むようにしたこと
を特徴とする半導体装置の埋込みゲート形成法。 （２）　　前記凹状切込み？ＩＱの縦方向断面の底部を
拡散法により表面濃度が中濃度の拡散層を設け、かっこ
の拡散層の上にエピタキシャル成長法により高濃度を設
けるとともに、凹状切込み溝の縦方向断面の上層部をエ
ピタキシャル成長法で低濃度層を設けるようにした特許
請求の範囲第（１）項記載の半導体装置の埋込みゲート
形成法。

Claims (2)

【特許請求の範囲】
1. （１）埋込みゲート方式半導体装置を生成する方法Ｉこ
   おいて、埋込みゲートを形成するに際してシリコン基板
   に凹状の切込み溝を設けるとともに、そ残 の凹状の切込み溝を拡央法とエピタキシャル成長法を用
   いることにより凹状切込み溝の縦方向断面が３つの濃度
   分布を有する如く前記シリコン基板と反対の導電形をも
   つシリコン単結晶で満たしてゲートを形成せしめ、この
   上にシリコン基板と同じ導電形のシリコン単結晶を積む
   ようにしたことを特徴とする半導体装置の埋込みゲート
   形成法。
2. （２）前記凹状切込み溝の縦方向断面の底部を拡散法に
   より表面濃度が中濃度の拡散層を設けかっこの拡散層の
   上にエピタキシャル成長法により高濃度を設けるととも
   に、凹状切込み溝の縦方向断面の上層部をエピタキシャ
   ル成長法で低濃度層を設けるようにした特許請求の範囲
   第（１）項記載の半導体装置の埋込みゲート形成法。