JPS59116873A - 複合電子計算機システムの時刻補正方法 - Google Patents
複合電子計算機システムの時刻補正方法Info
- Publication number
- JPS59116873A JPS59116873A JP57224867A JP22486782A JPS59116873A JP S59116873 A JPS59116873 A JP S59116873A JP 57224867 A JP57224867 A JP 57224867A JP 22486782 A JP22486782 A JP 22486782A JP S59116873 A JPS59116873 A JP S59116873A
- Authority
- JP
- Japan
- Prior art keywords
- time
- signal
- computers
- time signal
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Clocks (AREA)
- Electromechanical Clocks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、データハイウェイを介して結合された複数の
電子計算機の各管理時刻を互に一致させる複合電子計算
機システムの時刻補正方法に関するものである。
電子計算機の各管理時刻を互に一致させる複合電子計算
機システムの時刻補正方法に関するものである。
複数の電子計算機がハイウェイで結合された複合電子計
算機システムの一般的な構成を第１図に示す。
算機システムの一般的な構成を第１図に示す。
第１図において、複数の電子計算機４１〜４ｎはハイウ
ェイ３を介して結合されると共に、それぞレフロセス人
出方装置５１〜５ｎを介してプロセスとインターフェー
スされている。
ェイ３を介して結合されると共に、それぞレフロセス人
出方装置５１〜５ｎを介してプロセスとインターフェー
スされている。
さらに中央の電子計算機４１にはＣＲＴ、出力タイプラ
イタなどを含む出力装置ｌが結合されている。
イタなどを含む出力装置ｌが結合されている。
出力装置１に出力されるプロセスデータはその発生時刻
も重要な意味をもつので、電子計算機４２〜４ｎはプロ
セスデータと共に時刻情報を電子計算機４１１：送信し
ている。
も重要な意味をもつので、電子計算機４２〜４ｎはプロ
セスデータと共に時刻情報を電子計算機４１１：送信し
ている。
しかしながら従来は電子計算機４１〜４ｎは別々に時刻
を管理しているので、プロセスデータと発生時刻が出力
装置ｌに出力されても、各データ間の発生時刻の前後関
係を正確に知ることが困難である。
を管理しているので、プロセスデータと発生時刻が出力
装置ｌに出力されても、各データ間の発生時刻の前後関
係を正確に知ることが困難である。
本発明は複数の電子計算機がハイウェイを介して結合さ
れた複合電子計算機システムにおいて、各電子計算機の
管理する時刻を互に一致させる時刻補正方法を提供する
ことを目的としている。
れた複合電子計算機システムにおいて、各電子計算機の
管理する時刻を互に一致させる時刻補正方法を提供する
ことを目的としている。
本発明は複数の電子計算機がデータハイウェイを介して
結合された複合電子計算機システムにおいて、一定の周
期でコード化された時刻信号を発生する時刻（Ｆｔ号発
生装置を設け、各電子計算機の管理時刻を所定の周期で
上記コード化された時刻信号と一致するように補正し、
これによってシステム内の各電子計算機の管理時刻を相
互に一致させる複合電子計算機システムの時刻補正方法
である。
結合された複合電子計算機システムにおいて、一定の周
期でコード化された時刻信号を発生する時刻（Ｆｔ号発
生装置を設け、各電子計算機の管理時刻を所定の周期で
上記コード化された時刻信号と一致するように補正し、
これによってシステム内の各電子計算機の管理時刻を相
互に一致させる複合電子計算機システムの時刻補正方法
である。
本発明の一実施例を第２図に示す。
第２図は第１図に対して、コード化された時刻信号を発
生する時刻信号発生装置６が追加され、その出力する時
刻信号Ｎが各プロセス入出力装置５Ｌ〜５ｎに入力され
ており、他は第１図と同じである。
生する時刻信号発生装置６が追加され、その出力する時
刻信号Ｎが各プロセス入出力装置５Ｌ〜５ｎに入力され
ており、他は第１図と同じである。
時刻信号発生装置６の構成の一例を第３図に示す。
先ず設定器１０によって時刻の初期値Ｈ６時Ｍ。分を設
定する。
定する。
時刻Ｈ時間分に対する時刻信号Ｎは単位時間間隔を１分
として下記（１）式であたえられる。
として下記（１）式であたえられる。
Ｎ＝６０ｘＨ＋Ｍ ・・・・・・・・・（１）デコ
ーダ１１は＋１）式に従ってＨ６２Ｍｏから時刻信号Ｎ
。を算出してパルス積算器【２の初期値とする。
ーダ１１は＋１）式に従ってＨ６２Ｍｏから時刻信号Ｎ
。を算出してパルス積算器【２の初期値とする。
一方向部クロック１５の発生する１分間隔のパルス列は
起動指令によってパルスカウンタ１４でカウントが開始
され、パルス積算器１２で上記時刻信号Ｎｏに加算され
、時刻信号Ｎとして出力され、それぞれ出力バッファ１
３１〜Ｌ３ｎを介して各入出力装置５１〜５ｎに入力さ
れる。
起動指令によってパルスカウンタ１４でカウントが開始
され、パルス積算器１２で上記時刻信号Ｎｏに加算され
、時刻信号Ｎとして出力され、それぞれ出力バッファ１
３１〜Ｌ３ｎを介して各入出力装置５１〜５ｎに入力さ
れる。
上記時刻信号ＮはＯ時θ分に対してＯとすると、２３時
５９分に対しては１４３９となり、１６ビツトの二進コ
ード信号を用いて、その数値範囲（０〜２′Ｂ−ｔ ）
であたえることができる。
５９分に対しては１４３９となり、１６ビツトの二進コ
ード信号を用いて、その数値範囲（０〜２′Ｂ−ｔ ）
であたえることができる。
第４図は時刻を２３時３０分に設定して起動した場合の
時刻信号Ｎの経過を示している。
時刻信号Ｎの経過を示している。
２４時ＯＯ分すなわち０時０分になると時刻信号ＮはＯ
ｌ”１．戻ってカウントを継続する。
ｌ”１．戻ってカウントを継続する。
次に各プロセス入出力装置５１〜５ｎが上記時刻信号Ｎ
を受信してから各電子計算機の管理時刻を補正する手順
を第５図のフローチャート（−示す。
を受信してから各電子計算機の管理時刻を補正する手順
を第５図のフローチャート（−示す。
第５図において、各プロセス入出力装置５１〜５ｎは、
入力された時刻信号Ｎのビット状態が変化したことを検
出してそれぞれの電子計算機４１〜４ｎ１−割込信号を
送る。
入力された時刻信号Ｎのビット状態が変化したことを検
出してそれぞれの電子計算機４１〜４ｎ１−割込信号を
送る。
電子計算１９４１〜４ｎは割込信号を受けると起動しプ
ロセス入出力装置５１〜５ｎからの時刻信号Ｎを各自の
新しい管理時刻として設定する。
ロセス入出力装置５１〜５ｎからの時刻信号Ｎを各自の
新しい管理時刻として設定する。
これによって、各電子計算機４１〜４ｎの各管理時刻が
１分おきに共通の時刻信号Ｎ１ニ一致するように補正さ
れる。
１分おきに共通の時刻信号Ｎ１ニ一致するように補正さ
れる。
この場合時刻信号Ｎは単なるインクリメント信号ではな
く、コード化されてＨ時間分に対応しているので、各電
子計算機内に３０秒以上のずれが発生しても正しい時刻
に補正される。
く、コード化されてＨ時間分に対応しているので、各電
子計算機内に３０秒以上のずれが発生しても正しい時刻
に補正される。
尚上記は時刻信号の時間間隔を１分として説明したが、
この時間間隔は必要に応じて任意の時間に選択すること
ができる。
この時間間隔は必要に応じて任意の時間に選択すること
ができる。
以上説明したように本発明によれば、ハイウェイを介し
て結合された複数の電子計算機の各管理時刻を所定の時
間間隔ごとに共通のコード化された時刻信号に一致させ
、これによって各電子計算機の管理時刻を相互に一致さ
せる複合電子計算機システムの時刻補正方法が得られる
。
て結合された複数の電子計算機の各管理時刻を所定の時
間間隔ごとに共通のコード化された時刻信号に一致させ
、これによって各電子計算機の管理時刻を相互に一致さ
せる複合電子計算機システムの時刻補正方法が得られる
。
第１図は従来の複合電子計算機システムの一般的な構成
を示す系統図、第２図は本発明の一実施例を示す系統図
、第３図は第２図に用いられる時刻信号発生装置の動作
を示すブロック図、第４図は時刻信号の一例を示すタイ
ムチャート、第５図は本発明における各電子計算機の時
刻補正方法を示すフローチャートである。 ｌ・・・出力装置 ３・・・データハイウェイ
４１〜４ｎ・・・電子計算機 ５１〜５ｎ・・・プロセス入出力装置 ６・・・時刻信号発生装置 （８７３３） 代理人 弁理士 猪 股 祥 晃 （
ほか１名）（７） 第１図 第２図 第３図 ／３２ 一！２ 第４図 ３９５ 第５図
を示す系統図、第２図は本発明の一実施例を示す系統図
、第３図は第２図に用いられる時刻信号発生装置の動作
を示すブロック図、第４図は時刻信号の一例を示すタイ
ムチャート、第５図は本発明における各電子計算機の時
刻補正方法を示すフローチャートである。 ｌ・・・出力装置 ３・・・データハイウェイ
４１〜４ｎ・・・電子計算機 ５１〜５ｎ・・・プロセス入出力装置 ６・・・時刻信号発生装置 （８７３３） 代理人 弁理士 猪 股 祥 晃 （
ほか１名）（７） 第１図 第２図 第３図 ／３２ 一！２ 第４図 ３９５ 第５図
Claims (1)
- 複数の電子計算機がデータハイウェイを介して結合され
た複合電子計算機システムに一定の周期でコード化され
た時刻信号を発生する時刻信号発生装置を設け、上記各
電子計算機の管理時刻を所定の周期で上記コード化され
た時刻信号と一致するように補正することを特徴とする
複合電子計算機システムの時刻補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224867A JPS59116873A (ja) | 1982-12-23 | 1982-12-23 | 複合電子計算機システムの時刻補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57224867A JPS59116873A (ja) | 1982-12-23 | 1982-12-23 | 複合電子計算機システムの時刻補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116873A true JPS59116873A (ja) | 1984-07-05 |
Family
ID=16820407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57224867A Pending JPS59116873A (ja) | 1982-12-23 | 1982-12-23 | 複合電子計算機システムの時刻補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116873A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216085A (ja) * | 1989-02-16 | 1990-08-28 | Rinnai Corp | コントローラの時計装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599630A (en) * | 1979-01-25 | 1980-07-29 | Toshiba Corp | Time correction method |
| JPS58168173A (ja) * | 1982-03-30 | 1983-10-04 | Mitsubishi Electric Corp | デ−タ処理装置 |
-
1982
- 1982-12-23 JP JP57224867A patent/JPS59116873A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5599630A (en) * | 1979-01-25 | 1980-07-29 | Toshiba Corp | Time correction method |
| JPS58168173A (ja) * | 1982-03-30 | 1983-10-04 | Mitsubishi Electric Corp | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02216085A (ja) * | 1989-02-16 | 1990-08-28 | Rinnai Corp | コントローラの時計装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3681914A (en) | Digital master clock | |
| JPS6273833A (ja) | バス・システムを使用した車両用多重データ伝送システム | |
| US3817023A (en) | Clock devices | |
| US4712072A (en) | Timer apparatus | |
| JP3252229B2 (ja) | デジタル・データ送信システム | |
| JPH0527294B2 (ja) | ||
| JPS5935533B2 (ja) | 非同期型数値制御計数器 | |
| JP2725419B2 (ja) | 計数回路 | |
| JPS58119070A (ja) | 複合電子計算機の制御方法 | |
| JPS59136843A (ja) | シリアルデ−タ転送における誤り訂正機能の動作チエツク方法 | |
| SU1363226A1 (ru) | Устройство дл сопр жени ЭВМ с периферийным устройством | |
| SU1522215A2 (ru) | Устройство дл контрол выполнени программ | |
| JPS6131481B2 (ja) | ||
| SU657614A1 (ru) | Устройство дл контрол двоичного счетчика | |
| JP2914403B2 (ja) | 伝送ライン二重化システム | |
| SU1349008A2 (ru) | Преобразователь двоичного кода в двоично-дес тичный код угловых единиц | |
| JPS61255421A (ja) | 計算機の時刻設定方式 | |
| SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
| JPH07107139A (ja) | データ疎通試験方法及びデータ疎通試験機 | |
| JPS59186451A (ja) | デ−タ伝送方式 | |
| JPH0468633A (ja) | 二次データチャネル伝送方式 | |
| JPS61107444A (ja) | エラ−トレ−ス方式 | |
| JPS5880746A (ja) | マイクロコンピユ−タ自己診断方式 | |
| JPH02212911A (ja) | 時刻装置の時刻合わせ方法 | |
| JPH02162855A (ja) | ディジタルデータ通信装置 |